專利名稱：絕緣柵型半導(dǎo)體裝置的制作方法
絕緣柵型半導(dǎo)體裝置
才支術(shù)領(lǐng)域
本發(fā)明涉及一種絕緣柵型半導(dǎo)體裝置，特別是涉及提高靜電放電容量的 絕緣柵型半導(dǎo)體裝置。
背景技術(shù)：
在現(xiàn)有的絕緣柵型半導(dǎo)體裝置(例如MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金屬氧化物半導(dǎo)體場效應(yīng)晶體管)中， 為了保護薄的4冊極絕緣膜(氧化膜)免受靜電方丈電(electrostatic discharge: 以下稱為ESD)的影響，在柵極電極和源極電極之間連接保護二極管，進而 將保護用電阻與棚-極電極連接。
圖20是表示現(xiàn)有的MOSFET的平面圖。
在動作區(qū)域35中配置有多個MOSFET的單元36,各單元36的柵極電 極通過柵極連結(jié)電極34引出到動作區(qū)域35外并與柵極焊盤電極31連接。 保護二極管32與MOSFET50集成在同一芯片上。
保護二極管32是配置在柵極焊盤電極31下方且連接多個pn結(jié)二極管 的雙向齊納二極管。保護二極管32的一端與覆蓋各單元36上的源極電極(未 圖示)連接，另一端與柵極焊盤電極31連接(例如，參照專利文件l)。
專利文件1:(曰本)特開2002-43574號公報
現(xiàn)有的保護二極管32為相距中心C的距離(半徑)分別不同的多個環(huán) 狀pn結(jié)形成為同心圓狀的一個圓形，以與柵極焊盤電極31大致相同的大小 (面積)配置在該4冊極焊盤電極31的下方。
作為提高MOSFET的ESD容量的方法，公知有增加構(gòu)成保護二極管的 pn結(jié)的總面積的方法。但是，在增加形成為同心圓狀的多個pn結(jié)的結(jié)面積 的一部分或全部的情況下，保護二極管在芯片上的占有面積增加。
因而，如果以相同的芯片尺寸進行比較，則動作區(qū)域的面積縮小， MOSFET的接通電阻增大?；蛘撸绻_保相同動作區(qū)域的面積，則導(dǎo)致存在芯片尺寸擴大的問題。

發(fā)明內(nèi)容
本發(fā)明鑒于上述各種問題而提出，并通過以下技術(shù)方案來解決上述問
題，本發(fā)明的絕緣柵型半導(dǎo)體裝置具有配置絕緣柵型半導(dǎo)體元件的晶體管 單元的動作區(qū)域、與所述晶體管單元的柵極電極連接的一個柵極焊盤電極以 及配置在所述動作區(qū)域外部的保護二極管組，該保護二極管組將一個保護二 極管和其他保護二極管并聯(lián)連接而構(gòu)成，所述一個保護二極管和所述其他保
護二極管分別具有由p型半導(dǎo)體區(qū)域和n型半導(dǎo)體區(qū)域構(gòu)成的多個pn結(jié)。
根據(jù)本實施方式，能夠確保所需的ESD容量，并且能夠以比現(xiàn)有保護 二極管更小的面積提供保護二極管組，該保護二極管組維持與現(xiàn)有保護二極 管同等的擊穿電壓、漏電流等特性。
即，本實施方式的保護二極管組將現(xiàn)有的一個保護二極管分割為多個 (例如四個)同心狀的保護二極管，并且，將這些保護二極管并聯(lián)連接并配 置在一個柵極焊盤電極下方。對被分割的保護二極管的、從同心狀的最內(nèi)周 到最外周的pn結(jié)的結(jié)面積取平均值，然后針對四個保護二極管求出該平均 值之和，將該平均值之和設(shè)定為能得到所需ESD容量的值。
因而，在維持與現(xiàn)有的ESD容量(現(xiàn)有pn結(jié)的結(jié)面積的平均值)同等 的情況下，能夠減少保護二極管組在芯片上的占有面積。
另外，由于形成保護二極管的p型半導(dǎo)體區(qū)域和n型半導(dǎo)體區(qū)域的形成 條件被維持為與以前一樣，因此，在維持擊穿電壓、漏電流特性等保護二極 管的其他特性的狀態(tài)下，能夠減少保護二極管組的占有面積。
作為一個舉例，在作為機械模型的ESD容量確保為1000V的情況下， 能夠?qū)⒈Ｗo二極管組的面積形成為1.84E + 5jim2。該值與具有相同特性的現(xiàn) 有結(jié)構(gòu)的保護二極管的面積(5.76E + 5(im2)相比減少68%。


圖1是說明本實施方式的絕緣柵型半導(dǎo)體裝置的平面圖； 圖2 (A)、 (B)是說明本實施方式的絕緣柵型半導(dǎo)體裝置的平面圖； 圖3 (A)、 (B)是將本實施方式的絕緣柵型半導(dǎo)體裝置與現(xiàn)有結(jié)構(gòu)比較 的平面圖；圖4是用于說明本實施方式的絕緣柵型半導(dǎo)體裝置的特性圖5(A)、 ( B )是表示本實施方式的絕緣柵型半導(dǎo)體裝置的設(shè)計值的圖； 圖6是表示現(xiàn)有結(jié)構(gòu)的保護二極管的設(shè)計值的圖； 圖7(A)、 (B)是將本實施方式的絕緣柵型半導(dǎo)體裝置與現(xiàn)有結(jié)構(gòu)比較 的平面圖8是將本實施方式的絕緣柵型半導(dǎo)體裝置與現(xiàn)有結(jié)構(gòu)比較的特性圖； 圖9 (A)是說明本實施方式的第二實施方式的平面圖，(B)是設(shè)計值 的一覽表；
圖10 (A)是用于說明現(xiàn)有的其他方式的平面圖，(B)是設(shè)計值的一覽
表；
圖11是說明本實施方式的第三實施方式的平面圖12是說明本實施方式的第四實施方式的平面圖13是說明本實施方式的第五實施方式的平面圖14是說明本實施方式的第六實施方式的平面圖15是說明本實施方式的第七實施方式的平面圖16是說明本實施方式的第八實施方式的平面圖17是說明本實施方式的第九實施方式的平面圖18 (A)、 (B)是說明本實施方式的第十實施方式的平面圖19是說明本實施方式的第十一實施方式的平面圖20是說明現(xiàn)有的絕緣柵型半導(dǎo)體裝置的平面圖。
附圖標記說明
I 柵極焊盤電極 2保護二極管組 2n n型半導(dǎo)體區(qū)域 2p p型半導(dǎo)體區(qū)域
4 4冊極連結(jié)電極
5 動作區(qū)域
6 單元
7 源極電極 10 MOSFET
II 第一柵極電極層12 第二柵極電極層
17 第一源極電極層
18 第二源極電極層
21、 22、 23、 24 保護二極管 21'、 22'、 23'、 24' 保護二極管 31 柵極焊盤電極 32保護二極管
34 4冊4及連結(jié)電扭—
35 動作區(qū)域
36 單元
Jll、 J12、 J13、 J14 pn結(jié)部 J21、 J22、 J23、 J24 pn結(jié)部 J31、 J32、 J33、 J34 pn結(jié)部 J41、 J42、 J43、 J44 pn結(jié)部 Jl、 J2、 J3、 J4 總計結(jié)面積 J、 j總計結(jié)面積平均值 jll、 j12、 j13、 j14 pn結(jié)部
具體實施例方式
參照圖l至圖19,以在動作區(qū)域設(shè)置MOSFET的晶體管單元的情況為 例，對本發(fā)明實施方式進4亍說明。
首先，參照圖1至圖8說明第一實施方式。圖1是表示本實施方式的 MOSFET的平面圖。
MOSFET具有柵才及電極1、保護二極管組2及動作區(qū)域5。
在動作區(qū)域5配置多個MOS晶體管單元6。以下，動作區(qū)域5是指MOS 晶體管單元6的配置區(qū)域。柵極焊盤電極1配置在例如動作區(qū)域5的外部， 通過配置在動作區(qū)域5周圍的柵極連結(jié)電極4與各MOS晶體管單元6的柵 才及電才及連才妻。
由于動作區(qū)域5的MOS晶體管單元具有已知的結(jié)構(gòu)，因此省略圖示， 例如，在n+型的半導(dǎo)體基板上層疊n-型半導(dǎo)體層而作為漏極區(qū)域，在其表 面設(shè)置p型溝道層。貫穿溝道層的溝槽內(nèi)壁被柵極絕緣膜(氧化膜)覆膜，在溝槽內(nèi)埋設(shè)柵極電極。在與溝槽鄰接的溝道層表面形成n+型源極區(qū)域，
設(shè)置為柵格狀，被柵極電極包圍的區(qū)域成為MOS晶體管單元6。柵極電極 上覆蓋層間絕緣膜，在其上設(shè)置源極電極7。
保護二極管組2與MOS晶體管單元6集成在同一芯片上，并配置在柵 極焊盤電極1的下方。保護二極管組2是相同形狀的多個保護二極管的集合， 在此，例如由四個保護二極管21、 22、 23、 24構(gòu)成。即，在一個柵極焊盤 電極1的下方配置四個保護二極管21-24,而且這些保護二極管并聯(lián)連接。
在此，圖1中的柵極焊盤電極1和柵極連結(jié)電極4由相同的金屬層形成 并連接，將在保護二極管組2上用虛線表示的矩形區(qū)域作為斥冊極焊盤電極1。
保護二極管組2連接在MOSFET10的源極-柵才及間，保護柵極氧化膜免 受外部的靜電、動作中的過電壓的影響。
下面，參照圖2說明保護二極管組2。圖2 (A)是保護二極管組2的平 面圖，圖2 (B)是一個保護二極管的平面圖。
參照圖2 (A)，柵極焊盤電極1設(shè)為至少覆蓋四個保護二極管21 ~24 最內(nèi)周的例如n型半導(dǎo)體區(qū)域2n上并與其接觸。另外，四個保護二極管21 ~ 24分別共用最外周的、在此為n型半導(dǎo)體區(qū)域2n。即，各保護二極管21 ~ 24最外周的n型雜質(zhì)區(qū)域2n連續(xù)，例如其外形形成為矩形。另外，在矩形 n型雜質(zhì)區(qū)域2n的兩邊，與MOSFET的源極電極7連接(參照圖1)。由此， 四個保護二極管21 ~ 24相互并聯(lián)連接。
由于四個保護二極管21 ~24均具有相同形狀，因此，參照圖2(B)i兌 明一個保護二極管21。
保護二極管21在構(gòu)成芯片的基板的表面將多晶硅堆積成例如矩形，分 別擴散n型雜質(zhì)和p型雜質(zhì)并使n型半導(dǎo)體區(qū)域2n和p型半導(dǎo)體區(qū)域2p交 替配置成同心狀，從而形成多個(N周)pn結(jié)。在此，保護二極管21的pn 結(jié)部作為一例為圓形，具有四個pn結(jié)(N = 4)。即，直徑不同的四個(四個 圓周)環(huán)狀pn結(jié)部J11 J14形成為同心圓狀。pn結(jié)采用閉環(huán)形狀，以使其 結(jié)端面不露出到 多晶 石圭側(cè)面，^人而抑制漏電 流。
同樣地，保護二極管22具有同心圓狀的四個圓周的pn結(jié)部J21 J24, 保護二極管23具有同心圓狀的四個圓周的pn結(jié)部J31 J34,保護二45jf 24 具有同心圓狀的四個圓周的pn結(jié)部J41 J44。在本實施方式中，將四個保護二極管21~24的總計結(jié)面積平均值設(shè)定 為能夠確保所希望的靜電放電容量的值。總計結(jié)面積平均值是指，對四個保
護二極管21-24分別求出對應(yīng)的第N周的pn結(jié)部的結(jié)面積之和后，求出各 結(jié)部的結(jié)面積(以下稱總計結(jié)面積)，然后對從第一周的總計結(jié)面積到第四 周的總計結(jié)面積取平均值。
在此，結(jié)面積是指一個pn結(jié)部(例如pn結(jié)部Jll )的長度(圓周)與 多晶硅的厚度(例如7000A )之積。
具體地講，首先對保護二極管21 ~ 24求出施加同等電位的pn結(jié)的結(jié)面 積之和。即，分別算出從中心數(shù)起第一周的pn結(jié)部的Jll、 J21、 J31、 J41 的結(jié)面積之和的第 一 總計結(jié)面積J1 ，從中心數(shù)起第二周的pn結(jié)部的J12 、 J22 、 J32、 J42的結(jié)面積之和的第二總計結(jié)面積J2，從中心數(shù)起第三周的pn結(jié)部 的J13、 J23、 J33、 J43的結(jié)面積之和的第三總計結(jié)面積J3,從中心數(shù)起第四 周的pn結(jié)部的J14、 J24、 J34、 J44的結(jié)面積之和的第四總計結(jié)面積J4。然 后，將對各總計結(jié)面積J1 J4取平均得到的值即總計結(jié)面積平均值J設(shè)定為 能夠確保所希望的靜電放電容量的值。
通過使總計結(jié)面積平均值J與現(xiàn)有的一個保護二極管(參照圖20)的結(jié) 面積平均值相等，在與現(xiàn)有結(jié)構(gòu)的保護二極管32相比維持相同的特性的情 況下，能夠減少保護二極管組2在芯片上的占有面積。在此，現(xiàn)有結(jié)構(gòu)的結(jié) 面積平均值是指對多個pn結(jié)部的不同結(jié)面積取平均的值。
下面，對于上述情況進行說明。
圖3是表示本實施方式的保護二極管組2中的一個保護二極管21 (圖3 (A))和現(xiàn)有的保護二極管32 (圖3 (B))的平面圖。
在保護二極管21中成為中心的n型半導(dǎo)體區(qū)域2n的直徑Dl例如為 151pm。而且，從中心數(shù)起第一周的pn結(jié)部Jll與第二周的pn結(jié)部J12之 間的p型半導(dǎo)體區(qū)域2p的寬度Wl為14pm,第二周的pn結(jié)部J12與第三 周的pn結(jié)部J13之間的n型半導(dǎo)體區(qū)域2n的寬度W2為3pm，第三周的pn 結(jié)部J13與第四周的pn結(jié)部J14之間的p型半導(dǎo)體區(qū)域2p的寬度W3為 14jim。
最外周的n型半導(dǎo)體區(qū)域2n與其他保護二極管22~24共有。在本實施 方式中，為了方便起見，用實線呈環(huán)狀地表示保護二極管21 24最外周的n 型半導(dǎo)體區(qū)域2n，但是該區(qū)域是與各保護二極管21 ~24間的n型半導(dǎo)體區(qū)域2n連續(xù)的區(qū)域。
另外，確保最外周的n型半導(dǎo)體區(qū)域2n的寬度與pn結(jié)部J12-pn結(jié)部 J13間的n型半導(dǎo)體區(qū)域2n的寬度W2相同。另外，最外周的n型半導(dǎo)體區(qū) 域2n的寬度W2也可以與相鄰的保護二極管重疊。
另外，作為一例，n型半導(dǎo)體區(qū)域2n的雜質(zhì)濃度為1E19cm—3程度，p 型半導(dǎo)體區(qū)域2p的雜質(zhì)濃度為1E17cnf3。
在此，現(xiàn)有的保護二極管32除ESD容量外，擊穿電壓、漏電流特性等 設(shè)定為與本實施方式的保護二極管21相同。
即，參照圖3(B),保護二極管32具有四個pn結(jié)部j11 ~jl4, pn結(jié)部 j 1 l-pn結(jié)部j 12間的p型半導(dǎo)體區(qū)域32p的寬度Wl 、 pn結(jié)部j 12-pn結(jié)部j 13 間的n型半導(dǎo)體區(qū)域32n的寬度W2及pn結(jié)部jl3-pn結(jié)部j14間的p型半 導(dǎo)體區(qū)域32p的寬度W3分別與保護二極管21的相應(yīng)寬度相同。而且，n 型半導(dǎo)體區(qū)域32n和p型半導(dǎo)體區(qū)域32p的雜質(zhì)濃度也分別與保護二極管21 的相應(yīng)區(qū)域的雜質(zhì)濃度相同。
本實施方式的保護二極管21 ~24縮小與柵極焊盤電極1接觸的中心位 置的n型半導(dǎo)體區(qū)域2n的面積，其余的n型半導(dǎo)體區(qū)域2n及p型半導(dǎo)體區(qū) 域2p的寬度與現(xiàn)有的保護二極管32的相應(yīng)區(qū)域的寬度相同。
保護二極管的ESD容量由容許功率(W)確定，容許功率與pn結(jié)容量 存在相關(guān)性。具體地講，ESD容量依賴于保護二極管的結(jié)面積平均值或總計 結(jié)面積平均值。
另外，從本實施方式的總計結(jié)面積平均值和現(xiàn)有結(jié)構(gòu)的結(jié)面積平均值的 比較來看，求出結(jié)面積不同的(施加的電位不同)第一周到第四周的結(jié)面積 的平均值的方法均相同，作為其前提，在本實施方式中對四個保護二極管預(yù) 先求出施加相同電位的pn結(jié)部(第N周之間)之和。
圖4是表示結(jié)面積平均值或總計結(jié)面積平均值與ESD容量之間的關(guān)系 的圖。
X軸表示(總計)結(jié)面積平均值(pm2)， Y軸表示換算為能量(J)的 ESD容量。描繪的點A、 B、 C分別是大小(到最外周的半徑)不同(小、 中、大)的三種現(xiàn)有結(jié)構(gòu)的保護二極管32的結(jié)面積平均值的實測值。D點 和E點是本實施方式的保護二極管組2的總計結(jié)面積平均值的實測值，其中 D點表示并聯(lián)連接兩個保護二極管的情況，E點表示并聯(lián)連接四個保護二極管的情況。
這些保護二極管32及保護二極管組2的p型半導(dǎo)體區(qū)域(例如p型半
導(dǎo)體區(qū)域2p)和n型半導(dǎo)體區(qū)域(例如n型半導(dǎo)體區(qū)域2n)的寬度Wl ~ W3以及制造條件均相同，pn結(jié)的數(shù)量N為4。
由該結(jié)果可知，(總計)結(jié)面積平均值越大，越能夠增大ESD容量。而 且，(總計)結(jié)面積平均值相同的保護二極管(組)可得到相同的ESD容量。
如果為相同的(總計)結(jié)面積平均值，例如，即^吏構(gòu)成一個保護二極管 (組)的pn結(jié)數(shù)量發(fā)生變化，也得到相同的ESD容量，而且，即使改變保 護二極管(組)的大小，也得到相同的ESD容量。
因此，在本實施方式中，將設(shè)置在現(xiàn)有柵極焊盤電極下方的一個保護二 極管分割為多個(例如四個)，將所述四個保護二極管并聯(lián)連接而構(gòu)成保護 二極管組2，將保護二極管組2的總計結(jié)面積平均值設(shè)定為能夠確保所希望 的靜電放電容量的值。在這種結(jié)構(gòu)中，如果維持與現(xiàn)有的保護二極管的結(jié)面 積平均值相同的值(相同的靜電放電容量)，則能夠減少保護二極管組2的 占有面積。
圖5和圖6是表示使本實施方式的保護二極管組2的總計結(jié)面積平均值 與現(xiàn)有的保護二極管32的結(jié)面積平均值相同而設(shè)計各pn結(jié)部的情況的一例 的表格。
圖5所示為本實施方式的保護二極管21 (圖2 (B)、圖3 (A))和保護 二極管組2 (圖2 ( A))的設(shè)計值，圖6所示為現(xiàn)有結(jié)構(gòu)的保護二極管(圖 3(B))的設(shè)計值。
在圖5 (A)中分別表示一個保護二極管21的pn結(jié)部Jll-J14的相距 中心C (參照圖2 (B))的距離(半徑)、圓周長及結(jié)面積。另外，對于保 護二極管22 ~ 24也采用同樣的值。
另外，圖5 (B)表示對保護二極管21-24求出的第一周到第四周的圓 周長之和、從第一總計結(jié)面積Jl到第四總計結(jié)面積J4的值以及總計結(jié)面積 平均值J的值。
通過在圖5(A)所示的條件下構(gòu)成保護二極管組2，如圖5 (B)所示， 保護二極管組2的總計結(jié)面積平均值J為1600(im2。
圖6所示為在具有相同特性的現(xiàn)有保護二極管32中，從中心C到各結(jié) 部jll jl4的距離(半徑)、圓周長及結(jié)面積。pn結(jié)部jll jl4的結(jié)面積平均值j同樣是1600pm2。
圖7是表示保護二極管組2的占有面積的圖，圖7 (A)是以圖5 (A)、 (B)所示的值構(gòu)成保護二極管組2時的平面圖，圖7 (B)是以圖6所示的 值構(gòu)成現(xiàn)有的保護二極管32時的平面圖。
另外，在圖7中，將各圓設(shè)為分別表示各保護二極管21~24及現(xiàn)有的 保護二極管32的最外周的形狀。
如果以圖5 (A)、 (B)所示的值構(gòu)成保護二極管21 24及保護二極管 組2,則保護二才及管21-24的直徑分別為213保護二極管組2的占有 面積為429nmx429^im (圖7 (A))。與之相對，現(xiàn)有結(jié)構(gòu)的保護二^L管32 的占有面積為759,x759拜(圖7 ( B ))。
在本實施方式中，通過分割為多個保護二極管21 ~24,由于獲得用虛線 包圍的、各保護二極管21 ~24相互接近的區(qū)域中的結(jié)面積，因此，在作為 總計結(jié)面積平均值而維持與現(xiàn)有的保護二極管32的結(jié)面積平均值相同的值 的情況下，能夠?qū)⒈Ｗo二極管組2的占有面積減少68 % 。
當縮小保護二極管組2的面積時，能夠相應(yīng)地增加MOSFET的動作區(qū) 域5的面積(參照圖1)，得到相同芯片尺寸的接通電阻降低的效果。另夕卜， 如果維持相同的動作區(qū)域5的面積，則能夠?qū)崿F(xiàn)芯片尺寸的小型化。
圖8是針對各芯片尺寸，比較現(xiàn)有的保護二極管32的占有面積、動作 區(qū)域5的面積及芯片的接通電阻與本實施方式的保護二極管組2的占有面 積、動作區(qū)域的面積及芯片的接通電阻，并求出接通電阻降低效果的圖表。
在此，將單位面積的接通電阻Rds (on)即Rds (on) .A ( A為動作區(qū) 域的面積)作為10mQ.mn^算出接通電阻。實際上，在動作區(qū)域5的外周配 置柵極連結(jié)電極4等，在此有i設(shè)動作區(qū)域5直到芯片端部一直存在而算出接 通電阻。
如上所述，根據(jù)本實施方式，無論是多大的芯片尺寸，都能夠降低接通 電阻。另外，從本實施方式可知，芯片尺寸越小(由于保護二極管組2相對 于芯片面積的占有面積的比例變大)，接通電阻P爭低效果越好。
參照圖9和圖IO說明本發(fā)明的第二實施方式。圖9 (A)是表示第二實 施方式的保護二極管組2的平面圖，圖9 (B)所示為各保護二極管21'~24' 和保護二極管組2的設(shè)計值的一例。在圖9(B)中僅示出保護二極管21', 但保護二極管22' ~ 24'也具有相同的值。另外，圖IO是為了進行比較而具有與圖9的保護二極管組2的總計結(jié)
面積平均值相同的結(jié)面積平均值的一個矩形保護二極管32的平面圖(圖10 (A))及其設(shè)計值(圖10 (B))。
參照圖9，保護二極管組2由將pn結(jié)部Jll-J14形成為矩形并配置為 同心狀的保護二極管21'以及與其具有相同圖案的保護二極管22'-24'構(gòu)成。 在此，同心狀是指形狀相似的pn結(jié)部的中心一致。
通過將保護二極管21'~24'形成為矩形，在保護二極管21' 24'之間不 存在死區(qū)，因此，能夠進一步減少作為保護二極管組2的占有面積。
例如，保護二極管21'將中心的n型半導(dǎo)體區(qū)域2n的一邊設(shè)為112pm， 將其余的n型半導(dǎo)體區(qū)域2n及p型半導(dǎo)體區(qū)域2p的寬度分別設(shè)為與圖2的 W2、 W3相等，并且，以圖9 (B)所示的值設(shè)計各pn結(jié)部Jll ~J14。由此， 將四個保護二極管21' ~ 24'的各pn結(jié)部的總計結(jié)面積Jl ~ J4設(shè)為圖示的值， 將總計結(jié)面積平均值J設(shè)為1600pm2。該保護二極管21' 24'的占有面積分 別為174fimxl74jim，保護二極管組2的占有面積為351|imx351|Lim。
另一方面，根據(jù)圖10(B)的設(shè)計值形成的具有相同結(jié)面積平均值 (1600jum2)的保護二極管32，其占有面積為603jamx603nm。因而，根據(jù) 本實施方式，能夠減少79%的占有面積。
參照圖11說明本發(fā)明的第三實施方式。圖11是表示第三實施方式的保 護二極管組2的平面圖，當柵極焊盤電極例如配置在芯片的角部時，切除柵 極焊盤電極的一個角部而形成扇狀，并根據(jù)柵極焊盤電極的形狀，除去圖9 的一個保護二極管24'而構(gòu)成。這樣，如果能夠確保所需的ESD容量，則保 護二極管組不限于四個保護二極管。另外，也能夠?qū)⒉恍纬蓶艠O焊盤電極的 保護二極管的區(qū)域作為配置晶體管單元的動作區(qū)域而有效利用。
參照圖12說明本發(fā)明的第四實施方式。圖12是表示第四實施方式的保 護二極管組2的平面圖。與圖11同樣地，當柵極焊盤電極例如配置在芯片 的角部時，切除柵極焊盤電極的一個角部而形成扇狀，并根據(jù)柵極焊盤電極 的形狀，在保持原來形狀的情況下將圖2的一個保護二極管24縮小至比保 護二極管21、 22、 23小而構(gòu)成。這樣，如果能夠維持所希望的擊穿電壓， 則也可以改變保護二極管24的n型半導(dǎo)體區(qū)域2n及p型半導(dǎo)體區(qū)域2p的 寬度以及保護二極管21、 22、 23的n型半導(dǎo)體區(qū)域2n及p型半導(dǎo)體區(qū)域2p 的寬度。另外，也可以使與保護二極管24的柵極焊盤電極1接觸的中心位置的n型半導(dǎo)體區(qū)域2n的面積縮小，其余的n型半導(dǎo)體區(qū)域2n及p型半導(dǎo) 體區(qū)域2p的寬度與保護二極管21、 22、 23的相應(yīng)寬度相同。由此，如圖11 所示，與減少保護二極管數(shù)量的情況相比，能夠有效地確保ESD容量。
參照圖13說明本發(fā)明的第五實施方式。圖13是表示第五實施方式的保 護二極管組2的平面圖。與圖11同樣地，當柵極焊盤電極例如配置在芯片 的角部時，切除柵極焊盤電極的一個角部而形成扇狀，并根據(jù)柵極焊盤電極 的形狀，使圖9的一個保護二極管24'的形狀變形并呈同心狀地配置n型半 導(dǎo)體區(qū)域2n及p型半導(dǎo)體區(qū)域2p而構(gòu)成。這樣，也可以改變保護二極管組 2的各保護二極管的形狀，與圖12相比能夠更有效地確保ESD容量。
參照圖14說明本發(fā)明的第六實施方式。圖14是表示第六實施方式的保 護二極管組2的平面圖。如果柵極焊盤電極例如為八邊形，則根據(jù)柵極焊盤 電極的形狀，可以使保護二極管的pn結(jié)部的形狀形成為除圓形、矩形以外 的如圖14所示的形狀，并呈同心狀地配置n型半導(dǎo)體區(qū)域2n及p型半導(dǎo)體 區(qū)域2p。由此，可以最大限度地有效利用柵極焊盤電極的形狀并有效確保 ESD容量。另外，也可不依賴于柵極焊盤電極的形狀，適當選擇保護二極管 的形狀。
參照圖15說明本發(fā)明的第七實施方式。圖15是表示第七實施方式的保 護二極管組2的平面圖。構(gòu)成保護二極管組2的數(shù)量不限于四個，可以是如 圖15所示的兩個，如圖ll所示的三個，無論多少均可以。保護二極管的數(shù) 量可以根據(jù)柵極焊盤電極的大小、所需的ESD容量或者擊穿電壓適當選擇。
參照圖16說明本發(fā)明的第八實施方式。圖16是表示第八實施方式的保 護二極管組2的平面圖，將圖2的一個保護二極管24的形狀變形為矩形， 并呈同心狀地配置n型半導(dǎo)體區(qū)域2n及p型半導(dǎo)體區(qū)域2p而構(gòu)成。這樣， 也可以改變保護二極管組2的各保護二極管的形狀。在圖16中，柵極焊盤 電極設(shè)為矩形，通過柵極焊盤電極的形狀，在需要改變保護二極管組2的各 保護二極管形狀的情況下是有效的。
參照圖17說明本發(fā)明的第九實施方式。圖17是表示第九實施方式的保 護二極管組2的平面圖，將圖2的一個保護二極管24的形狀變形并形成非 同心狀(不是形狀相似的pn結(jié)部的組合)的形狀而構(gòu)成。如果能夠維持所 希望的擊穿電壓，則無需將保護二極管24內(nèi)的n型半導(dǎo)體區(qū)域2n及p型半 導(dǎo)體區(qū)域2p的寬度設(shè)為一定，只要確保所需的最小限度的寬度即可。參照圖18說明本發(fā)明的第十實施方式。圖18是表示第十實施方式的保 護二極管組2的平面圖。在第一實施方式中，對在柵極焊盤電極1的下方與 該柵極焊盤電極1重疊而配置保護二極管組2的情況進行了說明，但是，柵 極焊盤電極1和保護二極管組2也可以完全不重疊。
圖18 (A)是柵極焊盤電極1和保護二極管組2不重疊時的平面圖。在 圖18 (A)中，柵極焊盤電極1設(shè)為配置在動作區(qū)域5上的大致圓形的金屬 層。
例如，在柵極焊盤電極l固定直徑為300fxm左右的突起電極(未圖示) 的情況下，需要根據(jù)突起電極的直徑增大柵極焊盤電極1。另外，也存在突 起電極因外部的布線基板等的圖案而導(dǎo)致其配置被限制的情況，并且，也存 在柵極焊盤電極1不能自由配置在芯片上的問題。在這種情況下，將保護二 極管組2和4冊極焊盤電極1的至少一部分配置為不重疊即可。
具體地講，將柵極電極層和源極電極層分別設(shè)為雙層結(jié)構(gòu)。另外，用虛 線表示的第一層的第一柵極電極層11與保護二極管組2連接，形成柵極連 結(jié)電極4。用實線表示的第二層的第二柵極電極層12的局部(在圖18 (A) 中，在保護二極管組2上與之重疊的大致矩形的區(qū)域)也與第一柵極電極層 11重疊并與之接觸，根據(jù)與保護二極管組2不重疊的第二柵極電極層12設(shè) 置柵極焊盤電極1。
另夕卜，用虛線表示的第一層的第一源極電極層17設(shè)置為與MOS晶體管 單元6的源極區(qū)域接觸而覆蓋動作區(qū)域5上，用實線表示的第二層的第二源 極電極層18以包圍除第二柵極電極層12的形成區(qū)域之外的柵極焊盤電極1 的方式設(shè)置在動作區(qū)域5上，并與第一源極電極層17接觸。此時，在第一 源極電極層17和第二源極電極層12重疊的區(qū)域配置絕緣膜。
由此，即使是例如在芯片的角部不能配置柵極焊盤電極1的情況，保護 二極管組2也能夠配置在芯片的角部等難以阻礙MOS晶體管單元6的配置 均勻化的區(qū)域，或者未配置MOS晶體管單元6的所謂的無效區(qū)域。并且， 在本實施方式中，由于能夠以與現(xiàn)有技術(shù)相同的能力減少保護二極管組2的 面積，因此，不依賴于柵極焊盤電極1的位置，可以有效利用動作區(qū)域5。
圖18 (B)是將保護二極管組2的形狀改變成與圖18 (A)不同形狀時 的一例。例如，由四個保護二級管21、 22、 23、 24構(gòu)成的保護二極管組2 不限于如圖18 (A)所示的兩行兩列的矩陣狀，可以配置為如圖18 (B)所示的四行一列(一列四行)的形狀，或者配置為利用芯片的角部的L字形。 并且，雖省略圖示，但是如圖18所示，通過使4冊極電極和源極電極分
別設(shè)為雙層結(jié)構(gòu)，也可以使柵極焊盤電極1和保護二極管組2局部重疊。 參照圖19說明本發(fā)明第十一實施方式。第十一實施方式為將構(gòu)成保護
二極管組2的多個保護二極管最外周的n型半導(dǎo)體區(qū)域2n(或p型半導(dǎo)體區(qū)
域2p)分開配置而構(gòu)成。
在因芯片尺寸的小型化、柵極焊盤電極1的位置限制等而導(dǎo)致保護二極
管組2在芯片上的配置區(qū)域也受到限制時，能夠?qū)⒈Ｗo二極管組2分割而配置。
如圖19所示，在柵極連結(jié)電極4的下方，通過與該柵極連結(jié)電極4部 分重疊且包圍動作區(qū)域5的外周的導(dǎo)電層(例如導(dǎo)入雜質(zhì)的多晶硅層)設(shè)有 柵極引出部3。另外，雖省略圖示，但在圖1至圖18中同樣地，柵極引出部 3設(shè)置在柵極連結(jié)電極4下方。柵極引出部3連接MOS晶體管單元6的柵 極電極和柵極連結(jié)電極4。柵極連結(jié)電極4與未圖示的柵極焊盤電極1連接。
在第十一實施方式中，在柵極引出部3的多晶硅層設(shè)置保護二極管21 ~ 24。保護二極管21 24配置成不共用最外周(在此)的n型半導(dǎo)體區(qū)域2n， 而是將它們相互分開。
另外，以與四個保護二極管21-24最內(nèi)周的n型半導(dǎo)體區(qū)域2n接觸的 方式，在四個保護二極管21 ~24上延伸金屬層M，并連接各保護二極管21 ~ 24。金屬層M例如能夠利用柵極連結(jié)電極4。并且，各保護二極管21 24 最外周的n型雜質(zhì)區(qū)域2n與源極電極7接觸。
由此，在MOSFET的源極-柵極之間并聯(lián)連接由四個保護二極管21 ~ 24 構(gòu)成的保護二極管組2。另外，由于各保護二極管21-24例如其直徑僅為 213pm,因此，可以有效利用芯片上的狹小的無效區(qū)域(不能配置MOS晶 體管單元6的區(qū)域)來配置保護二極管組2。
在圖19中例舉了以與柵極引出部3完全重疊的方式配置保護二極管 21-24的情況，但是并不局限于此。例如，在柵極引出部3的直徑比保護二 極管21 (22~24也相同)小的情況下，以從例如圖l和圖18所示的柵極引 出部3突出的方式對多晶硅層進行構(gòu)圖，并在此設(shè)置保護二極管21即可。
另夕卜，在圖19中以將四個保護二^f及管21 24分別分開配置的情況為例 進行了說明，但是并不局限于此。即，可以構(gòu)成為構(gòu)成保護二極管組2的各保護二極管在柵極連結(jié)電極4和源極電極7之間并聯(lián)連接，例如三個保護二
極管共有最外周的n型(p型)半導(dǎo)體區(qū)域， 一個保護二極管與所述三個保 護二極管分開并通過4冊極連結(jié)電才及4和源極電極7并聯(lián)連"l妄。
通過分割各保護二極管21 ~ 24,進一步提高配置保護二極管組2的自由度。
另外，在圖19中例舉了源極電極7為一層的情況，但是，也可以為如 圖18所示，源極電極層和柵極電極層為雙層結(jié)構(gòu)。此時，例如金屬層M能 夠利用第一柵極電極層11，源極電極7能夠利用第一源極電極層17。
在第十實施方式和第十一實施方式中，如圖9所示，可以將保護二極管 組2的各pn結(jié)部設(shè)為矩形。并且，如第四實施方式(圖12)所示，保護二 極管21 ~24的大小可以不同，也可以是第五實施方式(圖13)、第六實施方 式(圖14)、第七實施方式(圖15)、第八實施方式(圖16)、第九實施方式 (圖17)的圖案。
無論是哪種實施方式的情況，各保護二極管21-24配置為各端面(側(cè) 面)不露出。即，如果將各pn結(jié)部呈同心狀地配置為閉環(huán)狀，則各端面(側(cè) 面)不露出，能夠防止漏電流，因此是優(yōu)選的。
以上，在本實施方式中，作為形成于動作區(qū)域的絕緣^^型半導(dǎo)體元件以 MOSFET為例進行了說明，但是并不局限于此，例如，即使是IGBT( Insulated Gate Bipolar Transistor:絕緣柵雙極型晶體管)等其他絕緣柵型半導(dǎo)體元件， 也同樣能夠?qū)嵤?，并且得到相同的效果?br> 權(quán)利要求
1.一種絕緣柵型半導(dǎo)體裝置，其特征在于，包括動作區(qū)域，其配置有絕緣柵型半導(dǎo)體元件的晶體管單元；一個柵極焊盤電極，其與所述晶體管單元的柵極電極連接；以及保護二極管組，其配置在所述動作區(qū)域的外部；該保護二極管組將一個保護二極管和其他保護二極管并聯(lián)連接而構(gòu)成，所述一個保護二極管和所述其他保護二極管分別具有由p型半導(dǎo)體區(qū)域和n型半導(dǎo)體區(qū)域構(gòu)成的多個pn結(jié)。
2. 如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述保護 二極管配置在所述柵極焊盤電極的下方。
3. 如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，在所述動作 區(qū)域的周圍設(shè)置有導(dǎo)電層，在該導(dǎo)電層的局部設(shè)置有所述保護二極管。
4. 如權(quán)利要求2或3所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述保 護二極管組的所述一個保護二極管和所述其他保護二極管分別具有由呈同 心狀配置的p型半導(dǎo)體區(qū)域和n型半導(dǎo)體區(qū)域構(gòu)成的多個pn結(jié)。
5. 如權(quán)利要求4所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述一個保 護二極管和所述其他保護二極管分別具有N個pn結(jié)，將對應(yīng)的各pn結(jié)求和 得到的結(jié)面積的、從第一周到第N周的平均值，設(shè)為能夠確保所希望的靜電 放電容量的值。
6. 如權(quán)利要求5所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述一個保 護二極管和所述其他保護二極管由相同形狀構(gòu)成。
7. 如權(quán)利要求6所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述一個保 護二極管和其他保護二極管為矩形。
8. 如權(quán)利要求6所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述一個保 護二極管和其他保護二極管為圓形。
9. 如權(quán)利要求7或8所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述保 護二極管組由四個保護二極管構(gòu)成。
10. 如權(quán)利要求9所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述一個 保護二極管和所述其他保護二極管共用各自最外周的p型半導(dǎo)體區(qū)域或n型半導(dǎo)體區(qū)域。
11. 如權(quán)利要求7或8所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所述一個保護二極管和所述其他保護二極管各自的最外周的p型半導(dǎo)體區(qū)域或n型半導(dǎo)體區(qū)域相互分開而配置，并且由金屬層連接。
12. 如權(quán)利要求10或11所述的絕緣柵型半導(dǎo)體裝置，其特征在于，所 述一個保護二極管和所述其他保護二極管各自的端面不露出。
全文摘要
本發(fā)明提供一種絕緣柵型半導(dǎo)體裝置?，F(xiàn)有的保護二極管為由直徑不同的多個pn結(jié)形成同心圓狀的一個圓形，以與柵極焊盤電極大致相同的大小配置在其下方。作為提高MOSFET的ESD容量的方法，公知有增加構(gòu)成保護二極管的pn結(jié)的總面積的方法，但在增加形成同心圓狀的多個pn結(jié)的結(jié)面積的局部或全部時，存在保護二極管在芯片上的占有面積增加的問題。在該絕緣柵型半導(dǎo)體裝置中，將多個保護二極管設(shè)為并聯(lián)連接的保護二極管組，并將保護二極管組的總計結(jié)面積平均值設(shè)為能確保所希望的靜電放電容量的值。通過使總計結(jié)面積平均值與現(xiàn)有結(jié)構(gòu)的結(jié)面積平均值相等，能維持與現(xiàn)有技術(shù)相同的ESD容量，并可減少保護二極管組在芯片上的占有面積。
文檔編號H01L23/60GK101577276SQ20091013274
公開日2009年11月11日 申請日期2009年4月16日 優(yōu)先權(quán)日2008年4月21日
發(fā)明者矢島學(xué) 申請人:三洋電機株式會社;三洋半導(dǎo)體株式會社