專利名稱：堆疊式半導體封裝件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體封裝件，更具體涉及一種具有相互堆疊的多個芯片的半導 體封裝件。
背景技術(shù)：
如今，已經(jīng)發(fā)展出能夠儲存并處理大量數(shù)據(jù)的半導體芯片以及具有這些半導體芯 片的半導體封裝件。最近，有人提出了一種堆疊式半導體封裝件，其中堆疊至少兩個半導體芯片以提 高數(shù)據(jù)儲存容量及/或數(shù)據(jù)處理速度。為了實現(xiàn)堆疊式半導體封裝件，用以堆疊半導體芯片的堆疊技術(shù)以及用以利用填 充物質(zhì)來填充在堆疊式半導體芯片之間的空洞(voids)的填隙(gap-fill)技術(shù)是必需的。由于堆疊式半導體芯片之間的間隙(gap)漸漸變小，在半導體芯片之間利用填隙 物質(zhì)來完全填充這些空洞變得越來越難。正因如此，空洞可能會存留或形成于堆疊式半導 體芯片之間。半導體芯片之間形成的空洞會導致各種缺陷，這些缺陷可以通過在進行堆疊 式半導體封裝件的各種可靠的測試來檢測，且/或這些缺陷也會無意地在堆疊式半導體封 裝的操作過程中遇到。

發(fā)明內(nèi)容
本發(fā)明的實施方案涉及一種半導體封裝件，該半導體封裝件適合用以避免在堆疊 式半導體芯片間的空洞產(chǎn)生或至少可以使其發(fā)生率最小化。在本發(fā)明的一方面，半導體封裝件包括半導體芯片以及多個穿通電極(through electrodes)，所述半導體芯片具有焊盤(bonding pads)和凸出部(pro jection)，焊盤形 成在半導體芯片的第一表面，凸出部從半導體芯片的第二表面的一部分而凸出；穿通電極 穿過第一表面及第二表面上的凸出部。凸出部從底部來看呈長方形并設(shè)置于第二表面的中部，而且凸出部與半導體芯片 彼此形成為一體，即一體化地形成。凸出部從底部來看呈矩陣型圖案并設(shè)置在第二表面的中部，而且凸出部與半導體 芯片形成為一體。半導體封裝件還包括設(shè)置于凸出部上的增強層。穿通電極穿過增強層，增強層包含非導電性粘合劑(NCA)、非導電性膜(NCF) 、以 及非導電聚合物(NCP)中的任一種。增強層包含各向異性導電膜(ACF)。
半導體封裝件還可包括至少一個導引部，導引部從半導體芯片的第二表面凸出， 從而與半導體芯片的短邊和長邊中之一平行。凸出部優(yōu)選占據(jù)第二表面整個面積的約5 25%。至少兩個穿通電極穿過半導體芯片并與凸出部相對應。半導體封裝件還可包括凸塊(bumps)和/或襯墊(pads)中的任意之一，凸塊和/ 或襯墊置于與凸出部相對應的穿通電極的末端。凸塊與襯墊優(yōu)選由選自釬料、金、銅與鋁中的任意一種形成。
堆疊至少兩個半導體芯片，而且堆疊的各半導體芯片的第一表面與第二表面彼此 面對放置。半導體封裝件還包括涂層，涂層設(shè)置于第一表面以及第二表面上，并具有親水性 物質(zhì)與親脂性物質(zhì)中的任意一種。半導體封裝件還包括填隙物(gap-fill member)，填隙物設(shè)置于堆疊式半導體芯 片之間，并且具有對應于涂層的親水性物質(zhì)與親脂性物質(zhì)中的任意一種。在本發(fā)明的另一方面，半導體封裝件包括半導體芯片以及穿通電極，半導體芯片 具有第一表面和第二表面，第一表面上設(shè)有焊盤，第二表面有平坦部和凹部。半導體芯片具 有第一厚度和第二厚度，第一厚度為從第一表面到平坦部所測量的厚度，第二厚度為從凹 部到第一表面所測量的厚度，其中第二厚度小于第一厚度；穿通電極穿過第一表面和平坦 部。半導體封裝件還可以包括設(shè)于平坦部上的增強層。半導體封裝件還可包括至少一個導引部，導引部從半導體芯片的第二表面凸出并 與半導體芯片的短邊和長邊中之一平行。堆疊至少兩個芯片，而且堆疊的各半導體芯片的第一表面與第二表面彼此面對布置。半導體封裝件還可包括涂層，涂層設(shè)置于第一表面以及第二表面上，并具有親水 性物質(zhì)與親脂性物質(zhì)中的任意一種。半導體封裝件還可包括填隙物，填隙物設(shè)置于堆疊式半導體芯片之間，并具有對 應于涂層的親水性物質(zhì)與親脂性物質(zhì)中的任意一種。


圖1為根據(jù)本發(fā)明第一實施方案的半導體封裝件的底部示意圖；圖2為沿圖1中的Ι-Γ線截取的剖面圖；圖3為圖2所示半導體芯片的第二表面上所形成的導引部的底部示意圖；圖4為圖2所示的凸出部的一個變化方案的底部示意圖；圖5為根據(jù)本發(fā)明第二實施方案的半導體封裝件的剖面圖；以及圖6為根據(jù)本發(fā)明第三實施方案的半導體封裝件的的剖面圖。
具體實施例方式應該理解，本文中附圖并非必需按比例繪制，為了更加清楚描述本發(fā)明的特征，在 一些情況下一些部分被放大。圖1為本發(fā)明第一實施方案的半導體封裝件的底部示意圖。圖2為沿著圖1中所示的I-I'線截取的剖面圖。請參閱圖1及圖2，半導體封裝件400包括半導體芯片100以及多個穿通電極200。 此外，半導體封裝件400還可包括增強層300。例如，半導體芯片100為具有長邊LS以及短邊SS的矩型六面體。矩型六面體的 半導體芯片100具有彼此遠離面對(背向)的第一表面110及第二表面120。 半導體芯片100包括電路部(circuit section) 130、焊盤140和凸出部150。電路部130設(shè)于半導體芯片100中。電路部130具有用以處理數(shù)據(jù)的數(shù)據(jù)處理單 元(未顯示)以及用以儲存數(shù)據(jù)的數(shù)據(jù)儲存單元(未顯示)。焊盤140設(shè)于半導體芯片100的第一表面110上。各焊盤140與電路部130電連接。凸出部150形成于半導體芯片100的第二表面120上。凸出部150從第二表面 120的一部分中凸出至預定厚度。在本實施方案中，凸出部150可具有不同的數(shù)量和不同的形狀。當從底部觀察時，凸出部150可具有矩形形狀。凸出部150可設(shè)于半導體芯片100 的第二表面120的中部，以沿著平行于長邊LS或短邊SS的方向延伸。例如，在本實施方案 中，凸出部150設(shè)于第二表面120的中部，從而沿著基本平行于長邊LS的方向延伸。而且， 至少兩個凸出部150可彼此平行地設(shè)置(如圖所示)或可彼此交叉地設(shè)置。在本實施方案 中，凸出部150與半導體芯片100形成為一體。在本實施方案中，凸出部150占據(jù)半導體芯片100的第二表面120約5 25%的 表面積。如果凸出部150占據(jù)第二表面120的表面積低于5%，則在堆疊半導體芯片100 時，半導體芯片100易于沿著一邊或其他邊傾斜。而且，如果凸出部150占據(jù)第二表面120 的表面積高于25%，則電路部130的面積會減少。圖3為圖2所示的半導體芯片100的第二表面120上所形成的導引部的底部示意圖。請參閱圖3，將一個或多個導引部160設(shè)置于半導體芯片100的第二表面120上。 導引部160從第二表面120向外凸出預定厚度。在本實施方案中，至少兩個導引部160平 行地沿短邊SS設(shè)置。例如，導引部160的厚度小于凸出部150的厚度。導引部160允許液相隙填物沿著平行于短邊SS的方向流動，因此可避免空洞產(chǎn)生 或至少可以使得空洞的發(fā)生率最小化。雖然本實施方案中所描述的導引部160沿著平行于半導體芯片100的短邊SS的 方向設(shè)置，但是也可以設(shè)想，導引部160可以沿著平行于半導體芯片100的長邊LS的方向 設(shè)置。不同于此，導引部160當然也可以形成為相對于長邊LS而傾斜。圖4為圖2所示的凸出部的一個變化方案的底部示意圖。請參閱圖4，至少兩個凸出部150設(shè)置于半導體芯片100的第二表面120上。凸出 部150設(shè)置于第二表面120上以限定對稱式矩陣圖案。在本實施方案中，凸出部150設(shè)置 于半導體芯片100的第二表面120上以限定3x3的矩陣圖案。請再參閱圖2，穿通電極200穿過半導體芯片100的第一表面110和第二表面120。 在本實施方案中，穿通電極200可以穿過并與設(shè)置于半導體芯片100的第一表面110上的 焊盤140電連接。不同于上述，也應該理解，穿通電極200與焊盤140可以彼此以預定的距離分隔，并通過重分配線(redistribution lines)(未顯示)彼此相互電連接。穿通電極200的末端對應于半導體芯片100的凸出部150，并且可以從凸出部150
凸出預定的厚度。 增強層300設(shè)于半導體芯片100的凸出部150上。在本實施方案中，增強層300 可包含例如非導電性粘合劑(NCA)、非導電性膜(NCF)、以及非導電聚合物(NCP)中的任意一種。當增強層300包含NCA、NCF及NCP中的任意一種時，利用開口限定對應于穿通電 極200的增強層300的部分，而且穿通電極200置于開口中。在本實施方案中，穿通電極 200的末端優(yōu)選與增強層300齊平。不同于此，穿通電極200的末端也可與凸出部150的表 面齊平，凸塊優(yōu)選由釬料或金形成，并且可以置于增強層300的開口中。另外，有別于上述， 也可以想象，穿通電極200的末端可與凸出部150的表面齊平，而且可以將電連接穿通電極 200的連接襯墊置于增強層300的開口中。同時，當增強層300包含各向異性導電膜(ACF)時，增強層300不具有開口，而且 對應于凸出部150的穿通電極200的末端與凸出部150的表面彼此齊平。請再參閱圖2，涂層170可分別形成在半導體芯片100的第一表面110和第二表面 120上。例如，涂層170可包含親水性物質(zhì)與親脂性物質(zhì)中的任意一種。在包含親水性物質(zhì)的液相填隙物設(shè)于第二表面120上的情況下，具有親水性物質(zhì) 的涂層170設(shè)于第二表面120上。不同于上述，也可以設(shè)想，當具有親脂性物質(zhì)的液相填隙 物設(shè)于第二表面120上時，具有親脂性物質(zhì)的涂層170設(shè)于第二表面120上。圖5為根據(jù)本發(fā)明第二實施方案的半導體封裝件的剖面圖。請參閱圖5，半導體封裝件400包括至少兩個半導體芯片100、穿過半導體芯片100 的穿通電極200、基板350、填隙物360以及成型部(moldingmember) 370。在本實施方案中，至少兩個半導體芯片100相互堆疊。各半導體芯片100均有第 一表面110及第二表面120，并且第一表面110背向第二表面120。焊盤形成于各半導體芯 片100的第一表面110上，凸出部150形成于各半導體芯片100的第二表面120上以從第 二表面120上凸出。在本實施方案中，半導體芯片100設(shè)置為使得下部半導體芯片100的 第一表面110和上部導體芯片100的第二表面120相互面對。半導體芯片100具有穿通電極200。半導體芯片100的穿通電極200設(shè)于凸出部 150上的相應位置處，并且彼此電連接。堆疊的半導體芯片100通過構(gòu)成增強層300的介質(zhì)而彼此連結(jié)在一起。增強層 300包含非導電性粘合劑(NCA)、非導電性膜(NCF)、及非導電聚合物(NCP)中的任意一種。 當增強層300包含NCA、NCF及NCP中的任意一種時，穿通電極200從凸出部150凸出至增 強層300中，直至一定的厚度，而且增強層300具有露出穿通電極200的開口?；?50 包含連接襯墊(connection pads) 352、焊盤焊接區(qū)(ball lands) 354、及 連接兀件(connection elements) 356。連接襯墊352形成于基板350的上表面上。連接襯墊352設(shè)于與半導體芯片100 的穿通電極200相對應的位置上。連接襯墊352與穿通電極200彼此電連接。焊盤焊接區(qū)354置于與上表面背向的基板350的下表面上。焊盤焊接區(qū)354通過 導電通道等與連接襯墊352電連接。
連接元件356設(shè)于焊盤焊接區(qū)354上。連接元件356可包含導電球體，例如釬料 球。填隙物360填充在由下部半導體芯片100的第一表面110與上部半導體芯片100 的第二表面120之間限定的間隙中，以及填充在由下部半導體芯片100的第二表面120與 基板350之間限定的間隙中。在本實施方案中，由于凸出部150形成于半導體芯片100的 第二表面120上，所以在下部及上部半導體芯片100之間產(chǎn)生相對大的間隙。因此，填隙物 360可填充半導體芯片100之間的間隙同時避免或至少最小化空洞的產(chǎn)生。成型部370覆蓋基板350和半導體芯片100。可用來形成成型部370的物質(zhì)包括 環(huán)氧樹脂。圖6是本發(fā)明第三實施方案的半導體封裝件的剖面圖。請參閱圖6，半導體封裝件800包括半導體芯片500及穿通電極600。半導體封裝件800還可包括增強層700。例如，半導體芯片500具有包括長邊以及短邊的矩型六面體。矩型六面體的半導 體芯片500具有彼此背向的第一表面510及第二表面520。半導體芯片500的第一表面510呈平坦狀，半導體芯片500的第二表面520有平 坦部522及凹部524。半導體芯片500具有第一厚度Tl及第二厚度T2 ；第一厚度Tl為第 一表面510與平坦部522之間的厚度，而第二厚度T2為第一表面510與凹部524之間的厚
度。第二厚度T2小于第一厚度Tl。在本實施方案中，凹部524經(jīng)由例如蝕刻工藝所形成。由于蝕刻工藝，平坦部522 從凹部524凸出。在本實施方案中，平坦部522可設(shè)于第二表面520的中部?；蛘?，可將多 個平坦部以矩陣圖案的形式設(shè)于第二表面520上。穿通電極600穿過第一表面510及平坦部522。對應平坦部522的穿通電極600 的末端可以從平坦部522凸出預定的厚度。有別于上述，對應平坦部522的穿通電極600 的末端可與平坦部522齊平，并且凸塊或連接襯墊可設(shè)于穿通電極600的末端上。增強層 700可依附于平坦部522上。增強層700可包括露出穿通電極600的開口上?？稍诎雽w芯片500的凹部524上形成包含親水性物質(zhì)與親脂性物質(zhì)中的任意一 種的涂層530。如圖6所示，至少兩個半導體芯片500彼此堆疊在一起。在此情況下，相鄰半導體 芯片500以使得它們的第一表面510和第二表面520相互面對的方式來設(shè)置。半導體封裝件800可與基板350電連接，填隙物360可設(shè)于半導體芯片500之間， 如圖5所示。如上所述，本發(fā)明的優(yōu)點在于可以在半導體芯片之間的間隙中形成填隙物，同時 避免在間隙中產(chǎn)生空洞，而不增加半導體封裝件的體積。雖出于說明性目的而描述了本發(fā)明的特定實施方案，但是對本領(lǐng)域技術(shù)人員而言 可以理解，可以做出各種修改、添加和替換而不偏離由所附權(quán)利要求限定的本發(fā)明的范圍 和精神。
權(quán)利要求
一種半導體封裝件，包括包括焊盤和凸出部的半導體芯片，其中所述焊盤形成在所述半導體芯片的第一表面上，所述凸出部從所述半導體芯片的第二表面的一部分上凸出，并且所述第二表面背向第一表面；和穿通電極，其穿過所述第一表面和所述第二表面上的所述凸出部。
2.根據(jù)權(quán)利要求1所述的半導體封裝件，其中所述凸出部設(shè)置在所述第二表面的中部 并具有矩形形狀，并且所述凸出部與所述半導體芯片彼此形成為一體。
3.根據(jù)權(quán)利要求1所述的半導體封裝件，其中所述凸出部以矩陣圖案設(shè)置在所述第二 表面上，并且所述凸出部與所述半導體芯片彼此形成為一體。
4.根據(jù)權(quán)利要求1所述的半導體封裝件，還包括設(shè)置在所述凸出部上的增強層。
5.根據(jù)權(quán)利要求4所述的半導體封裝件，其中所述穿通電極穿過所述增強層，所述增 強層包含非導電性粘合劑(NCA)、非導電性膜(NCF)、以及非導電聚合物(NCP)中的任意一 種。
6.根據(jù)權(quán)利要求4所述的半導體封裝件，其中所述增強層包含各向異性導電膜(ACF)。
7.根據(jù)權(quán)利要求1所述的半導體封裝件，還包括導引部，所述導引部從所述半導體芯 片的第二表面凸出并與所述半導體芯片的短邊或長邊平行。
8.根據(jù)權(quán)利要求1所述的半導體封裝件，其中所述凸出部占據(jù)所述第二表面的整個面 積的約5 25%。
9.根據(jù)權(quán)利要求1所述的半導體封裝件，其中至少兩個穿通電極穿過所述半導體芯片 并與所述凸出部相對應。
10.根據(jù)權(quán)利要求1所述的半導體封裝件，還包括凸塊與襯墊，所述凸塊與襯墊設(shè)置在 與所述凸出部相對應的所述穿通電極的末端上。
11.根據(jù)權(quán)利要求10所述的半導體封裝件，其中所述凸塊與所述襯墊由選自釬料、金、 銅與鋁中的任意一種所形成。
12.根據(jù)權(quán)利要求1所述的半導體封裝件，其中至少兩個半導體芯片堆疊在一起，使得 第一半導體芯片的第一表面與第二半導體芯片的第二表面彼此面對而設(shè)置。
13.根據(jù)權(quán)利要求1所述的半導體封裝件，還包括涂層，所述涂層設(shè)置在第一半導體芯 片的第一表面與第二半導體芯片的第二表面之間，并且所述涂層包含親水性物質(zhì)與親脂性 物質(zhì)中的任意一種。
14.根據(jù)權(quán)利要求13所述的半導體封裝件，還包括置于所述堆疊的半導體芯片之間的 填隙物，并且所述填隙物包含親水性物質(zhì)與親脂性物質(zhì)中的任意一種。
15.一種半導體封裝件，包括具有第一表面和第二表面的半導體芯片，所述第一表面上設(shè)有焊盤，所述第二表面上 設(shè)有平坦部和凹部，其中所述半導體芯片具有第一厚度和第二厚度，所述第一厚度為從所 述第一表面至所述平坦部測量時的厚度，所述第二厚度為從所述第一表面至所述凹部測量 時的厚度，所述第二厚度小于所述第一厚度；以及穿通電極，其穿過所述第一表面和所述平坦部。
16.根據(jù)權(quán)利要求15所述的半導體封裝件，還包括設(shè)于所述平坦部上的增強層。
17.根據(jù)權(quán)利要求16所述的半導體封裝件，還包括導引部，所述導引部從所述半導體芯片的第二表面的所述凹部凸出并與所述半導體芯片的短邊和長邊中之一平行。
18.根據(jù)權(quán)利要求16所述的半導體封裝件，其中至少兩個半導體芯片堆疊在一起，使 得第一半導體芯片的第一表面與第二半導體芯片的第二表面彼此面對而設(shè)置。
19.根據(jù)權(quán)利要求16所述的半導體封裝件，還包括涂層，所述涂層設(shè)置在第一半導體 芯片的第一表面與第二半導體芯片的第二表面之間，并且所述涂層包含親水性物質(zhì)和親脂 性物質(zhì)中的任意一種。
20.根據(jù)權(quán)利要求19所述的半導體封裝件，還包括置于所述堆疊式半導體芯片之間的 填隙物，所述填隙物包含親水性物質(zhì)與親脂性物質(zhì)中的任意一種。
全文摘要
一種堆疊式半導體封裝件，所述堆疊式半導體封裝件包含多個半導體芯片以及多個穿通電極。每個半導體芯片具有焊盤及凸出部，所述焊盤形成在所述半導體芯片的第一表面，所述凸出部從所述半導體芯片的一部分第二表面凸出。所述半導體芯片的第一表面背向第二表面。所述穿通電極穿過第一表面及第二表面上的凸出部。
文檔編號H01L23/52GK101859745SQ200910161160
公開日2010年10月13日 申請日期2009年8月6日 優(yōu)先權(quán)日2009年4月10日
發(fā)明者孫晧榮, 金鐘薰 申請人:海力士半導體有限公司