專利名稱：雙向晶閘管以及靜電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路靜電保護(hù)電路設(shè)計(jì)領(lǐng)域，尤其涉及一種用于靜電保護(hù)電路的 超低壓雙向晶閘管。
背景技術(shù)：
可控硅整流器件(Silicon-Controlled Rectifier, SCR)又被稱為晶閘管，其特點(diǎn) 在于，晶閘管的陰極與陽極之間在正常情況下并不能導(dǎo)通，而需要在控制極上加入正向觸 發(fā)脈沖，一旦晶間管導(dǎo)通形成穩(wěn)定電流后，即使撤除控制極上的外置電壓也能夠持續(xù)導(dǎo)通， 直至陰極與陽極之間的電流小于維持導(dǎo)通的最小電流(稱為維持電流)，晶閘管才會自行 關(guān)斷。在集成電路CMOS技術(shù)中，晶閘管被經(jīng)常使用于靜電保護(hù)電路(ESD)，為了滿足靜 電釋放的需求，所述晶閘管的觸發(fā)電壓應(yīng)當(dāng)盡可能的小，因此超低壓雙向晶閘管(UBSCR) 應(yīng)運(yùn)而生，該器件可以在極低的觸發(fā)電壓下工作，并且具有高抗靜電壓的能力。如圖1所示，為一種典型的ESD靜電保護(hù)電路的電路原理圖，待保護(hù)器件4通過靜 電釋放端3釋放自身靜電電荷，第一晶閘管1以及第二晶閘管2可以采用相同規(guī)格的雙向 晶閘管，其中第一晶閘管1的陽極與高位電源線Vdd連接，陰極與靜電釋放端3連接；第二 晶閘管2的陽極與靜電釋放端3連接，而陰極與低位電源線Vss連接。因此無論靜電釋放 端3上的電勢位如何，均可以經(jīng)由兩個(gè)晶閘管向高位電源線Vdd或者低位電源線Vss釋放 靜電電荷。所述第一晶閘管1以及第二晶閘管2中，陽極、陰極僅僅表示晶閘管的輸入輸出電 極，而并不限定晶閘管中的電流流向。此外在電路正常工作時(shí)一般將低位電源線Vss接地， 以便固定電勢位。再如圖1所示，根據(jù)靜電釋放時(shí)，不同電勢位的靜電釋放端3向高位電源線Vdd以 及低位電源線Vss的電流流向不同，所述雙向晶閘管可以定義出四種工作模式，其中第一 晶閘管1工作于ND或者PD模式，而第二晶閘管2工作于PS或者NS模式。圖2提供了一種現(xiàn)有的晶閘管的剖面結(jié)構(gòu)，包括P型襯底100 ；位于P型襯底100內(nèi)且相鄰的N阱101以及P阱102 ；位于N阱101 表面的第一 N+型注入?yún)^(qū)201、第一 P+型注入?yún)^(qū)202 ；位于P阱102表面的第二 N+型注入?yún)^(qū) 204、第二 P+型注入?yún)^(qū)205 ；橫跨于N阱101以及P阱102表面的N+型連接區(qū)203 ；上述各 注入?yún)^(qū)以及連接區(qū)之間通過淺溝槽隔離(STI)700絕緣隔離。其中第一 N+型注入?yún)^(qū)201與 第一 P+型注入?yún)^(qū)202相連接作為晶閘管的陽極；第二 N+型注入?yún)^(qū)204作為晶閘管的陰極； 而第二 P+型注入?yún)^(qū)205接地。當(dāng)應(yīng)用于圖1所示ESD保護(hù)電路時(shí)，可以將第二 P型注入?yún)^(qū) 205與低位電壓源Vss連接。圖3為上述晶閘管的等效電路圖，結(jié)合圖3以及圖2所示，N阱101、P阱102以及 第二 N+型注入?yún)^(qū)204構(gòu)成NPN型三極管T2，其中根據(jù)注入濃度的差異可知，P阱102與第 二 N+型注入?yún)^(qū)204構(gòu)成的PN結(jié)為發(fā)射極；同理第一 P+型注入?yún)^(qū)202、N阱101以及P阱102構(gòu)成PNP型三極管Tl，其中根據(jù)注入濃度差異可推斷，第一 P+型注入?yún)^(qū)202與N阱101 構(gòu)成的PN界面為發(fā)射極。由于相鄰的同摻雜類型的區(qū)域之間可以視為電連接，因此所述晶 閘管的等效電路連接如下NPN型三極管T2的發(fā)射極連接晶閘管的陰極，基極連接PNP型 三極管Tl的集電極；而集電極經(jīng)由N阱101的等效電阻Rnwell連接晶閘管的陽極；同時(shí)PNP 型三極管Tl的基極連接NPN型三極管T2的集電極，發(fā)射極連接晶閘管的陽極，集電極經(jīng)由 P阱102的等效電阻Rpwell連接地。NPN型三極管T2與PNP型三極管Tl構(gòu)成了典型的晶閘 管結(jié)構(gòu)。在陽極與陰極之間外加正向偏置電壓并超過觸發(fā)值，所述偏置電壓需在N阱以及 P阱間形成反向擊穿電流，從而才能夠在晶閘管中形成穩(wěn)定電流，而無需另行設(shè)置控制極。將圖3所示晶閘管應(yīng)用至圖1所示ESD靜電保護(hù)電路中，即第一晶閘管1以及第 二晶閘管2均采用圖3所示晶閘管電路，下面分別描述不同靜電測試情況下，晶閘管四種工 作模式的原理。由于Vss為接地，因此圖3中PNP型三極管Tl的集電極可以等效于通過電 阻Rpwell連接至低位電源線Vss。對于靜電測試而言，只有正負(fù)兩端，而這兩端也是ESD測試模式下整個(gè)電路的最 高和最低電勢位，對應(yīng)于晶閘管可以陽極高也可以陰極高。在PD模式下，將靜電釋放端3的電勢位接正向靜電脈沖，而高位電源線Vdd接零 電位，對于第一晶閘管1，由于陽極和陰極反向偏置，晶閘管不工作，而僅通過第二 N+型注 入?yún)^(qū)204、P阱102和N+型連接區(qū)203形成的寄生NPN型三極管導(dǎo)通放電，放電電流極小。在ND模式下，將靜電釋放端3的電勢位接負(fù)向靜電脈沖，而高位電源線Vdd接零 電位，對于第一晶間管1，陽極和陰極正向偏置，構(gòu)成晶間管導(dǎo)通放電機(jī)制，具有極大的放電 電流。在PS模式下，將靜電釋放端3的電勢位接正向靜電脈沖，而低位電源線Vss接零 電位，對于第二晶閘管2，陽極和陰極正向偏置，構(gòu)成晶閘管導(dǎo)通放電，具有極大的放電電流。在NS模式下，將靜電釋放端3的電勢位接負(fù)向靜電脈沖，而低位電源線Vss接零 電位，對于第二晶閘管2，由于陽極和陰極反向偏置，晶閘管不工作，但陰極與低位電源線 Vss相連接故等電勢，從而可以通過P阱102和N阱101所形成寄生的二極管正向?qū)ǚ?電，具有相對較大的放電電流。從上述工作原理可知，現(xiàn)有的晶閘管在不同靜電測試模式下，電流導(dǎo)通路徑存在 明顯的差異，使得ESD靜電保護(hù)電路中，不能總是使用效率最高的晶閘管導(dǎo)通機(jī)制進(jìn)行放 電，因此利用率低下。另一方面，現(xiàn)有的晶閘管觸發(fā)電壓較高，對于弱電勢差反應(yīng)不靈敏，使 得ESD靜電保護(hù)電路無法滿足精密電路釋放靜電的需求。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種雙向晶閘管，具有觸發(fā)電壓低，以及雙向?qū)ㄡ尫?靜電荷的能力，應(yīng)用至ESD靜電保護(hù)電路中，滿足精密電路釋放靜電的需求。本發(fā)明提供的一種雙向晶閘管，包括P型半導(dǎo)體襯底；形成于半導(dǎo)體襯底內(nèi)的第一 N阱、P阱以及第二 N阱；所述P阱分別與第一 N阱以 及第二 N阱相鄰；
形成于第一 N阱內(nèi)且相互隔離的第一 N+型注入?yún)^(qū)、第一 P+型注入?yún)^(qū)，形成于第二 N阱內(nèi)且相互隔離的第二 N+型注入?yún)^(qū)、第二 P+型注入?yún)^(qū)；所述第一 N+型注入?yún)^(qū)與第一 P+型注入?yún)^(qū)連接陽極，第二 N+型注入?yún)^(qū)與第二 P+ 型注入?yún)^(qū)連接陰極；形成于P阱上的NMOS晶體管，所述NMOS晶體管的源區(qū)、漏區(qū)形成于柵極兩側(cè)的P 阱內(nèi)，且分別與第一 N阱以及第二 N阱連接。作為可選方案，所述半導(dǎo)體襯底接地。作為可選方案，所述雙向晶閘管還包括形成于半導(dǎo)體襯底內(nèi)的P型連接阱，所述P 型連接阱內(nèi)形成有第三P+型注入?yún)^(qū)。將第三P+型注入?yún)^(qū)接地。作為可選方案，源區(qū)以及漏區(qū)還包括位于柵極側(cè)壁底部的LDD輕摻雜區(qū)以及位于 LDD輕摻雜區(qū)外側(cè)的HALO注入?yún)^(qū)。所述LDD輕摻雜區(qū)的摻雜類型為N型輕摻雜，HALO注入 區(qū)的摻雜類型為P型輕摻雜。向所述NMOS晶體管的柵極施加不超過閾值的電壓。作為可選方案，將NMOS晶體 管的柵極接地。本發(fā)明還提供了一種靜電保護(hù)電路，包括高位電源線、低位電源線以及靜電釋放 端；所述靜電釋放端分別通過晶閘管與高位電源線以及低位電源線連接，所述晶閘管為權(quán) 利要求1所述雙向晶閘管。與現(xiàn)有技術(shù)相比，本發(fā)明提供的晶閘管具有以下優(yōu)點(diǎn)具有雙向?qū)щ姷哪芰?，且觸 發(fā)電壓較低，應(yīng)用至靜電保護(hù)電路時(shí)，無論靜電釋放端處于何種電勢，均能夠向高位電源線 以及低位電源線釋放電荷，具有較強(qiáng)的靜電保護(hù)能力，滿足精密電路釋放靜電的需求。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其他目 的、特征和優(yōu)勢將更加清晰。附圖中與現(xiàn)有技術(shù)相同的部件使用了相同的附圖標(biāo)記。附圖 并未按比例繪制，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中為清楚起見，放大了層和區(qū)域的尺 寸。圖1為現(xiàn)有的ESD靜電保護(hù)電路的電路原理圖；圖2為現(xiàn)有的一種晶閘管的剖面結(jié)構(gòu)示意圖；圖3為現(xiàn)有的晶閘管的等效電路圖；圖4為本發(fā)明提供的一種雙向晶閘管剖面結(jié)構(gòu)示意圖；圖5為圖4中箭頭A所指區(qū)域的放大示意圖；圖6為本發(fā)明雙向晶閘管陽極與陰極正向偏置時(shí)的等效電路圖；圖7為本發(fā)明雙向晶閘管陽極與陰極反向偏置時(shí)的等效電路圖。
具體實(shí)施例方式現(xiàn)有的晶閘管由于不具備雙向?qū)ù箅娏鞯哪芰?，因此在靜電保護(hù)電路中，需要 釋放靜電的靜電保護(hù)端在不同的電勢位時(shí)，釋放靜電的能力也會有所不同，晶閘管只能形 成單向的通路。本發(fā)明提供具有雙向?qū)芰Φ木чl管，并進(jìn)一步降低其觸發(fā)電壓，從而能 夠顯著提高ESD靜電保護(hù)電路的釋放靜電的能力。5
結(jié)合說明書附圖對本發(fā)明的一個(gè)具體實(shí)施例做進(jìn)一步介紹。如圖4所示，本發(fā)明提供的一種雙向晶閘管具體實(shí)施例，包括P型半導(dǎo)體襯底400 ；形成于半導(dǎo)體襯底內(nèi)的第一 N阱401、P阱403以及第二 N阱 402 ；所述P阱403分別與第一 N阱401以及第二 N阱402相鄰；本實(shí)施例中，第一 N阱401以及第二 N阱402關(guān)于P阱403對稱設(shè)置，使得P阱 403與第一 N阱401以及第二 N阱402分別構(gòu)成PN結(jié)界面。形成于第一 N阱401內(nèi)且相互隔離的第一 N+型注入?yún)^(qū)501、第一 P+型注入?yún)^(qū)502， 形成于第二 N阱402內(nèi)且相互隔離的第二 N+型注入?yún)^(qū)601、第二 P+型注入?yún)^(qū)602 ；第一 N+ 型注入?yún)^(qū)501與第一 P+型注入?yún)^(qū)502連接陽極，第二 N+型注入?yún)^(qū)601與第二 P+型注入?yún)^(qū) 602連接陰極。本實(shí)施例中，第一 N+型注入?yún)^(qū)501、第一 P+型注入?yún)^(qū)502形成于第一 N阱401的 表面區(qū)域，兩者之間通過淺溝槽隔離700相隔離；第二 N+型注入?yún)^(qū)601、第二 P+型注入?yún)^(qū) 602形成于第二 N阱402的表面區(qū)域，兩者之間也通過淺溝槽隔離700相隔離。其中在同一 阱區(qū)內(nèi)各注入?yún)^(qū)的具體位置關(guān)系，并無特定要求。圖示僅為可選的一種排列方式，例如圖4 中，第一 N+型注入?yún)^(qū)501與第一 P+型注入?yún)^(qū)502的位置關(guān)系即可以調(diào)換，而并不會影響整 個(gè)晶閘管的工作機(jī)制，同樣第二 N+型注入?yún)^(qū)601與第二 P+型注入?yún)^(qū)602也可以調(diào)換位置。本發(fā)明提供的雙向晶閘管還包括形成于P阱403上的NMOS晶體管300，所述NMOS 晶體管300的源區(qū)301、漏區(qū)302形成于柵極303兩側(cè)的P阱403內(nèi)，且分別與第一 N阱401 以及第二 N阱402連接。為固定襯底電勢位，可將所述半導(dǎo)體襯底400接地。在本實(shí)施例中，所述雙向晶閘管還包括形成于半導(dǎo)體襯底400內(nèi)的P型連接阱 404，所述P型連接阱404的表面區(qū)域形成有第三P+型注入?yún)^(qū)701，將第三P+型注入?yún)^(qū)701 接地即可。所述NMOS晶體管的源區(qū)301、漏區(qū)302的摻雜類型均為N+型。源區(qū)301以及漏區(qū) 302還包括位于柵極303側(cè)壁底部的LDD輕摻雜區(qū)304以及位于LDD輕摻雜區(qū)304外側(cè)的 HALO注入?yún)^(qū)305 (如圖4中箭頭A所指區(qū)域，圖5為該區(qū)域的放大示意圖)。所述HALO注 入?yún)^(qū)305的摻雜類型為P型輕摻雜。為在晶閘管工作時(shí)，隔絕源區(qū)301以及漏區(qū)302，避免兩者之間產(chǎn)生導(dǎo)電溝道，需 要將NMOS晶體管300的柵極303施加不超過閾值的電壓。作為可選方案，本實(shí)施例中將柵 極300接地。本發(fā)明提供的雙向晶閘管，陽極以及陰極在不同方向的偏置電壓下，工作時(shí)的等 效電路并不相同，下面結(jié)合上述雙向晶閘管的結(jié)構(gòu)，對其不同偏壓下的工作機(jī)制作進(jìn)一步 介紹。1、假設(shè)陽極接正，陰極接負(fù)，且陽極與襯底之間的電勢差逐漸施加至超出晶閘管 的觸發(fā)電壓。如圖4所示，同摻雜類型的區(qū)域在相鄰時(shí)，可視為電連接。故當(dāng)晶閘管未導(dǎo)通時(shí)， 陽極以及襯底上的電勢差，將被轉(zhuǎn)移至N+型源區(qū)301與P阱403之間。進(jìn)一步如圖5所示， 在源區(qū)301上的N-型LDD輕摻雜區(qū)304以及P-型HALO注入?yún)^(qū)305之間構(gòu)成了 PN結(jié)，P-型 HALO注入?yún)^(qū)305相當(dāng)于與P阱403電連接。相對于其它的PN結(jié)界面，N-型LDD輕摻雜區(qū)304以及P-型HALO注入?yún)^(qū)305所構(gòu)成的PN結(jié)，由于注入濃度最低，勢壘也最低，最易于被 反向擊穿，因此對于本發(fā)明晶閘管來說，陽極陰極正向偏置時(shí)，觸發(fā)電壓即N+型源區(qū)301上 的N-型LDD輕摻雜區(qū)304以及P-型HALO注入?yún)^(qū)305所構(gòu)成PN結(jié)的反向擊穿電壓。在本發(fā)明晶閘管中，NMOS晶體管300的作用，僅僅為提供N-型LDD輕摻雜區(qū)304 以及P-型HALO注入?yún)^(qū)305所構(gòu)成的PN結(jié)作為觸發(fā)PN結(jié)，因此并不希望該晶體管導(dǎo)通，所 以將其柵極303置于不超過閾值的電壓，以隔離源區(qū)301以及漏區(qū)302。采用晶體管提供上 述PN結(jié)結(jié)構(gòu)的益處在于，能夠利用柵極的自對準(zhǔn)作用，制作小尺寸的觸發(fā)PN結(jié)，以降低觸 發(fā)電壓，同時(shí)還能與現(xiàn)有的CMOS工藝相兼容。圖6為本發(fā)明雙向晶閘管，陽極與陰極正向偏置時(shí)的等效電路圖。結(jié)合圖4以及 圖6所示，定義第一 N阱401的內(nèi)阻為R1，第二 N阱402的內(nèi)阻為&，半導(dǎo)體襯底100的內(nèi) 阻為Rsub，而各注入?yún)^(qū)的內(nèi)阻忽略不計(jì)。當(dāng)晶閘管導(dǎo)通后，第一 N阱401、P阱403與N+型漏 區(qū)302構(gòu)成NPN三極管T2，其中P阱403與N+型漏區(qū)302構(gòu)成的PN界面為發(fā)射極，經(jīng)由第 二 N阱402、第二 N+型注入?yún)^(qū)601連接至陰極；第一 P+型注入?yún)^(qū)502、第一 N阱401以及P 阱403構(gòu)成PNP三極管Tl，其中第一 P+型注入?yún)^(qū)502與第一 N阱401構(gòu)成的PN界面為發(fā) 射極，并連接至陽極。其中，P阱既作為NPN三極管Tl的基極，同時(shí)也作為PNP三極管T2的 集電極，并經(jīng)由P型襯底100、P型連接阱404、第三P+型注入?yún)^(qū)701接地，而第一 N阱401 即作為NPN三極管Tl的集電極，同時(shí)也作為PNP三極管T2的基極，并經(jīng)由第一 N+型注入 區(qū)501連接至陽極。再如圖6，上述具體的等效電路如下NPN型三極管T2的發(fā)射極經(jīng)由第二 N阱402 的內(nèi)阻&連接晶閘管的陰極，基極連接PNP型三極管Tl的集電極，而集電極經(jīng)由第一 N阱 401的內(nèi)阻R1連接晶閘管的陽極；同時(shí)PNP型三極管Tl的基極連接NPN型三極管T2的集 電極，發(fā)射極連接晶閘管的陽極，集電極經(jīng)由襯底的內(nèi)阻Rsub連接地。根據(jù)上述等效電路，NPN型三極管T2與PNP型三極管Tl的連接，構(gòu)成了典型的晶 閘管結(jié)構(gòu)，本發(fā)明所述雙向晶閘管在陽極與陰極正向偏置時(shí)能夠正常導(dǎo)通。2、假設(shè)陽極接負(fù)，陰極接正，反向偏置，且陰極與襯底兩者之間的電勢差逐漸施加 至超出晶閘管的觸發(fā)電壓。再如圖4所示，當(dāng)晶閘管未導(dǎo)通時(shí)，陰極以及襯底上的電勢差，將被轉(zhuǎn)移至N+型漏 區(qū)302與P阱403之間。進(jìn)一步如圖5所示，在漏區(qū)302上的N-型LDD輕摻雜區(qū)304以及 P-型HALO注入?yún)^(qū)305之間也構(gòu)成了 PN結(jié)，P-型HALO注入?yún)^(qū)305相當(dāng)于與P阱403電連 接。相對于其它的PN界面，N-型LDD輕摻雜區(qū)304以及P-型HALO注入?yún)^(qū)305所構(gòu)成的 PN結(jié)，由于注入濃度最低，勢壘也最低，最易于被反向擊穿，因此對于本發(fā)明晶閘管來說，反 向偏置時(shí)的觸發(fā)電壓依然是N+型漏區(qū)302上的N-型LDD輕摻雜區(qū)304以及P-型HALO注 入?yún)^(qū)305所構(gòu)成PN結(jié)的反向擊穿電壓。圖7為本發(fā)明雙向晶閘管，陽極與陰極反向偏置時(shí)的等效電路圖。結(jié)合圖4以及 圖7所示，同樣定義第一 N阱401的內(nèi)阻為R1，第二 N阱402的內(nèi)阻為R2,半導(dǎo)體襯底100 的內(nèi)阻為Rsub，而各注入?yún)^(qū)的內(nèi)阻忽略不計(jì)。當(dāng)晶閘管導(dǎo)通后，第二 N阱402、P阱403與N+ 型源區(qū)301構(gòu)成NPN三極管T4，其中P阱403與N+型源區(qū)301構(gòu)成的PN界面為發(fā)射極， 經(jīng)由第一 N阱401、第一 N+型注入?yún)^(qū)501連接至陽極；第二 P+型注入?yún)^(qū)602、第二 N阱402 以及P阱403構(gòu)成PNP三極管T3，其中第二 P+型注入?yún)^(qū)602與第二 N阱402構(gòu)成的PN界7面為發(fā)射極，并連接至陰極。其中，P阱既作為NPN三極管T4的基極，同時(shí)也作為PNP三極 管T3的集電極，并經(jīng)由P型襯底100、P型連接阱404、第三P+型注入?yún)^(qū)701接地，而第二 N阱402即作為NPN三極管T4的集電極，同時(shí)也作為PNP三極管T3的基極，并經(jīng)由第二 N+ 型注入?yún)^(qū)601連接至陰極。再如圖7，上述具體的等效電路如下NPN型三極管T4的發(fā)射極經(jīng)由第一 N阱401 的內(nèi)阻R1連接晶閘管的陽極，基極連接PNP型三極管T3的集電極，而集電極經(jīng)由第二 N阱 402的內(nèi)阻&連接晶閘管的陰極；同時(shí)PNP型三極管T3的基極連接NPN型三極管T4的集 電極，發(fā)射極連接晶閘管的陰極，集電極經(jīng)由襯底的內(nèi)阻Rsub連接地。根據(jù)上述等效電路，NPN型三極管T4與PNP型三極管T3的連接，也構(gòu)成了典型的 晶閘管結(jié)構(gòu)，本發(fā)明所述雙向晶閘管在陽極與陰極反向偏置時(shí)依然能夠正常導(dǎo)通。綜上兩種偏置電壓方向，本發(fā)明所述的雙向晶閘管等效電路并不相同，但均能夠 構(gòu)成典型的晶閘管電路，從而實(shí)現(xiàn)雙向?qū)?；進(jìn)一步的通過NMOS晶體管中源漏區(qū)上LDD輕 摻雜區(qū)與其外側(cè)的HALO注入?yún)^(qū)所構(gòu)成的小尺寸PN結(jié)作為觸發(fā)PN結(jié)，能夠降低晶閘管導(dǎo)通 觸發(fā)電壓。將上述晶閘管應(yīng)用至圖1所示ESD靜電保護(hù)電路中，即圖1中第一晶閘管1以及 第二晶閘管2均采用圖4所示雙向晶閘管，下面分別描述不同靜電測試情況下，晶閘管四種 測試模式的工作原理。由于Vss為接地，因此可將圖4中NMOS晶體管300的柵極303以及 第三P+型注入?yún)^(qū)701均連接至Vss。所述四種測試模式的定義與背景技術(shù)中提及的現(xiàn)有測 試模式相同。在PD模式下，靜電釋放端3的電勢位接正向靜電脈沖，而高位電源線Vdd接零電 位，對于第一晶間管1，由于陽極和陰極反向偏置，等效電路如圖7所示，構(gòu)成晶間管導(dǎo)通機(jī) 制，通過很大電流釋放靜電電荷。在ND模式下，靜電釋放端3的電勢位接負(fù)向靜電脈沖，而高位電源線Vdd接零電 位，對于第一晶閘管1，陽極和陰極正向偏置，等效電路均如圖6所示，構(gòu)成晶閘管導(dǎo)通機(jī) 制，通過很大電流釋放靜電電荷。在PS模式下，靜電釋放端3的電勢位接正向靜電脈沖，而低位電源線Vss接零電 位，對于第二晶閘管2，陽極和陰極正向偏置，等效電路均如圖6所示，構(gòu)成晶閘管導(dǎo)通機(jī) 制，通過很大電流釋放靜電電荷。在NS模式下，靜電釋放端3的電勢位接負(fù)向靜電脈沖，而低位電源線Vss接零電 位，對于第二晶閘管2，由于陽極和陰極反向偏置，等效電路如圖7所示(其中陰極與Vss相 連)。陰極與低位電源線Vss相連接故等電勢，當(dāng)靜電脈沖電壓較低電流較小時(shí)，可以通過 P襯底400和N阱401所形成寄生的二極管正向?qū)ǚ烹?；?dāng)靜電脈沖電壓較高電流較大 時(shí)，可以觸發(fā)晶閘管導(dǎo)通機(jī)制，通過很大電流釋放靜電電荷。從上述三種放電測試情況可知，與現(xiàn)有的ESD靜電保護(hù)電路相比較，應(yīng)用了本發(fā) 明雙向晶閘管的靜電保護(hù)電路，其第一晶閘管1以及第二晶閘管2總是處于大電流釋放電 荷的工作狀態(tài)，因此具有更強(qiáng)的釋放靜電電荷的能力，另一方面由于觸發(fā)電壓較低，對于弱 電也更為敏感，因而可以滿足精密電路的靜電保護(hù)需求。本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種雙向晶閘管，其特征在于，包括P型半導(dǎo)體襯底；形成于半導(dǎo)體襯底內(nèi)的第一 N阱、P阱以及第二 N阱；所述P阱分別與第一 N阱以及第 二 N阱相鄰；形成于第一 N阱內(nèi)且相互隔離的第一 N+型注入?yún)^(qū)、第一 P+型注入?yún)^(qū)，形成于第二 N阱 內(nèi)且相互隔離的第二 N+型注入?yún)^(qū)、第二 P+型注入?yún)^(qū)；所述第一 N+型注入?yún)^(qū)與第一 P+型注入?yún)^(qū)連接陽極，第二 N+型注入?yún)^(qū)與第二 P+型注 入?yún)^(qū)連接陰極；形成于P阱上的NMOS晶體管，所述NMOS晶體管的源區(qū)、漏區(qū)形成于柵極兩側(cè)的P阱內(nèi)， 且分別與第一 N阱以及第二 N阱連接。
2.如權(quán)利要求1所述的雙向晶閘管，其特征在于，所述半導(dǎo)體襯底接地。
3.如權(quán)利要求1所述的雙向晶閘管，其特征在于，還包括形成于半導(dǎo)體襯底內(nèi)的P型連 接阱，所述P型連接阱內(nèi)形成有第三P+型注入?yún)^(qū)。
4.如權(quán)利要求3所述的雙向晶閘管，其特征在于，將第三P+型注入?yún)^(qū)接地。
5.如權(quán)利要求1所述的雙向晶閘管，其特征在于，所述源區(qū)以及漏區(qū)還包括位于柵極 側(cè)壁底部的LDD輕摻雜區(qū)以及位于LDD輕摻雜區(qū)外側(cè)的HALO注入?yún)^(qū)。
6.如權(quán)利要求5所述的雙向晶閘管，其特征在于，所述LDD輕摻雜區(qū)的摻雜類型為N型 輕摻雜。
7.如權(quán)利要求6所述的雙向晶閘管，其特征在于，所述HALO注入?yún)^(qū)的摻雜類型為P型 輕摻雜。
8.如權(quán)利要求1所述的雙向晶閘管，其特征在于，向所述NMOS晶體管的柵極施加不超 過閾值的電壓。
9.如權(quán)利要求8所述的雙向晶閘管，其特征在于，將NMOS晶體管的柵極接地。
10.一種靜電保護(hù)電路，其特征在于，包括高位電源線、低位電源線以及靜電釋放端； 所述靜電釋放端分別通過晶閘管與高位電源線以及低位電源線連接，其中晶閘管為權(quán)利要 求1所述雙向晶閘管。
全文摘要
本發(fā)明提供了雙向晶閘管以及靜電保護(hù)電路，其中雙向晶閘管包括P型半導(dǎo)體襯底；形成于半導(dǎo)體襯底內(nèi)的第一N阱、P阱以及第二N阱；所述P阱分別與第一N阱以及第二N阱相鄰；形成于第一N阱內(nèi)且相互隔離的第一N+型注入?yún)^(qū)、第一P+型注入?yún)^(qū)，形成于第二N阱內(nèi)且相互隔離的第二N+型注入?yún)^(qū)、第二P+型注入?yún)^(qū)；所述第一N+型注入?yún)^(qū)與第一P+型注入?yún)^(qū)連接陽極，第二N+型注入?yún)^(qū)與第二P+型注入?yún)^(qū)連接陰極；形成于P阱上的NMOS晶體管，所述NMOS晶體管的源區(qū)、漏區(qū)形成于柵極兩側(cè)的P阱內(nèi)，且分別與第一N阱以及第二N阱連接。本發(fā)明晶閘管具有雙向?qū)щ姷哪芰?，且觸發(fā)電壓較低，使得靜電保護(hù)電路具有較強(qiáng)的靜電保護(hù)能力。
文檔編號H01L29/747GK102054837SQ20091019835
公開日2011年5月11日 申請日期2009年11月5日 優(yōu)先權(quán)日2009年11月5日
發(fā)明者何軍, 單毅 申請人:上海宏力半導(dǎo)體制造有限公司