專(zhuān)利名稱(chēng)：：制造基于柵控橫向晶閘管的隨機(jī)存取存儲(chǔ)器(gltram)單元的方法
技術(shù)領(lǐng)域：
：本發(fā)明的實(shí)施例系大致關(guān)于半導(dǎo)體存儲(chǔ)器裝置。更具體來(lái)說(shuō)，本發(fā)明的實(shí)施例系關(guān)于基于柵控橫向晶閘管隨機(jī)存取存儲(chǔ)器(gatedlateralthyristor-basedrandomaccessmemory,簡(jiǎn)稱(chēng)GLTRAM)的存儲(chǔ)器單元結(jié)構(gòu)與實(shí)施此種GLTRAM存儲(chǔ)器單元的存儲(chǔ)器裝置及其制造方法。
背景技術(shù)：
：集成電路存儲(chǔ)器包含靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。許多SRAM單元結(jié)構(gòu)使用六個(gè)晶體管或八個(gè)晶體管之存儲(chǔ)器單元。使用在SRAM單元的許多實(shí)作中的此類(lèi)六個(gè)晶體管與八個(gè)晶體管之存儲(chǔ)器單元所相關(guān)的大布局(largelayout)面積已經(jīng)限制了高密度SRAM裝置的設(shè)計(jì)。由于這些缺點(diǎn)，因而企圖建立相較于習(xí)知存儲(chǔ)器單元是具有簡(jiǎn)單的布局與減少的布局面積之基于晶閘管存儲(chǔ)器單元。晶閘管是雙穩(wěn)態(tài)(bi-stable)、三端裝置，該晶閘管是由包含排列成PNPN組構(gòu)的P型陽(yáng)極區(qū)、N型基極區(qū)、耦接至柵控電極(gatedelectrode)的P型基極區(qū)、與N型陰極區(qū)的四層結(jié)構(gòu)所構(gòu)成。PN接面系形成在P型陽(yáng)極區(qū)與N型基極區(qū)之間、在N型基極區(qū)與P型基極區(qū)之間、及在P型基極區(qū)與N型陰極區(qū)之間。觸點(diǎn)系在P型陽(yáng)極區(qū)、N型陰極區(qū)、與P型基極區(qū)。F.Nemati和J.D.Plummer已經(jīng)揭露一種雙裝置基于晶閘管SRAM(T-RAM)單元，其包含存取晶體管與柵極輔助(gate-assisted)的垂直P(pán)NPN晶閘管，其中，垂直晶閘管是操作在柵極增強(qiáng)切換模式(gate-enhancedswitchingmode)中。詳見(jiàn)F.Nemati和J.D.Plummer在公元1999年的美國(guó)加州的史丹佛的史丹佛大學(xué)GtanfordUniversity)的整合系統(tǒng)中心的用于高速、低電壓、十億級(jí)(giga-scale)存儲(chǔ)器的新穎基于晶閘管SRAM單元(T-RAM)。T-RAM單元的效能取決于垂直晶閘管的關(guān)斷(turn-off)特性。該關(guān)斷特性取決于在PNPN晶閘管的P型基極區(qū)中的已儲(chǔ)存之電荷與載子渡越時(shí)間(carriertransittime)。藉由施加反轉(zhuǎn)偏壓于晶閘管以用于寫(xiě)入零操作(write-zerooperation)并藉由使用柵控電極來(lái)輔助垂直晶閘管的關(guān)斷切換以將已儲(chǔ)存之電荷放電，垂直晶閘管的關(guān)斷特性會(huì)從幾毫秒進(jìn)步至幾奈秒。圖1系說(shuō)明包含T-RAM單元110的習(xí)知基于晶閘管隨機(jī)存取存儲(chǔ)器(T-RAM)單元的陣列的電路示意圖100。如圖1所示，T-RAM單元110系由字線120、130、公共位線150、串聯(lián)有NMOS存取晶體管170的薄電容耦接晶閘管(ThinCapacitively-CoupledThyristor，簡(jiǎn)稱(chēng)TCCT)裝置160所構(gòu)成。該TCCT裝置160提供主動(dòng)儲(chǔ)存組件，該主動(dòng)儲(chǔ)存組件包括晶間管162與耦接至該晶閘管162的柵極的電容器165。NMOS存取晶體管170是耦接在TCCT裝置160的陰極節(jié)點(diǎn)146與公共位線150之間。TCCT裝置160的陽(yáng)極節(jié)點(diǎn)148是固定在正偏壓處。TCCT裝置160顯現(xiàn)雙穩(wěn)態(tài)的電流對(duì)電壓(current-versus-voltage，簡(jiǎn)稱(chēng)I-V)特性。此雙穩(wěn)態(tài)的電流對(duì)電壓特性會(huì)在邏輯1與邏輯0數(shù)據(jù)狀態(tài)之間導(dǎo)致寬的讀取裕度(readmargin)，這是因?yàn)樵趦蓚€(gè)狀態(tài)之間的開(kāi)/關(guān)電流比率是大于1x105之故。參見(jiàn)F.Nemati等人的資料。因?yàn)樵谶壿?數(shù)據(jù)狀態(tài)中，TCCT裝置160是在導(dǎo)致較高電流的向前二極管模式(forwarddiodemode)中，故雙穩(wěn)態(tài)的電流對(duì)電壓特性導(dǎo)致好的讀取電流。為了在T-RAM單元110中儲(chǔ)存邏輯1，施加大于待命(standby)或保持電流(holdingcurrent)的定電流通過(guò)TCCT裝置160與NMOS存取晶體管170。來(lái)自存儲(chǔ)器單元之各者的電流是經(jīng)由公共位線150來(lái)收集。在讀取操作期間，公共位線150上的電壓位準(zhǔn)必須維持在某個(gè)位準(zhǔn)處(例如，接地或一半的Vdd)。如果電流是從連接至公用位線150的存儲(chǔ)器單元的各者流出，則公共位線150上的電壓位準(zhǔn)將會(huì)波動(dòng)(fluctuate)。這樣可能使讀取操作被擾亂(也被稱(chēng)作「讀取擾亂」問(wèn)題)，這是因?yàn)楣参痪€150上的電壓位準(zhǔn)被所選單元及來(lái)自非所選單元的漏電流量?jī)烧咚淖?。圖2系說(shuō)明包含TCCT-DRAM單元210、270的習(xí)知薄電容耦接晶閘管(TCCT)-DRAM單元的陣列的電路示意圖200。對(duì)比于通常包含MOSFET裝置與電容器的習(xí)知DRAM單元而言，TCCT-DRAM單元210是由單一TCCT裝置260與三個(gè)控制線所構(gòu)成，該三個(gè)控制線包含允許寫(xiě)入線(writeenableline)230、字線M0、與位線250。尤其是TCCT-DRAM單元210不需要存取晶體管。TCCT裝置260是由晶閘管沈2(包含連接至位線250的陽(yáng)極節(jié)點(diǎn)M8)、連接至字線MO的陰極節(jié)點(diǎn)M6、與柵極電容器265所構(gòu)成，該閘電容器265在該晶閘管沈2的P型基極區(qū)(未圖示)上方直接連接至柵極線，該柵極線系作用為允許寫(xiě)入線230。TCCT-DRAM單元210是使用基本讀取/寫(xiě)入操作來(lái)操作，該等基本讀取/寫(xiě)入操作包含待命模式、寫(xiě)入邏輯1操作、寫(xiě)入邏輯0操作、與讀取操作。在待命模式中，位線250與字線240兩者都在Vdd處，且已儲(chǔ)存數(shù)據(jù)是藉由晶閘管的P型基極區(qū)的電荷狀態(tài)來(lái)維持。TCCTDRAM中的字線240系激活(activate)沿著允許寫(xiě)入線230被連接的TCCT單元。在寫(xiě)入邏輯1操作期間，當(dāng)字線240保持在接地位準(zhǔn)處時(shí)，施加在位線250上的電壓是保持在高壓且對(duì)允許寫(xiě)入線230施加脈沖，以觸發(fā)TCCT裝置260來(lái)進(jìn)行閂鎖(latch)。除了施加在位線250上的電壓是保持低壓以使得允許寫(xiě)入線230的脈沖將TCCT裝置260切換至其封鎖狀態(tài)(blockingstate)之外，用于寫(xiě)入0操作的偏壓架構(gòu)是與寫(xiě)入1操作相同。在讀取操作期間，字線240是保持低壓且位線250的電壓或電流的改變被讀取至感測(cè)放大器中。在待命模式或「保持周期(holdingperiod)」期間(發(fā)生在寫(xiě)入0操作之后)，晶閘管的P型基極區(qū)(未圖示)是被負(fù)電荷充電，且由于從陽(yáng)極節(jié)點(diǎn)248流至陰極節(jié)點(diǎn)246的反向漏電流，P型基極區(qū)的電位(potential)逐漸增加。因?yàn)榇寺╇娏?，在操作期間，TCCT-DRAM單元210必須周期性地更新以重置TCCT-DRAM單元210的電荷狀態(tài)。更新操作涉及從TCCT-DRAM單元210讀取已儲(chǔ)存數(shù)值且之后寫(xiě)入已儲(chǔ)存數(shù)值回到TCCT-DRAM單元210。因此，需要一種具有小存儲(chǔ)器單元尺寸和快速操作速度的存儲(chǔ)器裝置和存儲(chǔ)器單元結(jié)構(gòu)，及用以制造此類(lèi)存儲(chǔ)器裝置和存儲(chǔ)器單元結(jié)構(gòu)的方法。若此類(lèi)存儲(chǔ)器裝置和存儲(chǔ)器單元結(jié)構(gòu)也可消除要進(jìn)行周期性更新操作的需要?jiǎng)t較佳。若此類(lèi)存儲(chǔ)器裝置和存儲(chǔ)器單元結(jié)構(gòu)可減低及/或消除例如可能在讀取操作期間發(fā)生的讀取擾亂的問(wèn)題則較佳。
發(fā)明內(nèi)容根據(jù)一個(gè)實(shí)施例，本發(fā)明提供一種用以制造存儲(chǔ)器裝置的方法。本發(fā)明設(shè)置一半導(dǎo)體層，該半導(dǎo)體層中包含第一導(dǎo)電性類(lèi)型的第一、第二、第三和第四阱區(qū)。第一柵極結(jié)構(gòu)覆蓋該第一阱區(qū)，第二柵極結(jié)構(gòu)覆蓋該第二阱區(qū)，第三柵極結(jié)構(gòu)覆蓋該第三阱區(qū)且與該第二柵極結(jié)構(gòu)成為一體，而第四柵極結(jié)構(gòu)覆蓋該第四阱區(qū)。形成相鄰于第一柵極結(jié)構(gòu)的第一側(cè)壁及第二到第四柵極結(jié)構(gòu)的側(cè)壁的側(cè)壁間隔件，并形成覆蓋第一阱區(qū)的一部分與第一柵極結(jié)構(gòu)的一部分的絕緣間隔塊(insulatingspacerblock)。絕緣間隔塊是相鄰于第一柵極結(jié)構(gòu)的第二側(cè)壁。形成相鄰于第一柵極結(jié)構(gòu)的第一源極區(qū)，形成在第一和第二柵極結(jié)構(gòu)之間的公共漏極/陰極區(qū)，形成相鄰于第三柵極結(jié)構(gòu)的第二源極區(qū)，形成在第三和第四柵極結(jié)構(gòu)之間的公共漏極/源極區(qū)，并形成相鄰于第四柵極結(jié)構(gòu)的漏極區(qū)。形成延伸至相鄰于第一柵極結(jié)構(gòu)的絕緣間隔塊之下的第一阱區(qū)中的第一基極區(qū)，并形成延伸至相鄰于第一基極區(qū)的第一阱區(qū)中的該第一阱區(qū)中的陽(yáng)極區(qū)。藉由參照與下列圖示關(guān)連的實(shí)施方式與申請(qǐng)專(zhuān)利范圍可更完整了解本發(fā)明，其中圖1系說(shuō)明習(xí)知基于晶閘管隨機(jī)存取存儲(chǔ)器(T-RAM)單元的陣列的電路示意圖；圖2系說(shuō)明習(xí)知薄電容耦接晶閘管(TCCT)-DRAM單元的陣列的電路示意圖；圖3系可使用于本發(fā)明的實(shí)施例的存儲(chǔ)器系統(tǒng)的方塊圖；圖4系根據(jù)本發(fā)明的實(shí)施例來(lái)圖標(biāo)存儲(chǔ)器單元的電路示意圖；圖5、圖7、圖8、圖10至圖11、圖13至圖14、和圖16至圖21系根據(jù)本發(fā)明的各種實(shí)施例而以剖視標(biāo)圖4的存儲(chǔ)器單元與其制造的方法步驟；圖6、圖9、圖12、圖15、和圖22系根據(jù)本發(fā)明的各種實(shí)施例而以俯視平面圖來(lái)圖標(biāo)圖4的存儲(chǔ)器單元與其制造的方法步驟；圖23系根據(jù)本發(fā)明的實(shí)施例而圖標(biāo)在圖4的存儲(chǔ)器單元的操作期間施加至控制線的電壓的時(shí)序圖；圖M系根據(jù)本發(fā)明的另一實(shí)施例而圖標(biāo)存儲(chǔ)器單元的電路示意圖；圖5、圖7、圖8、圖10至圖11、圖13至圖14、和圖16至圖21系根據(jù)本發(fā)明的各種實(shí)施例而以剖視標(biāo)圖M的存儲(chǔ)器單元與其制造的方法步驟；圖6、圖9、圖10、圖12、和圖25系根據(jù)本發(fā)明的各種實(shí)施例而以俯視平面圖來(lái)圖標(biāo)圖M的存儲(chǔ)器單元與其制造的方法步驟；以及圖沈系根據(jù)本發(fā)明的實(shí)施例而圖標(biāo)在圖M的存儲(chǔ)器單元的操作期間施加至控制線的電壓的時(shí)序圖。具體實(shí)施例方式下列細(xì)節(jié)描述本質(zhì)上僅是示范而非意欲要限制本發(fā)明或本發(fā)明的應(yīng)用和使用。使用在此的用字「示范」是意指「當(dāng)作范例、實(shí)例或說(shuō)明」。在此描述成「示范」的任何實(shí)施例是不必要被解釋成較佳的或比其它實(shí)施例有優(yōu)勢(shì)。在以下描述的所有實(shí)行的示范實(shí)行，是提供來(lái)使該發(fā)明所屬
技術(shù)領(lǐng)域：
中具有通常知識(shí)者能制作或使用本發(fā)明且并非意欲要限制由申請(qǐng)專(zhuān)利范圍所界定的本發(fā)明的范疇。此外，沒(méi)有要被呈現(xiàn)在發(fā)明所屬之
技術(shù)領(lǐng)域：
、先前技術(shù)、發(fā)明說(shuō)明或下列實(shí)施方式中的任何表示或隱含的理論所約束。為了簡(jiǎn)要說(shuō)明，相關(guān)于晶體管設(shè)計(jì)和制造、存儲(chǔ)器裝置的控制、存儲(chǔ)器單元程序化、存儲(chǔ)器單元抹除、以及該裝置和系統(tǒng)(與該裝置和系統(tǒng)的單獨(dú)操作組件)的其它功能態(tài)樣的習(xí)知技術(shù)可能不在此詳細(xì)描述。此外，在此包含的各種圖式中所顯示的連接線是要呈現(xiàn)在各種組件之間的示范功能關(guān)系及/或?qū)嶓w耦接。應(yīng)注意的是，許多替代或額外的功能關(guān)系或?qū)嶓w連接可呈現(xiàn)在本發(fā)明的實(shí)施例中。下列描述視為組件或節(jié)點(diǎn)或特征被「連接(connect)」或「耦接(couple)」在一起。如在此所使用的，除非明顯地以別的方式陳述，否則「連接」意指一個(gè)組件、節(jié)點(diǎn)或特征是直接連結(jié)(join)至(或直接通訊(communicate)至)另一組件、節(jié)點(diǎn)或特征。相同地，除非明顯地以別的方式陳述，否則「耦接」意指一個(gè)組件、節(jié)點(diǎn)或特征是直接或間接連結(jié)至(或直接或間接通訊至)另一組件、節(jié)點(diǎn)或特征。在描述與申請(qǐng)專(zhuān)利范圍中，如果有任何數(shù)字序數(shù)(例如用語(yǔ)「第一」、「第二」、「第三」、「第四」)，則可使用來(lái)在相似組件之間分辨且沒(méi)必要用來(lái)描述特定的順序或按時(shí)間先后排列的次序。要了解的是，這樣使用的用語(yǔ)是可交換的。在適當(dāng)?shù)那闆r下，在此描述的本發(fā)明的實(shí)施例是能夠以不同于在此所說(shuō)明或以其它方式描述的順序來(lái)制造或操作。再者，用語(yǔ)「包括(comprise)」、「包含(include)」、「具有(have)」、與其任何變化形式是意欲涵蓋非獨(dú)占的包含(non-exclusiveinclusion)，使得包括一列表組件的制程、方法、對(duì)象、或設(shè)備是不必要限制成那些組件，反而是可包含沒(méi)有明顯列出或此類(lèi)制程、方法、對(duì)象、或設(shè)備所固有的其它組件。圖3系可使用存儲(chǔ)器系統(tǒng)340的本發(fā)明的實(shí)施例的方塊圖。該存儲(chǔ)器系統(tǒng)340是示范實(shí)施例的簡(jiǎn)化表示，而實(shí)際系統(tǒng)340也可包含未顯示在圖3中的習(xí)知組件、邏輯、組件、和功能。存儲(chǔ)器系統(tǒng)340可進(jìn)行包含對(duì)存儲(chǔ)器陣列342的寫(xiě)入1、讀取1、寫(xiě)入0、和讀取0的操作。存儲(chǔ)器系統(tǒng)340包含包括有復(fù)數(shù)個(gè)存儲(chǔ)器單元的存儲(chǔ)器陣列342，該些存儲(chǔ)器單元的字線和位線一般是個(gè)別排列成列和行；列和行譯碼器344、348；與感測(cè)放大器電路系統(tǒng)346。每個(gè)存儲(chǔ)器單元是以列地址和行地址來(lái)標(biāo)示。對(duì)于特定的存儲(chǔ)器單元而言，特定的字線系藉由容許或防止特定位在線所載有的訊號(hào)(代表邏輯0或邏輯1)被寫(xiě)入儲(chǔ)存組件或從儲(chǔ)存組件被讀取來(lái)控制對(duì)于其特定儲(chǔ)存組件的存取。因此，每個(gè)存儲(chǔ)器單元100可將數(shù)據(jù)的一個(gè)位儲(chǔ)存成邏輯0或邏輯1。存儲(chǔ)器陣列342的位線可連接至感測(cè)放大器電路346，而其字線可連接至列譯碼器344。地址與控制訊號(hào)是在地址/控制線361上輸入至存儲(chǔ)器系統(tǒng)340中。地址/控制線316是連接至行譯碼器348、感測(cè)放大器電路346和列譯碼器344。除此之外，使用地址/控制線316來(lái)取得對(duì)于存儲(chǔ)器陣列342的讀取和寫(xiě)入存取。行譯碼器348是經(jīng)由行選擇線362上的控制和行選擇訊號(hào)來(lái)連接至感測(cè)放大器電路346。感測(cè)放大器電路系統(tǒng)346接收預(yù)定用于存儲(chǔ)器陣列342的輸入數(shù)據(jù)并輸出經(jīng)由輸入/輸出(1/0)數(shù)據(jù)線363而從存儲(chǔ)器陣列342讀取的數(shù)據(jù)。藉由激活字線(經(jīng)由列譯碼器344)來(lái)從存儲(chǔ)器陣列342的單元讀取數(shù)據(jù)，其中，該字線將對(duì)應(yīng)至該字線的所有存儲(chǔ)器單元耦接至個(gè)別位線360，而位線360系界定陣列的行。一個(gè)或多個(gè)位線亦被激活。當(dāng)激活特定字線和位線，從而選擇一或多個(gè)位時(shí)，連接至位線的感測(cè)放大器電路系統(tǒng)346藉由量測(cè)在被激活之位線和參考線之間的電位差來(lái)偵測(cè)與放大所選擇之位中的數(shù)據(jù)。圖4系根據(jù)本發(fā)明的實(shí)施例來(lái)說(shuō)明存儲(chǔ)器單元410的電路示意圖。雖然在圖4中說(shuō)明單一存儲(chǔ)器單元410，該發(fā)明所屬
技術(shù)領(lǐng)域：
中具有通常知識(shí)者將了解的是，在實(shí)際施行上，存儲(chǔ)器單元410很可能是互連在集成電路中的許多存儲(chǔ)器單元的其中一個(gè)。該發(fā)明所屬
技術(shù)領(lǐng)域：
中具有通常知識(shí)者將了解存儲(chǔ)器單元410很可能被實(shí)施在可包含有數(shù)千或更多的此類(lèi)存儲(chǔ)器單元的存儲(chǔ)器單元陣列中。在一個(gè)實(shí)施例中，存儲(chǔ)器單元410可被實(shí)施成圖3所說(shuō)明的存儲(chǔ)器系統(tǒng)340的存儲(chǔ)器陣列342內(nèi)的存儲(chǔ)器單元的其中一個(gè)。存儲(chǔ)器單元410包括柵控橫向晶閘管(GatedLateralThyristor；GLT)裝置460、寫(xiě)入存取晶體管470、讀取存取晶體管480和感測(cè)晶體管490。使用復(fù)數(shù)個(gè)控制線以操作存儲(chǔ)器單元410，包含字線420、允許寫(xiě)入線430、供應(yīng)線432、寫(xiě)入位線452、和讀取位線454。在一個(gè)實(shí)施中，字線420包括多晶硅，允許寫(xiě)入線430和供應(yīng)線432各包括第一金屬層，而寫(xiě)入位線452和讀取位線妨4各包括第二金屬層。在一個(gè)實(shí)施中，晶體管470、480、490之各者是MOSFET且因此包含源極電極、漏極電極、和柵極電極。雖然用語(yǔ)「M0SFET」適當(dāng)?shù)刂妇哂薪饘贃艠O電極和氧化物柵極絕緣體的裝置，但是全文中將使用該用語(yǔ)來(lái)指包含導(dǎo)電柵極電極(不論金屬或其它導(dǎo)電材料)的任何半導(dǎo)體裝置，其中該導(dǎo)電柵極電極系位于柵極絕緣體(不論氧化物或其它絕緣體)上方，且該柵極絕緣體依次位于半導(dǎo)體基材(不論硅或其它半導(dǎo)體材料)上方。MOSFET晶體管可依照實(shí)施而為NM0SFET或PM0SFET。在圖4中，寫(xiě)入存取晶體管470包含源極電極472、漏極電極474、和耦接至字線420的柵極電極475。讀取存取晶體管480包含源極電極482、漏極電極484、和柵極電極485。感測(cè)晶體管490包含源極電極492、漏極電極494、和柵極電極495。在圖4中，柵控橫向晶閘管(GLT)裝置是以符號(hào)460來(lái)表示。要了解的是，GLT裝置460包括晶閘管462(以串聯(lián)的兩個(gè)二極管來(lái)表示)與連接至該晶閘管462的金屬氧化物硅(MetalOxideSilicon，簡(jiǎn)稱(chēng)M0S)電容器，例如圖20中所說(shuō)明者。一般來(lái)說(shuō)，晶閘管是雙穩(wěn)態(tài)、三端裝置，其包括柵控電極465、陰極區(qū)464、陽(yáng)極區(qū)466、與置于陽(yáng)極區(qū)466與陰極區(qū)464之間的一對(duì)基極區(qū)(未圖示)。觸點(diǎn)系做在陽(yáng)極區(qū)466以產(chǎn)生陽(yáng)極端(anodeterminal)，觸點(diǎn)系做在陰極區(qū)464以產(chǎn)生陰極端，而觸點(diǎn)系做在柵控電極465以產(chǎn)生柵極端。PN或NP接面是形成在陽(yáng)極區(qū)466和基極區(qū)之其中一個(gè)之間、在一對(duì)基極區(qū)之間、及在另一基極區(qū)和陰極區(qū)464之間。在GLT裝置460中，MOS電容器(未圖示)是連接至晶閘管462的基極區(qū)(未圖示)的其中一個(gè)。在存儲(chǔ)器單元410的一個(gè)示范實(shí)施例中(將在以下針對(duì)圖5至圖20進(jìn)行描述)，晶體管470、480、490是NM0SFET，而GLT裝置460包括耦接至MOS電容器的PNPN晶閘管462。如圖20中所說(shuō)明者，PNPN晶閘管462包含排列成PNPN組構(gòu)的柵控電極465(其當(dāng)作MOS電容器的一個(gè)平板)、P型陽(yáng)極區(qū)466、N型基極區(qū)468、P型基極區(qū)463和N型陰極區(qū)464，其中，N型和P型基極區(qū)468、463是橫向置于P型陽(yáng)極區(qū)466和N型陰極區(qū)464之間。如上所述，觸點(diǎn)系做在P型陽(yáng)極區(qū)466、N型陰極區(qū)464、與柵控電極465。PN接面是形成在P型陽(yáng)極區(qū)466和N型基極區(qū)468之間，另一PN接面是形成在N型基極區(qū)468和P型基極區(qū)463之間，而又另一PN接面是形成在P型基極區(qū)463和N型陰極區(qū)464之間。GLT裝置460的MOS電容器包含柵控電極465、P型基極區(qū)、與置于該柵控電極465和P型基極區(qū)之間的柵極絕緣體層。柵極絕緣體層當(dāng)作電容器的介電質(zhì)。N型基極區(qū)與P型基極區(qū)是彼此相鄰。MOS電容器是連接至晶閘管的P型基極區(qū)。在替代的示范實(shí)施例中，晶體管470、480、490是PMOSraT，而GLT裝置460包括耦接至MOS電容器的晶閘管，其中，該晶閘管是排列成NPNP組構(gòu)，而MOS電容器是連接至N型基極。圖4說(shuō)明各個(gè)節(jié)點(diǎn)441、442、443、444、445、446、448、449，以幫助說(shuō)明在組成存儲(chǔ)器單元410的不同裝置460、470、480、490與各種控制線420、430、432、452、妨4之間的電性及/或?qū)嶓w耦接。各個(gè)節(jié)點(diǎn)未必暗示組成存儲(chǔ)器單元410的不同裝置460、470、480、490與控制線420、430、432、452、妨4是直接連接彼此，在一些實(shí)施例中，在特定裝置與給定節(jié)點(diǎn)之間可呈現(xiàn)有額外的介入裝置(interveningdevice)(未圖標(biāo))。GLT裝置460的陰極節(jié)點(diǎn)464是在節(jié)點(diǎn)444處耦接至寫(xiě)入存取晶體管470的漏極電極474與讀取存取晶體管480的柵極電極495。GLT裝置460的柵控電極465是在節(jié)點(diǎn)446處耦接至允許寫(xiě)入線430，而GLT裝置460的陽(yáng)極節(jié)點(diǎn)466是在節(jié)點(diǎn)448處耦接至供應(yīng)線432。感測(cè)晶體管490是在節(jié)點(diǎn)449處耦接至供應(yīng)線432，且在節(jié)點(diǎn)444處耦接至寫(xiě)入存取晶體管470的漏極電極474及GLT裝置460的陰極節(jié)點(diǎn)464。感測(cè)晶體管490的源極電極492是在節(jié)點(diǎn)445處耦接至讀取存取晶體管480的漏極電極484。感測(cè)晶體管490在節(jié)點(diǎn)444處感測(cè)電壓。舉例來(lái)說(shuō)，如果GLT裝置460儲(chǔ)存邏輯1，則在節(jié)點(diǎn)444處的電壓位準(zhǔn)將是「高壓」(例如大于0.5伏特)且大到足夠?qū)?turnon)感測(cè)晶體管490，而感測(cè)晶體管490系在讀取位線妨4上引發(fā)電壓改變。如果GLT裝置460儲(chǔ)存邏輯0，則節(jié)點(diǎn)444處的電壓位準(zhǔn)將接近0.0伏特，而由于感測(cè)晶體管490將保持關(guān)斷(off)，故感測(cè)晶體管490不會(huì)在讀取位線妨4上引發(fā)電壓改變。在圖4的示意圖中，寫(xiě)入存取晶體管470與讀取存取晶體管480是圖示成被耦接至字線420，而讀取存取晶體管480的柵極電極485是圖示成在節(jié)點(diǎn)443處被耦接至寫(xiě)入存取晶體管470的柵極電極475。雖然柵極電極475、485是圖示成在節(jié)點(diǎn)443處被耦接，該發(fā)明所屬
技術(shù)領(lǐng)域：
中具有通常知識(shí)者將了解的是，柵極電極475、485實(shí)際上是字線420的部分且是從導(dǎo)電材料(例如多晶硅)的公共層所形成。在圖4所說(shuō)明的實(shí)施例中，寫(xiě)入存取晶體管470的源極電極472是在節(jié)點(diǎn)441處耦接至寫(xiě)入位線452，讀取存取晶體管480的源極電極482是在節(jié)點(diǎn)442處耦接至讀取位線454，而感測(cè)晶體管490的漏極電極494是在節(jié)點(diǎn)449處耦接至供應(yīng)線432。寫(xiě)入存取晶體管470藉由只在寫(xiě)入位線452不在待命模式中時(shí)進(jìn)行切換來(lái)經(jīng)由寫(xiě)入位線452在寫(xiě)入操作期間控制寫(xiě)入存取。待命模式系指在字線420是在保持電壓處期間的在讀取和寫(xiě)入操作之間的保持狀態(tài)。讀取存取晶體管480經(jīng)由讀取位線妨4在讀取操作期間控制讀取存取。藉由沿著獨(dú)立之寫(xiě)入存取晶體管470和獨(dú)立之讀取存取晶體管480來(lái)提供獨(dú)立的寫(xiě)入和讀取位線452、454，由于讀取和寫(xiě)入路徑是彼此退耦(decouple)，所以讀取和寫(xiě)入操作是彼此完全隔離，進(jìn)而消除上述所提及之讀取擾亂問(wèn)題。在描述用來(lái)制造存儲(chǔ)器單元410的方法步驟之后，將參照?qǐng)D23來(lái)在以下更詳細(xì)描述存儲(chǔ)器單元410的操作。圖5至圖22系根據(jù)本發(fā)明的各種實(shí)施例來(lái)說(shuō)明存儲(chǔ)器單元410與其制造的方法步驟。具體來(lái)說(shuō)，圖6、圖9、圖12、圖15、圖22說(shuō)明存儲(chǔ)器單元410與其制造的方法步驟的俯視平面圖，而圖5、圖7、圖8、圖10至圖11、圖13至圖14、和圖16至圖21說(shuō)明存儲(chǔ)器單元410與其制造的方法步驟的剖視圖。在圖6、圖9、圖12、圖15、圖22中所圖示的平面圖包含上面與下面的區(qū)域線。圖7、圖11、圖13、圖16、圖18和圖20說(shuō)明取自橫跨上面的區(qū)域線的存儲(chǔ)器單元410的剖視圖，而圖8、圖10、圖14、圖17、圖19和圖21說(shuō)明取自橫跨下面的區(qū)域線的存儲(chǔ)器單元410的剖視圖。在以下所描述的說(shuō)明實(shí)施例中，示范的存儲(chǔ)器單元410包括三個(gè)N通道MOS(NMOS)晶體管470、480、490與GLT裝置460(包括耦接至MOS晶體管的PNPN晶閘管)。然而，將如下所解釋的是，可使用相似的方法步驟來(lái)制造包括三個(gè)P信道MOS(PMOS)晶體管與GLT裝置(包括耦接至MOS電容器的NPNP晶閘管)的另一個(gè)存儲(chǔ)器單元。存儲(chǔ)器單元、MOS晶體管和晶閘管在制造中的各種步驟是眾所皆知的，因此為了簡(jiǎn)要說(shuō)明，許多習(xí)知步驟在此將只簡(jiǎn)短提及或?qū)⒄w省略而不提供眾所皆知的制程細(xì)節(jié)。如上所提到者，在此所使用的用語(yǔ)「M0S晶體管」是非限制性的解釋且指包含置于柵極絕緣體(依次置于半導(dǎo)體基材上方)上方的導(dǎo)電柵極電極的任何半導(dǎo)體裝置。因?yàn)樵诖鎯?chǔ)器單元410制造中的初始步驟是習(xí)知者，所以初始步驟本身并不顯示且將不詳細(xì)描述。該制造開(kāi)始是提供存儲(chǔ)器單元410所要制造于其中或其上的半導(dǎo)體結(jié)構(gòu)或基材401。半導(dǎo)體基材401可為塊體半導(dǎo)體材料(bulksemiconductormaterial)或絕緣體上半導(dǎo)體(semiconductor-on-insulator，簡(jiǎn)稱(chēng)S0I)基材。根據(jù)圖5中所說(shuō)明的本發(fā)明的實(shí)施例，半導(dǎo)體基材401是圖標(biāo)成(SOI)結(jié)構(gòu)401，該結(jié)構(gòu)401包括位于埋置氧化物絕緣層404上或上方的至少一薄層半導(dǎo)體材料406，該埋置氧化物絕緣層404是依次由承載晶圓或基材402所支承，使得該埋置氧化物絕緣層404是位于承載晶圓402與半導(dǎo)體層406之間。在半導(dǎo)體的
技術(shù)領(lǐng)域：
中具有通常知識(shí)者將了解半導(dǎo)體層406可為硅層、鍺層、砷化鎵(galliumarsenide)層、或其它半導(dǎo)體材料。在一個(gè)實(shí)施例中，半導(dǎo)體層406包括在埋置氧化物絕緣層404上的硅的薄單晶層。該硅的薄單晶層可為具有(100)表面晶體方位的硅基材。薄硅層系較佳地具有每平方至少約1至35奧姆(Ohm)的電阻率。在此所使用的用語(yǔ)「硅層」將用來(lái)包含典型上使用在半導(dǎo)體工業(yè)中的相當(dāng)純的硅材料或輕微雜質(zhì)摻雜的單晶硅材料、以及混合有(admix)少量其它元素(例如鍺、碳等)與雜質(zhì)摻雜物元素(例如硼、磷、及砷)以形成實(shí)質(zhì)上單晶之半導(dǎo)體材料者。在一個(gè)實(shí)施例中，埋置氧化物絕緣層404可例如為二氧化硅層，其較佳地具有約40至200奈米(nm)的厚度。半導(dǎo)體層406依照待形成之GLT裝置460和MOS晶體管470、480、490的導(dǎo)電性種類(lèi)而可雜質(zhì)摻雜有N型導(dǎo)電性決定雜質(zhì)(N-typeconductivitydeterminingimpurity)或P型導(dǎo)電性決定雜質(zhì)(P-typeconductivitydeterminingimpurity)。在NMOS實(shí)施例中，半導(dǎo)體層406摻雜有P型導(dǎo)電性決定雜質(zhì)，以在半導(dǎo)體層406中產(chǎn)生P阱區(qū)463、471、486、493?？山逵衫绨阎T如硼的摻雜離子注入并隨后進(jìn)行熱退火來(lái)進(jìn)行雜質(zhì)摻雜?；蛘撸赑MOS實(shí)施例中，半導(dǎo)體層406可摻雜有N型導(dǎo)電性決定雜質(zhì)，以在半導(dǎo)體層406中產(chǎn)生N阱區(qū)(未圖示)。可藉由例如把諸如磷或砷的摻雜離子注入并隨后進(jìn)行熱退火來(lái)進(jìn)行雜質(zhì)摻雜。一旦形成P阱區(qū)463、471、486、493，可在半導(dǎo)體層406中蝕刻出溝槽以在相鄰存儲(chǔ)器單元之間形成介電隔離區(qū)(未圖示)。舉例來(lái)說(shuō)，存儲(chǔ)器單元410藉由介電隔離區(qū)(未圖示)而可與其它存儲(chǔ)器單元(未圖標(biāo))電性隔離，該介電隔離區(qū)較佳為淺溝槽隔離(shallowtrenchisolation，簡(jiǎn)稱(chēng)STI)區(qū)。如眾所皆知的，有許多可使用來(lái)形成STI的制程，因此該制程不需要在此詳細(xì)描述。一般來(lái)說(shuō)，STI包含淺溝槽，該淺溝槽是在半導(dǎo)體層406表面中蝕刻出來(lái)并隨后填有絕緣材料。在溝槽填有絕緣材料(例如氧化物)之后，表面通常藉由例如化學(xué)機(jī)械平坦化(chemicalmechanicalplanarization，簡(jiǎn)稱(chēng)CMP)來(lái)平坦化。如圖6至圖8所圖示，柵極絕緣材料408的層是形成在半導(dǎo)體層406上方，而柵極電極465、475、485、495是分別覆于柵極絕緣材料408與雜質(zhì)摻雜P阱區(qū)463、471、486、493上而形成。柵極絕緣材料408的層可為熱成長(zhǎng)的二氧化硅的層、或者例如氧化硅、氮化硅、或具有較二氧化硅高的介電常數(shù)(κ)的高介電常數(shù)(κ)絕緣材料的沉積絕緣體?！父擀式殡姟共牧系姆独x(hafnium)與硅酸鋯(zirconiumsilicate)、與其氧化物(包含但不限于氧化鉿(Hf02)、硅氧化鉿(HfSiO)等)。藉由例如化學(xué)氣相沉積(CVD)、低壓化學(xué)氣相沉積(LPCVD)、電漿增強(qiáng)式化學(xué)氣相沉積(PECVD)或原子層沈積(atomiclayerdeposition，簡(jiǎn)稱(chēng)ALD)可沉積出沉積絕緣體。柵極絕緣層408系較佳具有約1至10奈米的厚度，雖然實(shí)際厚度可依照要實(shí)行的電路來(lái)判定。柵極電極465、475、485、495較佳系藉由下述方式形成沉積覆于柵極絕緣材料408的層上的柵極形成材料的層(未圖標(biāo))，且之后圖案化與蝕刻?hào)艠O形成材料的層(以與門(mén)極絕緣材料408的下面層)以形成覆于柵極絕緣材料408的剩余部分上的柵極形成材料的條(strip)420、421、422，如圖6所示。柵極形成材料的層(因而柵極電極465、475、485、495)可形成自多晶硅或其它導(dǎo)電材料(例如金屬)的層。在一個(gè)實(shí)施例中，柵極形成材料的層包括具有約100至300奈米厚度的未摻雜多晶硅的層。藉由例如在CVD反應(yīng)(例如低壓化學(xué)氣相沉積(LPCVD))中的硅烷(SiH4)的還原(reduction)可沉積多晶硅。在圖案化與蝕刻?hào)艠O形成材料的層與柵極絕緣材料408的層之后，已經(jīng)形成柵極電極465、475、485、495，其覆蓋柵極絕緣材料408的剩余部分。如圖9至圖11所示，柵極絕緣材料408中的開(kāi)口系外露出相鄰柵極電極465、475、485、495的P阱區(qū)463、471、486、493的部分，而掩膜層498則以覆蓋P阱區(qū)463的部分之方式形成?？砂裀阱區(qū)463、471、486,493的外露部分的至少一表面部分雜質(zhì)摻雜有N型導(dǎo)電性決定雜質(zhì)，以在相鄰柵極電極465、475、485、495的半導(dǎo)體層406中造成輕微摻雜延伸區(qū)456。藉由例如把摻雜離子(例如砷)注入并隨后進(jìn)行熱退火可進(jìn)行雜質(zhì)摻雜。如圖12至圖14所示，之后形成側(cè)壁間隔件469與絕緣間隔塊467。在一個(gè)實(shí)施例中，例如氧化硅及/或氮化硅的介電層的絕緣材料的包覆層(blanketlayer)(未圖示)是共形地(conformally)沉積而覆蓋柵極電極465、475、485、495與半導(dǎo)體層406的外露部分(包含輕微摻雜延伸區(qū)456)。之后于絕緣材料的包覆層上方敷設(shè)感光材料層(例如光阻(photoresist)),并將其圖案化以留下余留部分496并外露包覆絕緣層的其它部分。包覆絕緣層的外露部分(也就是，沒(méi)有被余留感光材料496所覆蓋的那些部分)之后以蝕刻劑(例如藉由反應(yīng)式離子蝕刻(RIE))來(lái)非等向地蝕刻，以在柵極電極465、475、485、495的側(cè)壁412、413、414、416、417、418、419上形成側(cè)壁間隔件469及在柵極電極465的側(cè)壁415上形成絕緣間隔塊467。例如可在CHF3、CF4或SF6之化學(xué)作用中，蝕刻氧化硅和氮化硅。絕緣間隔塊467覆蓋半導(dǎo)體層406的一部分、柵極電極465的一部分、與柵極電極465的側(cè)壁415。之后移除感光材料496的余留部分。如圖15至圖17所示，之后敷設(shè)并圖案化掩膜材料的另一層(可為例如光阻層)，以提供離子注入掩膜499。離子注入掩膜499覆蓋半導(dǎo)體層406之對(duì)應(yīng)至N型基極區(qū)/陽(yáng)極區(qū)468、466的最后位置的區(qū)域，并外露出半導(dǎo)體層406之對(duì)應(yīng)至源極區(qū)472、公共漏極/陰極區(qū)474、464、源極區(qū)482、公共漏極/源極區(qū)484、492、與漏極區(qū)494的最后位置的區(qū)域。該源極區(qū)472、漏極/陰極區(qū)474、464、源極區(qū)482、公共漏極/源極區(qū)484、492、與漏極區(qū)494以近似零度角地來(lái)注入(如箭頭497所示)。在此示范實(shí)施例中是注入N型導(dǎo)電性判定離子(例如磷或砷)。之后移除掩膜材料499的層。如圖15、圖18、和圖19所示，掩膜材料501的層(可為例如光阻層)之后敷設(shè)于柵極電極465、475、485、495上方并被圖案化以提供外露半導(dǎo)體層406的下述區(qū)域的離子注入掩膜，其中，該半導(dǎo)體層406的該等區(qū)域系對(duì)應(yīng)至N型基極區(qū)468與陽(yáng)極區(qū)466的最后位置。N型基極區(qū)468是以相對(duì)于線504夾有一角度來(lái)注入(如箭頭503所示)，其中該線504是正交于半導(dǎo)體層406的上面的表面，以產(chǎn)生延伸于絕緣間隔塊467之下的N型基極區(qū)468。N型基極區(qū)468較佳系以相對(duì)于線504的夾角大于0度角且小于或等于45度的角度來(lái)注入，其中該線504是正交于半導(dǎo)體層406的上面的表面。在此示范的實(shí)施例中是注入N型導(dǎo)電性判定離子(例如磷或砷)。接著，如圖15、圖20和圖21所示，陽(yáng)極區(qū)466是使用高能量離子束以接近零度角地(如箭頭505所示)來(lái)注入P型導(dǎo)電性判定離子(例如硼)，以形成GLT裝置420的P型陽(yáng)極區(qū)466。在替代的實(shí)施例中是注入N型導(dǎo)電性判定離子(例如磷或砷)。P型陽(yáng)極區(qū)466的形成將N型基極區(qū)/陽(yáng)極區(qū)468、466分割成兩個(gè)部分GLT裝置420的N型基極區(qū)468與P型陽(yáng)極區(qū)466。N型基極區(qū)468系設(shè)于P阱區(qū)463與P型陽(yáng)極區(qū)466之間。接著移除掩膜材料501的層，而所得到的存儲(chǔ)器單元410結(jié)構(gòu)是藉由外露存儲(chǔ)器單元410于經(jīng)控制周期之高溫而經(jīng)受快速熱退火(RTA)制程。RTA步驟電性地激活N型源極區(qū)472、N型漏極/陰極區(qū)474、464、N型基極區(qū)468、P型陽(yáng)極區(qū)466、N型源極區(qū)482、N型公共漏極/源極區(qū)484、492、與N型漏極區(qū)494中的離子，并導(dǎo)致注入在那些區(qū)域中的摻雜離子的向外橫向擴(kuò)散(未圖示)。此外，雖然未被圖示出來(lái)，硅化物區(qū)域(未圖標(biāo))之后可形成在柵極電極465、475、485、495、N型源極區(qū)472、N型漏極/陰極區(qū)474、464、N型基極區(qū)468、P型陽(yáng)極區(qū)466、N型源極區(qū)482、N型公共漏極/源極區(qū)484、492、與N型漏極區(qū)494的外露區(qū)域的表面上。硅化物區(qū)域提供用以將觸點(diǎn)電性地耦接至這些區(qū)域的機(jī)制。再者，N型漏極/陰極區(qū)474、464可經(jīng)由硅化物區(qū)域444來(lái)電性地耦接至柵極電極495，如圖22所示。如圖22所示，存儲(chǔ)器單元410可藉由習(xí)知步驟(未圖示)來(lái)完成，例如沉積介電材料的層、蝕刻出穿過(guò)該介電材料的開(kāi)孔(opening)、及形成延伸通過(guò)開(kāi)孔的金屬化體(metallization)以電性地接觸各種裝置。舉例來(lái)說(shuō)，可沉積絕緣材料以覆蓋柵極電極465、475、485、495及包含N型源極區(qū)472、N型漏極/陰極區(qū)474、464、P型陽(yáng)極區(qū)466、N型源極區(qū)482、N型公共漏極/源極區(qū)484、492、與N型漏極區(qū)494的半導(dǎo)體層406的外露部分，并蝕刻以形成從絕緣材料延伸穿過(guò)至N型源極區(qū)472、P型陽(yáng)極區(qū)466、N型源極區(qū)482、與N型漏極區(qū)494的接觸孔或開(kāi)孔。之后可在接觸孔中沉積互連金屬或其它導(dǎo)電材料的導(dǎo)電層(未圖標(biāo))并予以圖案化以留下包括對(duì)硅化物區(qū)域(未圖標(biāo))的互連金屬化體的余留部分，其中該硅化物區(qū)域是形成在N型源極區(qū)472、N型陽(yáng)極區(qū)466、N型源極區(qū)482與N型漏極區(qū)494上。之后可形成從絕緣材料的另一層延伸至互連金屬化體的通孔(via)以提供往互連金屬化體的電性路徑。之后可沉積金屬-1(metal-Ι)層以至少覆蓋該通孔并圖案化以形成電性接觸GLT裝置460的柵極電極465和N型基極區(qū)468的允許寫(xiě)入線430及電性接觸GLT裝置460的P型陽(yáng)極區(qū)466的硅化物區(qū)域和形成在感測(cè)晶體管490的N型漏極區(qū)494上的硅化物區(qū)域的供應(yīng)線432。之后可沉積絕緣材料的另一層(未圖示)以覆蓋允許寫(xiě)入線430和供應(yīng)線432、可形成延伸穿過(guò)絕緣材料的通孔451、455、且之后可沉積金屬2(metal-2)層以至少覆蓋通孔451、455并圖案化以形成電性接觸通孔451的寫(xiě)入位線452與電性接觸通孔455的讀取位線454。因此，如圖4和圖22所示，存儲(chǔ)器單元410包括GLT裝置460、NM0S寫(xiě)入存取晶體管470、NMOS讀取存取晶體管480與感測(cè)晶體管490。NMOS寫(xiě)入存取晶體管470是以相鄰于半導(dǎo)體層406上的NMOS讀取存取晶體管480和GLT裝置460之方式制造，且感測(cè)晶體管490是以相鄰于半導(dǎo)體層406上的NMOS讀取存取晶體管480和GLT裝置460之方式制造。GLT裝置420包括耦接至MOS電容器463、408、465的橫向NPNP晶閘管。橫向NPNP晶閘管包括交替的(alternating)N型和P型材料，該N型和P型材料包含P型陽(yáng)極區(qū)466、N型基極區(qū)468、P型基極區(qū)463與N型陰極區(qū)464，其中，基極區(qū)463、468是橫向地設(shè)置于P型陽(yáng)極區(qū)466和N型陰極區(qū)464之間。PN接面(Jl)是形成在P型陽(yáng)極區(qū)466和N型基極區(qū)468之間，另一PN接面(J2)是形成在N型基極區(qū)468和P型基極區(qū)463之間，而再另一PN接面(J3)是形成在P型基極區(qū)463與N型陰極區(qū)464之間。GLT裝置460的MOS電容器463、408、465包含柵極電極465、P型基極區(qū)463、與設(shè)置于該柵極電極465和P型基極區(qū)463之間的柵極絕緣層408。柵極絕緣層408作為電容器電介質(zhì)之用。N型基極區(qū)468和P型基極區(qū)463是彼此相鄰。當(dāng)P型陽(yáng)極區(qū)466相對(duì)于N型陰極區(qū)464是在正電位處時(shí)(在柵極電極465處沒(méi)有施加電壓)，則PN接面(Jl)與PN接面(J3)是被施以順向偏壓(forwardbias)，同時(shí)PN接面(J2)是被施以逆向偏壓(reversebias)。當(dāng)PN接面(J2)是被施以逆向偏壓時(shí)，不會(huì)發(fā)生導(dǎo)通(呈關(guān)斷(off)狀態(tài))。如果施加至P型陽(yáng)極區(qū)466的正電位被增加超過(guò)晶閘管的崩潰電壓(breakdownvoltage)(VBK)，則發(fā)生雪崩崩潰(avalanchebreakdown)且晶閘管開(kāi)始導(dǎo)通(呈開(kāi)啟(on)狀態(tài))。如果正電位(VG)是相對(duì)于N型陰極區(qū)464地被施加在柵極電極465處，則PN接面(J2)的崩潰發(fā)生在正電位的較低數(shù)值處。藉由選擇適當(dāng)數(shù)值的VG，可迅速地切換晶閘管至開(kāi)啟狀態(tài)。MOS電容器463、408、465是電容地耦接至晶閘管的P型基極區(qū)463并保持電荷，進(jìn)而控制晶閘管的P型基極區(qū)463的電位。P型基極區(qū)463的電壓位準(zhǔn)系決定是否要觸發(fā)N型基極區(qū)468、P型基極區(qū)463、和N型陰極區(qū)464的NPN動(dòng)作。雖然上面的范例是NMOS的實(shí)施例，該發(fā)明所屬
技術(shù)領(lǐng)域：
中具有通常知識(shí)者將了解的是，藉由切換組成裝置的各種區(qū)域的導(dǎo)電性類(lèi)型可制造替代的PMOS的實(shí)施例。舉例來(lái)說(shuō)，在替代的示范實(shí)施例中，晶體管470、480、490包括PMOS晶體管，而GLT裝置460包括排列成PNPN組構(gòu)的晶閘管且MOS電容器是連接至晶閘管的N型基極。在PMOS的實(shí)施例中(未圖示)，阱區(qū)463、471、486、493是N阱區(qū)，而N阱區(qū)463、471、486、493的外露部分可摻雜有P型導(dǎo)電性決定雜質(zhì)，以在半導(dǎo)體層406中產(chǎn)生輕微摻雜延伸區(qū)和源極/漏極區(qū)?？衫缃逵稍谳p微摻雜延伸區(qū)注入摻雜離子(例如二氟化硼(BF2))及在源極/漏極區(qū)注入摻雜離子(例如硼)并隨后進(jìn)行熱退火，而進(jìn)行雜質(zhì)摻雜。如以下將參照?qǐng)D23來(lái)描述者，系使用復(fù)數(shù)個(gè)控制線來(lái)操作存儲(chǔ)器單元410，該等控制線包含字線420、允許寫(xiě)入線430、供應(yīng)線432、寫(xiě)入位線452、和讀取位線454。除此之外，藉由退耦讀取和寫(xiě)入位線454、452，此存儲(chǔ)器單元410的配置避免在讀取操作期間的讀取擾亂，如以下將參照?qǐng)D23來(lái)描述者。圖23系說(shuō)明電壓波形510、520、530、540的時(shí)序圖，該電壓波形510、520、530、540是依據(jù)本發(fā)明的實(shí)施例而在存儲(chǔ)器單元410的讀取和寫(xiě)入操作期間施加至圖4的存儲(chǔ)器單元410的控制線420、430、454、452。如以下所詳細(xì)描述者，存儲(chǔ)器單元410可操作在許多不同模式(包含寫(xiě)入1模式590、讀取1模式592、寫(xiě)入0模式594、和讀取0模式596)的任何一個(gè)中。可將存儲(chǔ)器單元410設(shè)計(jì)成使用不同電壓來(lái)操作，而以下所指定的任何數(shù)值只是示范并提供來(lái)說(shuō)明一個(gè)特定且非以此為限的實(shí)作。在遍及存儲(chǔ)器單元410的操作中，電源供應(yīng)線432是被接地，所以沒(méi)有在圖23中圖示。施加至字線420的電壓波形510的范圍從接近0.0伏特的低數(shù)值至接近1.2伏特的高數(shù)值。當(dāng)激活字線420時(shí)，電壓波形510從低數(shù)值轉(zhuǎn)變至高數(shù)值。施加至允許寫(xiě)入線430的電壓波形520的范圍從接近-1.5伏特的低數(shù)值至接近0.0伏特的高數(shù)值。在寫(xiě)入1模式590期間發(fā)生的寫(xiě)入1操作期間或在寫(xiě)入0模式594期間發(fā)生的寫(xiě)入0操作期間，當(dāng)激活允許寫(xiě)入線430時(shí)，電壓波形520從低數(shù)值轉(zhuǎn)變至高數(shù)值。施加至寫(xiě)入和讀取位線452、妨4的電壓波形530540的范圍從接近0.0伏特的低數(shù)值至接近2.0伏特的高數(shù)值。具體來(lái)說(shuō)，在讀取1模式592期間，當(dāng)激活讀取位線妨4時(shí)，電壓波形530從低數(shù)值轉(zhuǎn)變至高數(shù)值，而在寫(xiě)入0模式594期間，當(dāng)激活寫(xiě)入位線452時(shí)，施加至寫(xiě)入位線452的電壓波形540從低數(shù)值轉(zhuǎn)變至高數(shù)值。在任一寫(xiě)入操作期間，是藉由施加高電壓(Vdd)至字線420、與施加低電壓至讀取位線4M來(lái)選擇或激活存儲(chǔ)器單元410，以「關(guān)斷」存儲(chǔ)器單元410的讀取存取晶體管480。當(dāng)允許寫(xiě)入線430相對(duì)于GLT裝置460的陽(yáng)極區(qū)466是在低電壓處時(shí)，在電壓脈沖522(例如0.0伏特)施加至允許寫(xiě)入線430之前，該GLT裝置460中沒(méi)有電流流動(dòng)。藉由施加電壓脈沖522、5沈至允許寫(xiě)入線430，而導(dǎo)致電流流動(dòng)在GLT裝置460中，以容許0或1被寫(xiě)入至存儲(chǔ)器單元410，藉此進(jìn)行寫(xiě)入操作。對(duì)于在寫(xiě)入1模式590期間發(fā)生的寫(xiě)入1操作來(lái)說(shuō)，將低電壓(例如在0.0伏特至0.5伏特之間)施加至讀取與寫(xiě)入位線452、妨4兩者，從而施加低電壓至寫(xiě)入存取晶體管490的源極電極472與讀取存取晶體管480的源極電極482，并將高電壓施加至字線420，并因而施加至寫(xiě)入存取晶體管470和讀取存取晶體管480的柵極電極475、485。允許寫(xiě)入線是耦接至GLT裝置460的柵控電極465。當(dāng)電壓脈沖5施加至允許寫(xiě)入線430時(shí)，1被寫(xiě)入至存儲(chǔ)器單元410。對(duì)于在寫(xiě)入0模式594期間發(fā)生的寫(xiě)入0操作來(lái)說(shuō)，將高電壓施加至寫(xiě)入位線452，從而施加高電壓至寫(xiě)入存取晶體管470的源極電極472，同時(shí)字線420是保持在高電位處，從而施加高電壓至寫(xiě)入存取晶體管470和讀取存取晶體管480的柵極電極475、485，而讀取位線妨4是保持在低電壓處，從而施加低電壓至讀取存取晶體管480的源極電極482。允許寫(xiě)入線430是耦接至柵控電極465，該柵控電極465是電容地耦接至GLT裝置460的P型基極區(qū)463。當(dāng)電壓脈沖522施加至允許寫(xiě)入線430時(shí)，0被寫(xiě)入至存儲(chǔ)器單元410，這是因?yàn)殡妷好}沖522減低GLT裝置460的P型基極區(qū)463的電位，從而關(guān)閉GLT裝置460。在任一讀取操作期間，是藉由施加高電壓至字線420、施加低電壓或接地至寫(xiě)入位線452、與施加低電壓至允許寫(xiě)入線430來(lái)選擇或激活存儲(chǔ)器單元410，使得GLT裝置460中沒(méi)有電流流動(dòng)，進(jìn)而避免寫(xiě)入操作發(fā)生。因?yàn)閷?xiě)入位線452在讀取操作592、596期間是保持在低電壓處，所以可消除讀取擾亂問(wèn)題。再者，因?yàn)樵诖Ｊ交虬l(fā)生在讀取操作596、592與寫(xiě)入操作594、590之間的「保持狀態(tài)」期間沒(méi)有限制在陰極區(qū)464和陽(yáng)極區(qū)466之間的電流，因此不需周期性更新操作即可操作存儲(chǔ)器單元410。對(duì)于發(fā)生在讀取1模式592期間的讀取1操作來(lái)說(shuō)，存儲(chǔ)器單元410之前將已經(jīng)被寫(xiě)入有1。GLT裝置460將會(huì)在高狀態(tài)(也稱(chēng)作「順向崩潰模式(forwardbreakingmode)J)中，其中該高狀態(tài)提高在GLT裝置460和寫(xiě)入存取晶體管474之間的節(jié)點(diǎn)444的電位。在節(jié)點(diǎn)444處的高電位會(huì)將感測(cè)晶體管490「導(dǎo)通」。讀取位線妨4是被預(yù)充電至接地線電位(0.0伏特)。當(dāng)施加高電壓至字線420時(shí)，讀取存取晶體管480導(dǎo)通，而感測(cè)晶體管490和讀取存取晶體管480容許電流經(jīng)由供應(yīng)線432來(lái)從陽(yáng)極466通過(guò)至讀取位線454。當(dāng)施加至位線妨4上的電壓增加時(shí)，感測(cè)放大器電路346感測(cè)到數(shù)據(jù)1正從存儲(chǔ)器單元410被讀取。對(duì)于在讀取0模式596期間發(fā)生的讀取0操作來(lái)說(shuō)，存儲(chǔ)器單元410之前將已經(jīng)被寫(xiě)入有0。GLT裝置460將會(huì)在低狀態(tài)(也稱(chēng)作「逆向崩潰模式(reversebreakingmode)J)中。在GLT裝置460與寫(xiě)入存取晶體管474之間的節(jié)點(diǎn)444處的電位是接近0且在GLT裝置460中沒(méi)有電流正通過(guò)。當(dāng)在節(jié)點(diǎn)444處的0偏壓是施加至感測(cè)晶體管490時(shí)，感測(cè)晶體管490將會(huì)在其「關(guān)斷」?fàn)顟B(tài)中且電流不能從陽(yáng)極466流動(dòng)至讀取位線454。如果在預(yù)充電讀取位線妨4上的電壓沒(méi)有改變，則感測(cè)放大器電路346感測(cè)到數(shù)據(jù)0正從存儲(chǔ)器單元410被讀取。圖M是依據(jù)本發(fā)明的另一實(shí)施例而說(shuō)明存儲(chǔ)器單元610的電路示意圖。圖M的存儲(chǔ)器單元610包含許多相同于圖4的存儲(chǔ)器單元410的組件與互連。除非存儲(chǔ)器單元610的配置或結(jié)構(gòu)有被改變，否則在圖M中再次使用在圖4中使用的相同組件符號(hào)。為了簡(jiǎn)化說(shuō)明，在圖4和圖M中所公共標(biāo)號(hào)的組件在此將不再詳細(xì)描述，而將只在以下描述在圖M的存儲(chǔ)器單元610與圖4的存儲(chǔ)器單元410之間的差異。如圖4所示，存儲(chǔ)器單元610包括柵控橫向晶閘管(GLT)裝置460、寫(xiě)入存取晶體管470、讀取存取晶體管480和感測(cè)晶體管490，并使用復(fù)數(shù)個(gè)控制線來(lái)進(jìn)行操作，包含字線420、允許寫(xiě)入線430、供應(yīng)線632、寫(xiě)入位線452、與讀取位線454的存儲(chǔ)器單元610。圖標(biāo)在圖M中的存儲(chǔ)器單元610與圖4的存儲(chǔ)器單元410的不同之處在于供應(yīng)線632是被重新配置，使得該供應(yīng)線632被耦接至在節(jié)點(diǎn)633處的寫(xiě)入存取晶體管470的源極電極472。此外，GLT裝置460的陽(yáng)極466與感測(cè)晶體管490的漏極494是經(jīng)由將節(jié)點(diǎn)448耦接至節(jié)點(diǎn)449的導(dǎo)電線634來(lái)耦接至彼此。節(jié)點(diǎn)448、449也耦接至在節(jié)點(diǎn)635處的寫(xiě)入位線452。感測(cè)晶體管490以相似于前面參照?qǐng)D4所描述的方式來(lái)感測(cè)在節(jié)點(diǎn)444處的電壓，寫(xiě)入存取晶體管470以相似于前面參照?qǐng)D4所描述的方式來(lái)控制寫(xiě)入存取，而讀取存取晶體管470以相似于前面參照?qǐng)D4所描述的方式來(lái)控制讀取存取。如上所述，在此將不再描述這些組件的操作。如圖4所示，藉由提供獨(dú)立的寫(xiě)入和讀取位線452、454以退耦讀取和寫(xiě)入路徑彼此，存儲(chǔ)器單元610可消除上述的讀取擾亂問(wèn)題。在描述用來(lái)制造存儲(chǔ)器單元610的方法步驟之后，將在以下參照?qǐng)D沈以更詳細(xì)描述存儲(chǔ)器單元610的操作。圖5至圖21和圖25系根據(jù)本發(fā)明的各種實(shí)施例而圖標(biāo)存儲(chǔ)器單元610與其制造的方法步驟。為了簡(jiǎn)化說(shuō)明，已經(jīng)在以上圖5至圖21所描述的內(nèi)容將不再重復(fù)。用來(lái)制造存儲(chǔ)器單元610的方法步驟現(xiàn)在將參照?qǐng)D25來(lái)描述，圖25圖標(biāo)存儲(chǔ)器單元610的俯視平面圖。在圖25的替代性存儲(chǔ)器單元610的布局中，系沉積金屬-l(metal-l)層以覆蓋通孔442、446、448、449與絕緣材料409的層的余留部分，并圖案化(例如藉由蝕刻)以形成供應(yīng)線632、允許寫(xiě)入線430與將通孔448耦接至通孔449的金屬線634。通孔448電性地接觸形成于GLT裝置460的P型陽(yáng)極466上的硅化物區(qū)域(未圖標(biāo))，而通孔449電性地接觸形成于感測(cè)晶體管490的N型漏極區(qū)494上的硅化物區(qū)域(未圖標(biāo))。供應(yīng)線632電性地接觸通孔441，該通孔441電性地接觸寫(xiě)入存取晶體管470的源極電極472的硅化物區(qū)域(未圖標(biāo))。沉積絕緣材料的另一層(未圖示)以覆蓋絕緣材料409、供應(yīng)線632、允許寫(xiě)入線430和金屬線634，且之后各向異性地蝕刻絕緣材料的部分以形成延伸通過(guò)絕緣材料411至通孔442和金屬線634的通孔洞(viahole)。之后可將通孔洞填充導(dǎo)電材料以形成電性地接觸通孔442和金屬線634的通孔。于是，之后可沉積金屬-2(metal-2)層(未圖示)以至少覆蓋通孔455、635與絕緣材料的層的余留部分，并予以圖案化以形成電性地接觸通孔635的寫(xiě)入位線452與電性地接觸通孔455的讀取位線454。圖沈是根據(jù)本發(fā)明的實(shí)施例而說(shuō)明在存儲(chǔ)器單元610的讀取和寫(xiě)入操作期間施加至圖M的存儲(chǔ)器單元610的控制線420、430、454、452的電壓波形710、720、730、740的時(shí)序圖。如下所詳細(xì)描述者，存儲(chǔ)器單元610可操作在許多不同模式(包含寫(xiě)入1模式790、讀取1模式792、寫(xiě)入0模式794、和讀取0模式796)的任一個(gè)中。可將存儲(chǔ)器單元610設(shè)計(jì)成使用不同電壓來(lái)操作，且以下所指定的任何數(shù)值只是示范并提供來(lái)說(shuō)明一個(gè)特定且非以此為限的實(shí)作。遍及存儲(chǔ)器單元610的操作中，電源供應(yīng)線632是被接地，所以沒(méi)有在圖沈中圖示。施加至字線420的電壓波形710的范圍從接近0.0伏特的低數(shù)值至接近1.2伏特的高數(shù)值。當(dāng)激活字線420時(shí)，電壓波形710從低數(shù)值轉(zhuǎn)變至高數(shù)值。施加至允許寫(xiě)入線430的電壓波形720的范圍從接近-1.5伏特的低數(shù)值至接近0.0伏特的高數(shù)值。在寫(xiě)入1模式790期間發(fā)生的寫(xiě)入1操作期間或在寫(xiě)入0模式794期間發(fā)生的寫(xiě)入0操作期間，當(dāng)激活允許寫(xiě)入線430時(shí)，電壓波形720從低數(shù)值轉(zhuǎn)變至高數(shù)值。施加至寫(xiě)入和讀取位線452、454的電壓波形730、740的范圍從接近0.0伏特的低數(shù)值至接近1.2伏特的高數(shù)值。具體來(lái)說(shuō)，在讀取1模式792期間，當(dāng)激活讀取位線妨4時(shí)，電壓波形730從0伏特的低數(shù)值轉(zhuǎn)變至1.0伏特的高數(shù)值，而在寫(xiě)入0模式790期間，當(dāng)激活寫(xiě)入位線452時(shí)，施加至寫(xiě)入位線452上的電壓波形740從高數(shù)值轉(zhuǎn)變至低數(shù)值。在任一寫(xiě)入操作期間，是藉由施加高電壓(Vdd)至字線420、與施加低電壓至讀取位線4M來(lái)選擇或激活存儲(chǔ)器單元610，以「關(guān)閉」存儲(chǔ)器單元610的讀取存取晶體管480。當(dāng)允許寫(xiě)入線430相對(duì)于GLT裝置460的陽(yáng)極區(qū)466是在低電壓處時(shí)，在電壓脈沖722(例如0.0伏特)施加至允許寫(xiě)入線430之前，該GLT裝置460中沒(méi)有電流流動(dòng)。藉由施加電壓脈沖722、7沈至允許寫(xiě)入線430，而導(dǎo)致電流流動(dòng)在GLT裝置460中，以容許0或1被寫(xiě)入至存儲(chǔ)器單元610，藉此來(lái)進(jìn)行寫(xiě)入操作。對(duì)于在寫(xiě)入1模式790期間發(fā)生的寫(xiě)入1操作來(lái)說(shuō)，系施加低電壓(例如在0.0伏特至0.5伏特之間)至讀取位線454，從而施加低電壓至讀取存取晶體管480的源極電極482，施加高電壓(例如在1.0伏特至1.5伏特之間)至寫(xiě)入位線452，從而施加高電壓至寫(xiě)入存取晶體管470的源極電極472，并施加高電壓至字線420且因而施加至寫(xiě)入存取晶體管470和讀取存取晶體管480的柵極電極475、485。允許寫(xiě)入線是耦接至GLT裝置460的柵控電極465。當(dāng)將電壓脈沖7施加至允許寫(xiě)入線430時(shí)，1被寫(xiě)入至存儲(chǔ)器單元610。對(duì)于在寫(xiě)入0模式794期間發(fā)生的寫(xiě)入0操作來(lái)說(shuō)，系施加在0.0伏特和0.5伏特之間的低電壓至寫(xiě)入位線452，從而施加低電壓至寫(xiě)入存取晶體管470的源極電極472，同時(shí)字線420是保持在高電位處，從而施加高電壓至寫(xiě)入存取晶體管470和讀取存取晶體管480的柵極電極475、485，而讀取位線妨4是保持在低電壓處，從而施加低電壓至讀取存取晶體管480的源極電極482。允許寫(xiě)入線430是耦接至柵控電極465，該柵控電極465是電容地耦接至GLT裝置460的P型基極區(qū)463。當(dāng)電壓脈沖722施加至允許寫(xiě)入線430時(shí)，0被寫(xiě)入至存儲(chǔ)器單元610，這是因?yàn)殡妷好}沖722減低GLT裝置460的P型基極區(qū)463的電位之故。在任一讀取操作期間，是藉由施加高電壓至字線420、施加高電壓至寫(xiě)入位線452、與施加低電壓至允許寫(xiě)入線430來(lái)選擇或激活存儲(chǔ)器單元610，使得GLT裝置460中沒(méi)有電流流動(dòng)，從而避免發(fā)生寫(xiě)入操作。因?yàn)閷?xiě)入位線452在讀取操作792、796期間是保持在高電壓處，所以可消除讀取擾亂問(wèn)題。再者，因?yàn)樵诖Ｊ交虬l(fā)生在讀取操作796、792與寫(xiě)入操作794、790之間的「保持狀態(tài)」期間沒(méi)有限制在陽(yáng)極區(qū)466和陰極區(qū)464之間的電流，故不需周期性更新操作即可操作存儲(chǔ)器單元610。對(duì)于發(fā)生在讀取1模式792期間的讀取1操作來(lái)說(shuō)，存儲(chǔ)器單元610之前將已經(jīng)被寫(xiě)入有1。GLT裝置460將會(huì)在高狀態(tài)(也稱(chēng)作「順向崩潰模式」)中，其中該高狀態(tài)提高在GLT裝置460和寫(xiě)入存取晶體管474之間的節(jié)點(diǎn)444的電位。在節(jié)點(diǎn)444處的高電位將感測(cè)晶體管490「導(dǎo)通」。讀取位線妨4是被預(yù)充電至接地線電位(0.0伏特)。當(dāng)施加高電壓至字線420時(shí)，讀取存取晶體管480導(dǎo)通，而感測(cè)晶體管490和讀取存取晶體管480容許電流經(jīng)由線634來(lái)從陽(yáng)極466通過(guò)至寫(xiě)入位線452與至感測(cè)晶體管490的漏極494。當(dāng)施加在位線妨4上的電壓增加時(shí)，感測(cè)放大器電路346感測(cè)到數(shù)據(jù)1正從存儲(chǔ)器單元610被讀取。對(duì)于在讀取0模式796期間發(fā)生的讀取0操作來(lái)說(shuō)，存儲(chǔ)器單元610之前將已經(jīng)被寫(xiě)入有0。GLT裝置460將會(huì)在低狀態(tài)(也稱(chēng)作「逆向崩潰模式」)中。在GLT裝置460與寫(xiě)入存取晶體管474之間的節(jié)點(diǎn)444處的電位是接近0且在GLT裝置460中沒(méi)有電流正通過(guò)。當(dāng)在節(jié)點(diǎn)444處的0偏壓被施加至感測(cè)晶體管490時(shí)，感測(cè)晶體管490將會(huì)在其「關(guān)斷」?fàn)顟B(tài)中且電流不能經(jīng)由線634而從陽(yáng)極466流動(dòng)至寫(xiě)入位線452與至感測(cè)晶體管490的漏極494。如果在預(yù)充電讀取位線妨4上的電壓沒(méi)有改變，則感測(cè)放大器電路346感測(cè)到數(shù)據(jù)0正從存儲(chǔ)器單元610被讀取。雖然在前面的實(shí)施方式中已經(jīng)提出至少一示范實(shí)施例，但是應(yīng)了解有眾多數(shù)量的變化形式存在。也應(yīng)該了解的是，示范的實(shí)施例只是范例，而非意欲要以任何方式來(lái)限制本發(fā)明的范疇、可應(yīng)用性、或組構(gòu)。相反地，前面的實(shí)施方式將提供該發(fā)明所屬
技術(shù)領(lǐng)域：
中具有通常知識(shí)者用以實(shí)行該示范實(shí)施例的方便準(zhǔn)則。應(yīng)了解的是，可在不背離如所提出的申請(qǐng)專(zhuān)利范圍與其合法等效物的本發(fā)明的范疇情況下于組件的功能與安排上作各種改變。權(quán)利要求1.一種用于制造存儲(chǔ)器裝置的方法，該方法包括下列步驟設(shè)置半導(dǎo)體層006)，該半導(dǎo)體層006)中包括第一導(dǎo)電性類(lèi)型的第一、第二、第三和第四阱區(qū)063、471、486、493)，第一柵極結(jié)構(gòu)(465/408)覆蓋該第一阱區(qū)063)，第二柵極結(jié)構(gòu)(475/408)覆蓋該第二阱區(qū)071)，第三柵極結(jié)構(gòu)(485/408)覆蓋該第三阱區(qū)(486)且與該第二柵極結(jié)構(gòu)(475/408)成為一體，以及第四柵極結(jié)構(gòu)(495/408)覆蓋該第四阱區(qū)(493)；形成相鄰于該第一柵極結(jié)構(gòu)G65/408)的第一側(cè)壁(414)與相鄰于該第二到第四柵極結(jié)構(gòu)(475/408,485/408,495/408)的側(cè)壁(412、413、416、417、418、419)的側(cè)壁間隔件067)、以及覆蓋該第一阱區(qū)(463)的一部分(468)與該第一柵極結(jié)構(gòu)(465/408)的一部分的絕緣間隔塊069)，該絕緣間隔塊(469)相鄰于該第一柵極結(jié)構(gòu)065/408)的第二側(cè)壁(415)；形成相鄰于該第一柵極結(jié)構(gòu)G65/408)的第一源極區(qū)072)、在該第一柵極結(jié)構(gòu)(465/408)和第二柵極結(jié)構(gòu)(475/408)之間的公共漏極/陰極區(qū)074/464)、相鄰于該第三柵極結(jié)構(gòu)G85/408)的第二源極區(qū)082)、在該第三柵極結(jié)構(gòu)(485/408)和第四柵極結(jié)構(gòu)(495/408)之間的公共漏極/源極區(qū)084/492)、以及相鄰于該第四柵極結(jié)構(gòu)(495/408)的漏極區(qū)(494)；以及形成延伸至相鄰于在該第一柵極結(jié)構(gòu)(465/408)的該絕緣間隔塊(467)之下的該第一阱區(qū)G63)中的第一基極區(qū)068)、以及延伸至相鄰于該第一基極區(qū)068)的該第一阱區(qū)(463)中的在該第一阱區(qū)063)中的陽(yáng)極區(qū)066)。2.如權(quán)利要求1所述的方法，其中，形成相鄰于該第一柵極結(jié)構(gòu)065/408)的第一側(cè)壁G14)與相鄰于該第二到第四柵極結(jié)構(gòu)075/408、485/408、495/408)的側(cè)壁(412、413、416、417、418、419)的側(cè)壁間隔件(467)、以及覆蓋該第一阱區(qū)(463)的一部分(468)與該第一柵極結(jié)構(gòu)(465/408)的一部分的絕緣間隔塊069)，該絕緣間隔塊(469)相鄰于該第一柵極結(jié)構(gòu)065/408)的第二側(cè)壁(415)，的步驟還包括下列步驟共形地沉積覆蓋該半導(dǎo)體層G06)的外露部分的絕緣材料層067)；在該絕緣材料層(467)的一部分上方設(shè)置感光材料096)，該絕緣材料層(467)的該部分覆蓋該第一阱區(qū)G63)的一部分068)與該第一柵極結(jié)構(gòu)065/408)的一部分；以及各向異性地蝕刻該絕緣材料層G67)的外露部分以設(shè)置相鄰于該第一柵極結(jié)構(gòu)065/408)的第一側(cè)壁014)的側(cè)壁間隔件067)與相鄰于該第二到第四柵極結(jié)構(gòu)(475/408,485/408,495/408)的側(cè)壁(412、413、416、417、418、419)的側(cè)壁間隔件(467)，以及覆蓋該第一阱區(qū)G63)的一部分(468)與該第一柵極結(jié)構(gòu)(465/408)的一部分的絕緣間隔塊069)，該絕緣間隔塊(469)相鄰于該第一柵極結(jié)構(gòu)065/408)的第二側(cè)壁015)。3.如權(quán)利要求1所述的方法，其中，形成相鄰于該第一柵極結(jié)構(gòu)(465/408)的第一源極區(qū)072)、在該第一柵極結(jié)構(gòu)(465/408)和第二柵極結(jié)構(gòu)(475/408)之間的公共漏極/陰極區(qū)074/464)、相鄰于該第三柵極結(jié)構(gòu)085/408)的第二源極區(qū)082)、在該第三柵極結(jié)構(gòu)(485/408)和第四柵極結(jié)構(gòu)(495/408)之間的公共漏極/源極區(qū)084/492)、以及相鄰于該第四柵極結(jié)構(gòu)G95/408)的漏極區(qū)094)的步驟還包括下列步驟在該絕緣間隔塊G69)與該第一阱區(qū)063)的一部分的上方形成第一離子注入掩膜(499)；以及將具有第二導(dǎo)電性類(lèi)型的摻雜離子(497)注入至該第一阱區(qū)(46的外露部分與該第二到第四阱區(qū)071、486、493)中，以形成相鄰于該第一柵極結(jié)構(gòu)065/408)的第一源極區(qū)072)、在該第一柵極結(jié)構(gòu)(465/408)和第二柵極結(jié)構(gòu)(475/408)之間的公共漏極/陰極區(qū)074/464)、相鄰于該第三柵極結(jié)構(gòu)085/408)的第二源極區(qū)082)、在該第三柵極結(jié)構(gòu)(485/408)和第四柵極結(jié)構(gòu)(495/408)之間的公共漏極/源極區(qū)084/492)、以及相鄰于該第四柵極結(jié)構(gòu)095/408)的漏極區(qū)094)。4.如權(quán)利要求3所述的方法，其中，形成延伸至相鄰于在該第一柵極結(jié)構(gòu)(465/408)的該絕緣間隔塊(467)之下的該第一阱區(qū)(463)中的第一基極區(qū)068)、以及延伸至相鄰于該第一基極區(qū)G68)的該第一阱區(qū)063)中的在該第一阱區(qū)063)中的陽(yáng)極區(qū)066)的步驟還包括下列步驟在該第一到第四柵極結(jié)構(gòu)065/408、475/408、485/408、495/408)的上方形成第二離子注入掩膜(501)，而外露相鄰于該絕緣間隔塊069)的該第一阱區(qū)063)的另一部分；將具有該第二導(dǎo)電性類(lèi)型的摻雜離子(503)以相對(duì)于該半導(dǎo)體層(406)的上表面小于45度的角度注入至相鄰于該絕緣間隔塊069)的該第一阱區(qū)063)的其它外露部分中，以在該第一阱區(qū)G63)中形成第一基極區(qū)068)，該第一基極區(qū)延伸至相鄰于該第一柵極結(jié)構(gòu)065/408)的該絕緣間隔塊(467)之下的該第一阱區(qū)063)中；以及將具有該第一導(dǎo)電性類(lèi)型的摻雜離子(50注入至該第一基極區(qū)G68)的外露部分中，以形成相鄰于該第一基極區(qū)(468)和該絕緣間隔塊067)的陽(yáng)極區(qū)066)。5.如權(quán)利要求4所述的方法，其中，該第一導(dǎo)電性類(lèi)型包括P型，而該第二導(dǎo)電性類(lèi)型包括N型。6.如權(quán)利要求4所述的方法，其中，該第一導(dǎo)電性類(lèi)型包括N型，而該第二導(dǎo)電性類(lèi)型包括P型。7.如權(quán)利要求1所述的方法，還包括下列步驟加熱該經(jīng)注入的第一源極區(qū)072)、經(jīng)注入的公共漏極/陰極區(qū)074/464)、經(jīng)注入的第二源極區(qū)082)、經(jīng)注入的公共漏極/源極區(qū)084/492)、經(jīng)注入的漏極區(qū)094)、經(jīng)注入的第一基極區(qū)068)、經(jīng)注入的陽(yáng)極區(qū)066)，使得已注入在該第一源極區(qū)072)、該公共漏極/陰極區(qū)074/464)、該第二源極區(qū)082)、該公共漏極/源極區(qū)084/492)、該漏極區(qū)094)、該第一基極區(qū)068)、該陽(yáng)極區(qū)066)中的摻雜離子的向外橫向擴(kuò)散。8.如權(quán)利要求7所述的方法，還包括下列步驟在該公共漏極/陰極區(qū)(474/464)與該第四柵極結(jié)構(gòu)095/408)中形成硅化物區(qū)域044)，該硅化物區(qū)域(444)將該公共漏極/陰極區(qū)(474/464)電性地耦接至該第四柵極結(jié)構(gòu)(495/408)。9.如權(quán)利要求1所述的方法，還包括下列步驟形成電性地接觸該第一源極區(qū)072)、該陽(yáng)極區(qū)066)、該第二源極區(qū)082)、以及該漏極區(qū)(494)的互連(421,428,422,429)；以及形成電性地接觸該互連021、似8、422、似9)的第一通孔041、448、442、449)。10.如權(quán)利要求9所述的方法，還包括下列步驟形成電源供應(yīng)線(432)與允許寫(xiě)入線G30)，其中，該電源供應(yīng)線(432)經(jīng)由第一通孔(448)與互連0)電性地接觸該陽(yáng)極區(qū)066)，而其中，該允許寫(xiě)入線030)電性地接觸該第一柵極結(jié)構(gòu)(465/408)和該第一基極區(qū)(468)。11.如權(quán)利要求10所述的方法，還包括下列步驟形成電性地接觸該第一通孔041、442)的第二通孔051、455)。12.如權(quán)利要求11所述的方法，還包括下列步驟形成電性地接觸該第二通孔(451)其中一個(gè)的寫(xiě)入位線052)以及電性地接觸該第二通孔0)的另一個(gè)的讀取位線GM)。13.如權(quán)利要求9所述的方法，還包括下列步驟形成電性地接觸該第一源極區(qū)(47和該第二源極區(qū)(48的電源供應(yīng)線(632)、電性地接觸該第一柵極結(jié)構(gòu)(465/408)和該第一基極區(qū)(468)的允許寫(xiě)入線030)、以及電性地將該陽(yáng)極區(qū)(466)耦接至該漏極區(qū)094)的連接器線(634)，其中該允許寫(xiě)入線030)。14.如權(quán)利要求13所述的方法，其中，形成電性地接觸該第一源極區(qū)(47和該第二源極區(qū)(48的電源供應(yīng)線(632)、電性地接觸該第一柵極結(jié)構(gòu)(465/408)和該第一基極區(qū)(468)的允許寫(xiě)入線G30)、以及電性地將該陽(yáng)極區(qū)(466)耦接至該漏極區(qū)(494)的連接器線(634)，其中該允許寫(xiě)入線G30)，的步驟包括下列步驟沉積金屬的第一層，以覆蓋該第一通孔041、442、448、449)以及該第二絕緣材料層(409)的余留部分；以及圖案化金屬的該第一層，以形成電性地接觸該第一源極區(qū)(47和該第二源極區(qū)(482)的電源供應(yīng)線(632)、電性地接觸該第一柵極結(jié)構(gòu)(465/408)和該第一基極區(qū)(468)的允許寫(xiě)入線G30)、以及電性地將該陽(yáng)極區(qū)(466)耦接至該漏極區(qū)094)的連接器線(634)，其中，該允許寫(xiě)入線(430)。15.如權(quán)利要求13所述的方法，還包括下列步驟形成電性地接觸該第一通孔G42)的第二通孔(455)和電性地接觸該連接器線(634)的另一第二通孔(635)。16.如權(quán)利要求15所述的方法，還包括下列步驟形成電性地接觸該第二通孔0)的讀取位線(454)和電性地接觸其它第二通孔(635)的寫(xiě)入位線(452)。17.一種用以制造存儲(chǔ)器裝置的方法，該方法包括下列步驟設(shè)置半導(dǎo)體層006)，該半導(dǎo)體層006)中包括第一導(dǎo)電性類(lèi)型的第一、第二、第三和第四阱區(qū)063、471、486、493)，第一柵極結(jié)構(gòu)(465/408)覆蓋該第一阱區(qū)063)，第二柵極結(jié)構(gòu)(475/408)覆蓋該第二阱區(qū)071)，第三柵極結(jié)構(gòu)(485/408)覆蓋該第三阱區(qū)(486)且與該第二柵極(475/408)結(jié)構(gòu)成為一體，以及第四柵極結(jié)構(gòu)(495/408)覆蓋該第四阱區(qū)(493)；形成相鄰于該第一柵極結(jié)構(gòu)G65/408)的第一側(cè)壁(414)和相鄰于該第二到第四柵極結(jié)構(gòu)(475/408,485/408,495/408)的側(cè)壁(412、413、416、417、418、419)的側(cè)壁間隔件067)、以及覆蓋該第一阱區(qū)063)的一部分(468)和該第一柵極結(jié)構(gòu)(465/408)的一部分的絕緣間隔塊069)，該絕緣間隔塊(469)相鄰于該第一柵極結(jié)構(gòu)065/408)的第二側(cè)壁(415)；形成相鄰于該第一柵極結(jié)構(gòu)G65/408)的第一源極區(qū)072)、在該第一柵極結(jié)構(gòu)(465/408)和第二柵極結(jié)構(gòu)(475/408)之間的公共漏極/陰極區(qū)074/464)、相鄰于該第三柵極結(jié)構(gòu)G85/408)的第二源極區(qū)082)、在該第三柵極結(jié)構(gòu)(485/408)和第四柵極結(jié)構(gòu)(485/408、495/408)之間的公共漏極/源極區(qū)084/492)、以及相鄰于該第四柵極結(jié)構(gòu)(495/408)的漏極區(qū)(494)；在該第一到第四柵極結(jié)構(gòu)065/408、475/408、485/408、495/408)的上方形成離子注入掩膜(501)，而外露相鄰于該絕緣間隔塊069)的該第一阱區(qū)063)的另一部分；將具有該第二導(dǎo)電性類(lèi)型的摻雜離子(503)以相對(duì)于該半導(dǎo)體層(406)的上面表面小于45度的角度注入至相鄰于該絕緣間隔塊(469)的該第一阱區(qū)(463)的其它外露部分中，以在該第一阱區(qū)(46中形成第一基極區(qū)068)，該第一基極區(qū)(468)延伸至相鄰于該第一柵極結(jié)構(gòu)G65/408)的該絕緣間隔塊(467)之下的該第一阱區(qū)063)中；將具有該第一導(dǎo)電性類(lèi)型的摻雜離子(50注入至該第一基極區(qū)G68)的外露部分中，以形成相鄰于該第一基極區(qū)(468)和該絕緣間隔塊067)的陽(yáng)極區(qū)066)；以及在該公共漏極/陰極區(qū)(474/464)和該第四柵極結(jié)構(gòu)095/408)中形成硅化物區(qū)域044)，該硅化物區(qū)域(444)將該公共漏極/陰極區(qū)074/464)電性地耦接至該第四柵極結(jié)構(gòu)(495/408)。18.如權(quán)利要求17所述的方法，其中，形成相鄰于該第一柵極結(jié)構(gòu)(465/408)的第一側(cè)壁(414)和相鄰于該第二到第四柵極結(jié)構(gòu)075/408、485/408、495/408)的側(cè)壁(412、413、416、417、418、419)的側(cè)壁間隔件(467)、以及覆蓋該第一阱區(qū)(463)的一部分(468)和該第一柵極結(jié)構(gòu)(465/408)的一部分的絕緣間隔塊G69)，該絕緣間隔塊(469)相鄰于該第一柵極結(jié)構(gòu)065/408)的第二側(cè)壁(415)，的步驟還包括下列步驟共形地沉積覆蓋該半導(dǎo)體層G06)的外露部分的絕緣材料層067)；在該絕緣材料層(467)的一部分上方設(shè)置感光材料096)，該絕緣材料層(467)的該部分覆蓋該第一阱區(qū)G63)的一部分(468)和該第一柵極結(jié)構(gòu)065/408)的一部分；以及各向異性地蝕刻該絕緣材料層(467)的外露部分以設(shè)置相鄰于該第一柵極結(jié)構(gòu)065/408)的第一側(cè)壁014)的側(cè)壁間隔件(467)和相鄰于該第二到第四柵極結(jié)構(gòu)(475/408,485/408,495/408)的側(cè)壁(412、413、416、417、418、419)的側(cè)壁間隔件(467)；以及覆蓋該第一阱區(qū)G63)的一部分(468)和該第一柵極結(jié)構(gòu)(465/408)的一部分的絕緣間隔塊069)，該絕緣間隔塊(469)相鄰于該第一柵極結(jié)構(gòu)065/408)的第二側(cè)壁015)。19.如權(quán)利要求17所述的方法，還包括下列步驟形成電性地接觸該陽(yáng)極區(qū)G66)的電源供應(yīng)線032)、以及電性地接觸該第一柵極結(jié)構(gòu)(465/408)和該第一基極區(qū)068)的允許寫(xiě)入線030)；以及形成寫(xiě)入位線(452)和讀取位線(454)。20.如權(quán)利要求17所述的方法，還包括下列步驟形成電性地接觸該第一源極區(qū)(47和該第二源極區(qū)(48的電源供應(yīng)線(632)、電性地接觸該第一柵極結(jié)構(gòu)(465/408)和該第一基極區(qū)(468)的允許寫(xiě)入線030)、以及電性地將該陽(yáng)極區(qū)(466)耦接至該漏極區(qū)094)的連接器線陽(yáng)34)，其中該允許寫(xiě)入線030)；以及形成讀取位線(454)與寫(xiě)入位線(452)。全文摘要提供一種用以制造基于柵控橫向晶閘管存儲(chǔ)器裝置(gltram)的方法。設(shè)置半導(dǎo)體層(406)，該半導(dǎo)體層(406)中包含第一導(dǎo)電性類(lèi)型的第一、第二、第三和第四阱區(qū)(463、471、486、493)。第一柵極結(jié)構(gòu)(465/408)覆蓋該第一阱區(qū)(463)，第二柵極結(jié)構(gòu)(475/408)覆蓋該第二阱區(qū)(471)，第三柵極結(jié)構(gòu)(485/408)覆蓋該第三阱區(qū)(486)且與該第二柵極結(jié)構(gòu)(475/408)成為一體，且第四柵極結(jié)構(gòu)(495/408)覆蓋該第四阱區(qū)(493)。形成相鄰于該第一柵極結(jié)構(gòu)(465/408)的第一側(cè)壁(414)與相鄰于第二到第四柵極結(jié)構(gòu)(475/408、485/408、495/408)的側(cè)壁(412、413、416、417、418、419)的側(cè)壁間隔件(467)。此外，形成覆蓋該第一阱區(qū)(463)的一部分(468)與該第一柵極結(jié)構(gòu)(465/408)的一部分的絕緣間隔塊(469)。該絕緣間隔塊(469)相鄰于該第一柵極結(jié)構(gòu)(465/408)的第二側(cè)壁(415)。形成相鄰于該第一柵極結(jié)構(gòu)(465/408)的第一源極區(qū)(472)，形成在該第一和第二柵極結(jié)構(gòu)(465/408、475/408)之間的公共漏極/陰極區(qū)(474/464)，形成相鄰于該第三柵極結(jié)構(gòu)(485/408)的第二源極區(qū)(482)，形成在該第三和第四柵極結(jié)構(gòu)(485/408、495/408)之間的公共漏極/源極區(qū)(484/492)，并形成相鄰于該第四柵極結(jié)構(gòu)(495/408)的漏極區(qū)(494)。形成延伸至相鄰于在該第一柵極結(jié)構(gòu)(465/408)的該絕緣間隔塊(467)之下的該第一阱區(qū)(463)中的第一基極區(qū)(468)，并形成延伸至相鄰于該第一基極區(qū)(468)的該第一阱區(qū)(463)中的該第一阱區(qū)(463)中的陽(yáng)極區(qū)(466)。文檔編號(hào)H01L21/332GK102089881SQ200980119832公開(kāi)日2011年6月8日申請(qǐng)日期2009年5月28日優(yōu)先權(quán)日2008年5月29日發(fā)明者H-J·曹申請(qǐng)人:格羅方德半導(dǎo)體公司