專利名稱：復(fù)合埋入式元件結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種埋入式電子元件結(jié)構(gòu)，特別涉及一種具有承受應(yīng)力變化能力的復(fù) 合埋入式元件結(jié)構(gòu)及其制造方法。
背景技術(shù)：
電子產(chǎn)品的發(fā)展趨勢已逐漸地進(jìn)化為輕、薄、短、小、高速、高頻和多功能的領(lǐng)域。 為了滿足實(shí)際應(yīng)用需求，半導(dǎo)體封裝技術(shù)已經(jīng)逐漸從球柵陣列(ball grid array，簡稱 BGA)封裝和覆晶載板(flip chip，簡稱FC)進(jìn)化為三維(3D)的堆疊結(jié)構(gòu)?；蛘?，于載板面 封裝，以FC技術(shù)或焊線(wire bond，簡稱WB)技術(shù)將各種封裝體組裝接合，以形成一多功能 的結(jié)構(gòu)體。于先前技術(shù)中，利用FC技術(shù)或WB技術(shù)將有源元件芯片與載板組裝成一封裝體，并 將一個(gè)以上的封裝體進(jìn)行堆疊或安裝于同一載板上?？紤]各元件之間，相互透過線路連接， 及增加載板表面的受面積/體積比值，使得布線難度愈來愈高，因而業(yè)界開始研發(fā)將有源 或無源元件埋入載板內(nèi)的技術(shù)。在傳統(tǒng)埋入式載板中，由于構(gòu)成的基板結(jié)構(gòu)是由不同的材料組成，在不同的環(huán)境 及溫度變化下，造成不同的應(yīng)力變化，進(jìn)而使基板形變及伸縮等變化，導(dǎo)致生產(chǎn)困難、對位 不易、良率降低及信賴性表現(xiàn)不佳等影響。
發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供一種復(fù)合埋入式元件結(jié)構(gòu)，包括至少兩核心基板構(gòu)成的一 復(fù)合基板結(jié)構(gòu)，所述至少兩核心基板之間是通過一粘結(jié)層結(jié)合；第一開口于一上層核心基 板中，及一第二開口于一下層核心基板中，其中該第一開口大于該第二開口構(gòu)成一倒凸字 型空間；一芯片具有第一組電性接觸墊，固定于至少兩絕緣材料疊層上，并鑲?cè)朐摰雇棺中?空間，其中該芯片埋入該第二開口中，并與該下層核心基板之間具有一空隙；多個(gè)導(dǎo)盲孔穿 透所述至少兩材料疊層，對應(yīng)并電性連接所述多個(gè)電性接觸墊；以及一絕緣層設(shè)置于該復(fù) 合基板結(jié)構(gòu)上，且覆蓋所述多個(gè)導(dǎo)盲孔與所述至少兩絕緣材料疊層上。本發(fā)明的實(shí)施例另提供一種復(fù)合埋入式元件結(jié)構(gòu)，包括一第一埋入式封裝構(gòu)件 包括一第一和一第二核心基板構(gòu)成的一第一復(fù)合基板結(jié)構(gòu)，該第一和第二核心基板是通 過一第一粘結(jié)層結(jié)合，其中一倒凸字型空間形成于該第一和第二核心基板中；一第一芯片 具有第一組電性接觸墊，固定于至少兩絕緣材料疊層上，并鑲?cè)朐摰雇棺中涂臻g，其中該第 一芯片與該第二核心基板之間具有一空隙；多個(gè)導(dǎo)盲孔穿透所述至少兩絕緣材料疊層，并 對應(yīng)該第一組電性接觸墊；一第一絕緣層設(shè)置于該第一復(fù)合基板結(jié)構(gòu)，且覆蓋所述多個(gè)導(dǎo) 盲孔與所述至少兩材料疊層上；以及一第一增層結(jié)構(gòu)設(shè)置于該第一絕緣層上；一第二埋入 式封裝構(gòu)件包括一第三和一第四核心基板構(gòu)成的一第二復(fù)合基板結(jié)構(gòu)，該第三和第四核 心基板是通過一第二粘結(jié)層結(jié)合，其中一凸字型空間形成于該第三和第四核心基板中；一 第二芯片具有第二組電性接觸墊，固定于至少兩絕緣材料疊層上，并鑲?cè)朐撏棺中涂臻g，其中該第二芯片與該第四核心基板之間具有一空隙；多個(gè)導(dǎo)盲孔穿透所述至少兩絕緣材料疊 層，并對應(yīng)該第二組電性接觸墊；一第二絕緣層設(shè)置于該第二復(fù)合基板結(jié)構(gòu)，且覆蓋所述多 個(gè)導(dǎo)盲孔與所述至少兩材料疊層上；以及一第二增層結(jié)構(gòu)設(shè)置于該第二絕緣層上；其中該 第一和第二埋入式封裝構(gòu)件為背對背設(shè)置，其間通過一第三粘結(jié)層結(jié)合。本發(fā)明的實(shí)施例又提供一種復(fù)合埋入式元件結(jié)構(gòu)的制造方法，包括提供一芯片 具有第一組電性接觸墊，固定于至少兩絕緣材料疊層上，構(gòu)成一預(yù)封裝體；壓合該預(yù)封裝 體、一第一核心板和一第二核心板構(gòu)成的一復(fù)合結(jié)構(gòu)，該第一和第二核心板是通過一第一 粘結(jié)層結(jié)合，其中該復(fù)合結(jié)構(gòu)具有一倒凸字型空間，且該預(yù)封裝體埋入該倒凸字型空間中， 及其中該芯片與該第二核心基板之間具有一空隙；形成多個(gè)導(dǎo)盲孔穿透所述至少兩絕緣材 料疊層，并對應(yīng)所述多個(gè)電性接觸墊；形成一絕緣層設(shè)置于該復(fù)合結(jié)構(gòu)上，且覆蓋所述多個(gè) 導(dǎo)盲孔與所述至少兩絕緣材料疊層上；以及形成一增層結(jié)構(gòu)設(shè)置于該絕緣層上。本發(fā)明的實(shí)施例再提供一種復(fù)合埋入式元件結(jié)構(gòu)的制造方法，包括提供一第一 芯片具有第一組電性接觸墊與一第二芯片具有第二組電性接觸墊，固定于至少兩絕緣材料 疊層上，切割分離成一第一和一第二預(yù)封裝體；壓合該第一預(yù)封裝體、一第一核心板和一第 二核心板構(gòu)成的一第一埋入式封裝構(gòu)件以及該第二預(yù)封裝體、一第三核心板和一第四核心 板構(gòu)成的一第二埋入式封裝構(gòu)件，其中該第一和第二核心板是通過一第一粘結(jié)層結(jié)合，其 中該復(fù)合結(jié)構(gòu)具有一倒凸字型空間，且該第一預(yù)封裝體埋入該倒凸字型空間中，及其中該 第一芯片與該第二核心基板之間具有一空隙；其中該第三和第四核心板是通過一第二粘結(jié) 層結(jié)合，其中該復(fù)合結(jié)構(gòu)具有一凸字型空間，且該第二預(yù)封裝體埋入該凸字型空間中，及其 中該第二芯片與該第四核心基板之間具有一空隙；以及其中該第一和第二埋入式封裝構(gòu)件 為背對背設(shè)置，其間通過一第三粘結(jié)層結(jié)合；形成多個(gè)導(dǎo)盲孔分別穿透所述至少兩絕緣材 料疊層，并對應(yīng)該第一組和第二組電性接觸墊；形成一第一絕緣層設(shè)置于該第一埋入式封 裝構(gòu)件上，且覆蓋所述多個(gè)導(dǎo)盲孔與所述至少兩絕緣材料疊層上，及形成一第二絕緣層設(shè) 置于該第二埋入式封裝構(gòu)件上，且覆蓋所述多個(gè)導(dǎo)盲孔與所述至少兩絕緣材料疊層上；以 及形成一第一增層結(jié)構(gòu)設(shè)置于該第一絕緣層上，及形成一第二增層結(jié)構(gòu)設(shè)置于該第二絕緣 層上。本發(fā)明提供一種可承受應(yīng)力變化的復(fù)合埋入式電子元件封裝結(jié)構(gòu)，將一具有復(fù)合 結(jié)構(gòu)的芯片組嵌埋至基板內(nèi)，此結(jié)構(gòu)可承受應(yīng)力增減，降低基板因應(yīng)力變化所產(chǎn)生的形變。為使本發(fā)明能更明顯易懂，下文特舉實(shí)施例，并配合所附附圖，作詳細(xì)說明如下。
圖1 圖11是顯示根據(jù)本發(fā)明的一實(shí)施例的復(fù)合埋入式元件結(jié)構(gòu)的制造方法，于 各工藝步驟的剖面示意圖。圖12 圖19是顯示根據(jù)本發(fā)明另一實(shí)施例的復(fù)合埋入式元件結(jié)構(gòu)的制造方法， 于各工藝步驟的剖面示意圖。圖20是顯示根據(jù)本發(fā)明的實(shí)施例的移除粘結(jié)層步驟，使雙面封裝體分開成為兩 個(gè)獨(dú)立的埋入式元件結(jié)構(gòu)封裝體200a和200b的剖面示意圖。圖21是顯示根據(jù)本發(fā)明的實(shí)施例采用采用三維堆疊芯片具有雙面增層結(jié)構(gòu)的埋 入式元件結(jié)構(gòu)封裝體600的剖面示意圖。
并且，上述附圖中的附圖標(biāo)記說明如下100、100a、IOOb 預(yù)封裝體；110 承載板；122、122a、122b 第一絕緣膜；124、124a、124b 第二絕緣膜；130、130a、130b 芯片；132、132a、132b 接觸墊；135 裁切步驟；150、150a、150b 開 口 ；200、200a、200b 埋入式元件結(jié)構(gòu)封裝體；210、210a 第一核心板；210b 第三核心板；215 第一窗口；220、220a 第二核心板；220b 第四核心板；225 第二窗口；L 復(fù)合承載板部分的寬度；1 芯片部分的寬度；230、230a、230b 粘結(jié)層；228,228a,228b 空隙；229、229a、229b 縫隙；250、250a、250b 光致抗蝕劑層；260、260a、260b 電鍍金屬；270、270a、270b 絕緣膜；310、310a、310b 層間介電層；320、320a、320b 內(nèi)連線；330、330a、330b、360、360a、360b 導(dǎo)電金屬盲孔；400 埋入式元件結(jié)構(gòu)封裝體；410 粘結(jié)層；500 導(dǎo)通孔結(jié)構(gòu)；510 導(dǎo)電層；520 灌孔材料；600 埋入式元件結(jié)構(gòu)封裝體；650 貫穿芯片的導(dǎo)通孔；710 層間介電層；720 內(nèi)連線；730、760 導(dǎo)電金屬盲孔。
具體實(shí)施例方式以下以各實(shí)施例詳細(xì)說明并伴隨著
的范例，作為本發(fā)明的參考依據(jù)。在 附圖或說明書描述中，相似或相同的部分皆使用相同的圖號。且在附圖中，實(shí)施例的形狀或 是厚度可擴(kuò)大，并以簡化或是方便標(biāo)示。再者，附圖中各元件的部分將以分別描述說明之， 值得注意的是，圖中未圖示或描述的元件，為本領(lǐng)域普通技術(shù)人員所知的形式，另外，特定 的實(shí)施例僅為公開本發(fā)明使用的特定方式，其并非用以限定本發(fā)明。有鑒于此，本發(fā)明的實(shí)施例提供一種可承受應(yīng)力變化的復(fù)合埋入式電子元件封裝 結(jié)構(gòu)，將一具有復(fù)合結(jié)構(gòu)的芯片組嵌埋至基板內(nèi)，此結(jié)構(gòu)可承受應(yīng)力增減，降低基板因應(yīng)力 變化所產(chǎn)生的形變。圖1 圖11是顯示根據(jù)本發(fā)明的一實(shí)施例的復(fù)合埋入式元件結(jié)構(gòu)的制造方法，于 各工藝步驟的剖面示意圖。請參閱圖1，首先提供一承載板110、第一絕緣膜122及第二絕 緣膜124，并壓合成一復(fù)合載板結(jié)構(gòu)。承載板110的用途是以承載為主，于后續(xù)的工藝中會(huì) 被移除，因此并不限定其材質(zhì)。第一絕緣膜122和第二絕緣膜124為不同的材質(zhì)，第一絕緣 膜122具有良好的應(yīng)力抵抗能力(例如聚亞酰胺(PI))，第二絕緣膜124以樹脂材料為主 (例如ABF樹脂)。請參閱圖2，將多個(gè)芯片130倒置貼附于第二絕緣膜124上，接著施以烘烤步驟將 第二絕緣膜124固化。芯片130是由半導(dǎo)體工藝所制作的電子裝置，其主要元件設(shè)置一信 號連接面上并由金屬化連線連接至表面接觸墊132。芯片130的信號連接面面向復(fù)合載板 結(jié)構(gòu)的第二絕緣膜124，使得接觸墊132埋入第二絕緣膜124中。請參閱圖3，移除承載板110，使承載板110與第一絕緣膜122分離，于此第一絕緣 膜122做為一離型膜。于一實(shí)施例中，于移除承載板的過程中，可選擇移除或蝕刻部份的離 型膜。接著，進(jìn)行裁切步驟135以分離成獨(dú)立的預(yù)封裝體100。預(yù)封裝體100包括芯片部分 130的寬度為1，及復(fù)合承載板部分的寬度為L。請參閱圖4，以成型機(jī)分別將第一核心板210上銑孔形成第一窗口 215，以及將第 二核心板220上銑孔形成第二窗口 225。第一窗口 215的尺寸約大于或等于復(fù)合承載板部 分的寬度為L，第二窗口 225的尺寸約大于或等于芯片部分130的寬度為1。接著，請參閱圖5，將預(yù)封裝體100、第一核心板210與第二核心板220加以組裝。 第一核心板210與第二核心板220之間夾置一粘結(jié)層(例如聚丙烯(PP))230，預(yù)封裝體 100的復(fù)合承載板部分埋入第一核心板210的第一窗口 215中，進(jìn)行熱壓合，使得預(yù)封裝體 100埋入第一核心板210與第二核心板220中。由于預(yù)封裝體100和第一窗口 215間僅存 在微小縫隙，在熱壓合的過程中，粘結(jié)層的材料會(huì)順應(yīng)該微小孔隙流動(dòng)。根據(jù)本發(fā)明的一實(shí) 施例，第一核心板210的厚度約等于第一和第二絕緣膜復(fù)合層的厚度。于另一實(shí)施例中，預(yù) 封裝體100和第二窗口 225之間留下縫隙229，第二核心板220的厚度大于或等于芯片130 的厚度留下一空隙228，如圖6所示。應(yīng)注意的是，雖然本發(fā)明所述實(shí)施例是以第一和第二核心板壓合的復(fù)合結(jié)構(gòu)，然 而并不限定于此，也可選用多層堆疊的核心板。于一實(shí)施例中，縫隙229和空隙228可消除 封裝體100的熱應(yīng)力，或者可將一導(dǎo)熱膠(未圖示)填入縫隙229和空隙228，以導(dǎo)出封裝 體100所產(chǎn)生的熱應(yīng)力。請參閱圖7，實(shí)施一激光鉆孔工藝形成多個(gè)開口 150，對應(yīng)各個(gè)接觸墊132，穿透第一和第二絕緣膜122、124，露出接觸墊132的表面。開口 150的型式為盲孔，也可使用其他 工藝，例如光致抗蝕劑光刻及蝕刻工藝形成開口 150對應(yīng)各個(gè)接觸墊132的位置。接著，請參閱圖8，形成一導(dǎo)電層240于第一核心板210與第一絕緣膜122上，順 應(yīng)性地填入開口 150的表面。形成導(dǎo)電層240的方法包括濺鍍法、涂布法、物理氣相沉積法 (PVD)或化學(xué)氣相沉積法(CVD)。接著，貼附一光致抗蝕劑層250于導(dǎo)電層240上，并進(jìn)行 圖像轉(zhuǎn)移，形成開環(huán)，露出開口 150區(qū)域。請參閱圖9，進(jìn)行電鍍，形成電鍍金屬260 (例如銅/錫/錫銀銅/鎳/鋁/鎢/上 述或其他合金)于開環(huán)內(nèi)，填滿該開口 150與接觸墊132電性接觸。接著，請參閱圖10，去除 光致抗蝕劑層250，并蝕刻移除多余的導(dǎo)電層240，露出第一核心板210。接著，壓合一絕緣膜 270于第一核心板210和電鍍金屬260上，完成符合埋入式元件結(jié)構(gòu)封裝體200的制作。應(yīng)了解的是，于另一實(shí)施例中，可通過形成多層絕緣層及金屬化的工藝，形成增層 結(jié)構(gòu)，包括層間介電層310、內(nèi)連線320和導(dǎo)電金屬盲孔330、360，如圖11所示。接著，后續(xù) 進(jìn)行SR和B/E工藝，以完成電路板的制作。根據(jù)本發(fā)明所公開的實(shí)施例，通過多層核心板之間夾置粘結(jié)層，而構(gòu)成復(fù)合基板 結(jié)構(gòu)，可吸收應(yīng)力變化，減緩基板變形狀況。再者，在芯片的電性連接端采絕緣膜(例如ABF 樹脂)與離型膜(例如PI)結(jié)合的復(fù)合結(jié)構(gòu)，可吸收應(yīng)力變化，減緩芯片受應(yīng)力變化產(chǎn)生形 變。更有甚者，芯片的電性連接結(jié)構(gòu)因應(yīng)力變化而導(dǎo)致的破損斷裂情形，也可因此結(jié)構(gòu)設(shè)計(jì) 而減輕。由于埋入式芯片組采復(fù)合式結(jié)構(gòu)，其本身已具有承受應(yīng)力變化的效果，在搭配復(fù)合 核心板的設(shè)計(jì)，可更進(jìn)一步地強(qiáng)化應(yīng)力變化的承受度。此外，芯片組是采用鑲埋的方式壓合 至核心板中，因此芯片的固定性佳，不因外力而脫落。再者，在芯片的下方采中空設(shè)計(jì)，即形 成空隙構(gòu)造。當(dāng)基板熱脹冷縮變形時(shí)，不影響主體結(jié)構(gòu)。此外，也可選擇填入導(dǎo)熱膠，將芯 片所產(chǎn)生的熱能，通過傳導(dǎo)導(dǎo)出。圖12 圖19是顯示根據(jù)本發(fā)明另一實(shí)施例的復(fù)合埋入式元件結(jié)構(gòu)的制造方法， 于各工藝步驟的剖面示意圖。請參閱圖12，將兩組構(gòu)件加以壓合組裝，包括第一組預(yù)封裝體 100a、第一核心板210a與第二核心板220a，以及第一組預(yù)封裝體100b、第三核心板210b與 第四核心板220b，加以壓合組裝。第一核心板210a與第二核心板220a之間夾置一粘結(jié)層 (例如聚丙烯(PP)) 230a,第一預(yù)封裝體IOOa的復(fù)合承載板部分埋入第一核心板210a的第 一窗口中，進(jìn)行熱壓合，使得第一預(yù)封裝體IOOa埋入第一核心板210a與第二核心板220a 中。同時(shí)，第三核心板210b與第四核心板220b之間夾置一粘結(jié)層(例如聚丙烯(PP))230b， 第二預(yù)封裝體IOOb的復(fù)合承載板部分埋入第三核心板210b的第一窗口中，進(jìn)行熱壓合，使 得第二預(yù)封裝體IOOb埋入第三核心板210b與第四核心板220b中。由于第一和第二預(yù)封 裝體IOOa和IOOb與第二和第四核心板的窗口間僅存在微小縫隙，在熱壓合的過程中，粘結(jié) 層的材料會(huì)順應(yīng)該微小孔隙流動(dòng)，并在間隙之間留下縫隙229a和229b。第二核心板220a 的厚度大于或等于芯片130a的厚度，并留下一空隙228a。相同地，第四核心板220b的厚度 大于或等于芯片130b的厚度，并留下一空隙228b，如圖13所示。請參閱圖14，實(shí)施一激光鉆孔工藝形成多個(gè)開口 150a，對應(yīng)各個(gè)接觸墊132a，穿 透第一和第二絕緣膜122a、124a，露出接觸墊132a的表面。相對地，可另實(shí)施一激光鉆孔工 藝形成多個(gè)開口 150b，對應(yīng)各個(gè)接觸墊132b，穿透第三和第四絕緣膜122b、124b，露出接觸 墊132b的表面。開口 150a、150b的型式為盲孔，也可使用其他工藝，例如光致抗蝕劑光刻及蝕刻工藝形成開口 150a、150b對應(yīng)各個(gè)接觸墊132a、132b的位置。接著，請參閱圖15，形成一第一導(dǎo)電層240a于第一核心板210a與第一絕緣膜 122a上，順應(yīng)性地填入開口 150a的表面。相對地，形成一第二導(dǎo)電層240b于第三核心板 210b與第三絕緣膜122b上，順應(yīng)性地填入開口 150b的表面。形成第一和第二導(dǎo)電層240a、240b的方法包括濺鍍法、涂布法、物理氣相沉積法 (PVD)或化學(xué)氣相沉積法(CVD)。接著，貼附一光致抗蝕劑層250a于第一導(dǎo)電層240a上， 并進(jìn)行圖像轉(zhuǎn)移，形成開環(huán)，露出開口 150a區(qū)域，以及貼附另一光致抗蝕劑層250b于第二 導(dǎo)電層240b上，并進(jìn)行圖像轉(zhuǎn)移，形成開環(huán)，露出開口 150b區(qū)域。請參閱圖16，進(jìn)行電鍍，形成電鍍金屬260a (例如銅/錫/錫銀銅/鎳/鋁/鎢/上 述或其他合金)于開環(huán)內(nèi)，填滿該開口 150a與接觸墊132a電性接觸，并電鍍金屬260b (例 如銅/錫/錫銀銅/鎳/鋁/鎢/上述或其他合金)于開環(huán)內(nèi)，填滿該開口 150b與接觸墊 132b電性接觸。接著，請參閱圖17，去除光致抗蝕劑層250a、250b，并蝕刻移除多余的第一和第二 導(dǎo)電層240a、240b，露出第一核心板210a和第三核心板210b。接著，壓合一第一絕緣膜270a 于第一核心板210a和電鍍金屬260a上，以及壓合一第二絕緣膜270b于第三核心板210b 和電鍍金屬260b上。請參閱圖18，可通過形成多層絕緣層及金屬化的工藝，分別形成增層結(jié)構(gòu)于第一 和第二絕緣膜270a、270b上。所述第一絕緣膜270a上的增層結(jié)構(gòu)包括層間介電層310a、 內(nèi)連線320a和導(dǎo)電金屬盲孔330a、360a，第二絕緣膜270b上的增層結(jié)構(gòu)包括層間介電層 310b、內(nèi)連線320b和導(dǎo)電金屬盲孔330b、360b。接著，可選擇在形成增層結(jié)構(gòu)的工藝中，同時(shí)形成導(dǎo)通孔結(jié)構(gòu)。請參閱圖19，在芯 片封裝體的周邊區(qū)域形成導(dǎo)通孔結(jié)構(gòu)500，導(dǎo)通孔結(jié)構(gòu)500的內(nèi)側(cè)壁上具有導(dǎo)電層510，使 得上下層的芯片堆疊IOOa和IOOb能通過導(dǎo)電層510電性連接。導(dǎo)通孔內(nèi)部填充絕緣材料 或灌孔材料520。接著，后續(xù)進(jìn)行SR和B/E工藝，以完成雙層或多層埋入式元件結(jié)構(gòu)封裝體 400的制作。另一方面，也可選擇在芯片封裝體的周邊區(qū)域不形成導(dǎo)通孔結(jié)構(gòu)。也即，在完成增 層結(jié)構(gòu)之后，以物理剝除或化學(xué)蝕刻方法去除粘結(jié)層410，使封裝體分開成為兩個(gè)獨(dú)立的埋 入式元件結(jié)構(gòu)封裝體200a和200b，如圖20所示。接著，后續(xù)分別進(jìn)行SR和B/E工藝，以完 成電路板的制作。應(yīng)注意的是，本發(fā)明所公開的各實(shí)施例所采用的芯片并不限于單面芯片，也即有 源元件并非僅制作于晶片的一面上，也可采用雙面芯片或三維堆疊芯片。請參閱圖21，利用 圖1 圖11所公開的實(shí)施例的工藝步驟，采用三維堆疊芯片100c，雙面皆設(shè)置接觸墊132a 和132b，并通過貫穿芯片的導(dǎo)通孔(又稱through silicon via,TSV)650電性連接接觸墊 132a和132b及各有源元件。在完成第一面的增層結(jié)構(gòu)之后，包括形成層間介電層310、內(nèi) 連線320和導(dǎo)電金屬盲孔330、360，以電性連接正面的接觸墊132a，接著，再進(jìn)行第二面的 增層結(jié)構(gòu)，包括形成層間介電層710、內(nèi)連線720和導(dǎo)電金屬盲孔730、760，以電性連接背面 的接觸墊132b。接著，后續(xù)進(jìn)行SR和B/E工藝，以完成雙層或多層埋入式元件結(jié)構(gòu)封裝體 600的制作。根據(jù)本發(fā)明所公開的實(shí)施例，芯片上方的雙層復(fù)合結(jié)構(gòu)，主要以兩種以上的絕緣膜類為主。所述雙層復(fù)合結(jié)構(gòu)的設(shè)計(jì)主要是為了抵銷造成基板形變的應(yīng)力。若基板材料向 下彎曲，則復(fù)合材下方可使用較堅(jiān)硬的材質(zhì)，以抵抗向下彎曲的應(yīng)力。例如，通過使用ABF 與PI材料，由于PI經(jīng)烘烤后較ABF更為堅(jiān)硬，故可置于ABF下方，抵抗向下變形的應(yīng)力。再 者，復(fù)合層結(jié)構(gòu)所采用的兩種材料可視基板的狀況而決定。例如，基板向上或向下彎曲，可 決定兩絕緣材料的相對位置。絕緣材料的厚度以及種類，皆需視實(shí)際產(chǎn)品需求而決定，而以 最佳化的實(shí)施方法進(jìn)行。此外，絕緣材料的種類可如一般電路板界所使用的絕緣材料，例如 ABF、PP、或PI等，抑或者為高分子聚合物等材料，如PMMA、PVC等。 本發(fā)明雖以較佳實(shí)施例公開如上，然其并非用以限定本發(fā)明的范圍，任何本領(lǐng)域 普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤飾，因此本發(fā)明的 保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種復(fù)合埋入式元件結(jié)構(gòu)，包括至少兩核心基板構(gòu)成的一復(fù)合基板結(jié)構(gòu)，所述至少兩核心基板之間是通過一粘結(jié)層結(jié)合；一第一開口于一上層核心基板中，及一第二開口于一下層核心基板中，其中該第一開 口大于該第二開口構(gòu)成一倒凸字型空間；一芯片具有第一組電性接觸墊，固定于至少兩絕緣材料疊層上，并鑲?cè)朐摰雇棺中涂?間，其中該芯片埋入該第二開口中，并與該下層核心基板之間具有一空隙；多個(gè)導(dǎo)盲孔穿透所述至少兩材料疊層，對應(yīng)并電性連接所述多個(gè)電性接觸墊；以及 一絕緣層設(shè)置于該復(fù)合基板結(jié)構(gòu)上，且覆蓋所述多個(gè)導(dǎo)盲孔與所述至少兩絕緣材料疊 層上。
2.如權(quán)利要求1所述的復(fù)合埋入式元件結(jié)構(gòu)，還包括一增層結(jié)構(gòu)設(shè)置于該絕緣層上， 其中該增層結(jié)構(gòu)包括一層間介電層、一內(nèi)連線和一導(dǎo)電金屬盲孔，以電性連接該芯片的電 性接觸墊。
3.如權(quán)利要求1所述的復(fù)合埋入式元件結(jié)構(gòu)，其中所述至少兩絕緣材料疊層包括一第 一絕緣層和一第二絕緣層所構(gòu)成的復(fù)合結(jié)構(gòu)。
4.如權(quán)利要求3所述的復(fù)合埋入式元件結(jié)構(gòu)，其中該第一絕緣層具有良好的應(yīng)力抵抗 能力，包括聚亞酰胺。
5.如權(quán)利要求3所述的復(fù)合埋入式元件結(jié)構(gòu)，其中該第二絕緣層包括ABF系列的樹脂 材料。
6.如權(quán)利要求1所述的復(fù)合埋入式元件結(jié)構(gòu)，還包括一導(dǎo)熱膠填入該空隙，以導(dǎo)出芯 片所產(chǎn)生的熱應(yīng)力。
7.如權(quán)利要求1所述的復(fù)合埋入式元件結(jié)構(gòu)，其中該粘結(jié)層的材質(zhì)包括聚丙烯。
8.如權(quán)利要求1所述的復(fù)合埋入式元件結(jié)構(gòu)，其中該芯片為一雙面芯片，具有第二組 電性接觸墊于該芯片的背面上，并通過至少一貫穿芯片的導(dǎo)通孔電性連接第一組和第二組 電性接觸墊。
9.如權(quán)利要求8所述的復(fù)合埋入式元件結(jié)構(gòu)，還包括一額外的增層結(jié)構(gòu)設(shè)置于該芯片 的背面上，其中該額外的增層結(jié)構(gòu)包括一層間介電層、一內(nèi)連線和一導(dǎo)電金屬盲孔，以電性 連接該芯片的第二組電性接觸墊。
10.一種復(fù)合埋入式元件結(jié)構(gòu)，包括 一第一埋入式封裝構(gòu)件，包括一第一和一第二核心基板構(gòu)成的一第一復(fù)合基板結(jié)構(gòu)，該第一和第二核心基板是通過 一第一粘結(jié)層結(jié)合，其中一倒凸字型空間形成于該第一和第二核心基板中；一第一芯片具有第一組電性接觸墊，固定于至少兩絕緣材料疊層上，并鑲?cè)朐摰雇棺?型空間，其中該第一芯片與該第二核心基板之間具有一空隙；多個(gè)導(dǎo)盲孔穿透所述至少兩絕緣材料疊層，并對應(yīng)該第一組電性接觸墊； 一第一絕緣層設(shè)置于該第一復(fù)合基板結(jié)構(gòu)，且覆蓋所述多個(gè)導(dǎo)盲孔與所述至少兩絕緣 材料疊層上；以及一第一增層結(jié)構(gòu)設(shè)置于該第一絕緣層上； 一第二埋入式封裝構(gòu)件，包括一第三和一第四核心基板構(gòu)成的一第二復(fù)合基板結(jié)構(gòu)，該第三和第四核心基板是通過 一第二粘結(jié)層結(jié)合，其中一凸字型空間形成于該第三和第四核心基板中；一第二芯片具有第二組電性接觸墊，固定于至少兩絕緣材料疊層上，并鑲?cè)朐撏棺中?空間，其中該第二芯片與該第四核心基板之間具有一空隙；多個(gè)導(dǎo)盲孔穿透所述至少兩絕緣材料疊層，并對應(yīng)該第二組電性接觸墊； 一第二絕緣層設(shè)置于該第二復(fù)合基板結(jié)構(gòu)，且覆蓋所述多個(gè)導(dǎo)盲孔與所述至少兩絕緣 材料疊層上；以及一第二增層結(jié)構(gòu)設(shè)置于該第二絕緣層上；其中該第一和第二埋入式封裝構(gòu)件為背對背設(shè)置，其間通過一第三粘結(jié)層結(jié)合。
11.如權(quán)利要求10所述的復(fù)合埋入式元件結(jié)構(gòu)，還包括一導(dǎo)通孔結(jié)構(gòu)的內(nèi)側(cè)壁上具有 一導(dǎo)電層，使得該第一和第二埋入式封裝構(gòu)件通過導(dǎo)電層電性連接。
12.如權(quán)利要求10所述的復(fù)合埋入式元件結(jié)構(gòu)，其中該第三粘結(jié)層的材質(zhì)包括聚丙火布。
13.一種復(fù)合埋入式元件結(jié)構(gòu)的制造方法，包括提供一芯片具有第一組電性接觸墊，固定于至少兩絕緣材料疊層上，構(gòu)成一預(yù)封裝體；壓合該預(yù)封裝體、一第一核心板和一第二核心板構(gòu)成的一復(fù)合結(jié)構(gòu)，該第一和第二核 心板是通過一第一粘結(jié)層結(jié)合，其中該復(fù)合結(jié)構(gòu)具有一倒凸字型空間，且該預(yù)封裝體鑲?cè)?該倒凸字型空間中，及其中該芯片與該第二核心基板之間具有一空隙；形成多個(gè)導(dǎo)盲孔穿透所述至少兩絕緣材料疊層，并對應(yīng)所述多個(gè)電性接觸墊； 形成一絕緣層設(shè)置于該復(fù)合結(jié)構(gòu)上，且覆蓋所述多個(gè)導(dǎo)盲孔與所述至少兩絕緣材料疊 層上；以及形成一增層結(jié)構(gòu)設(shè)置于該絕緣層上。
14.如權(quán)利要求13所述的復(fù)合埋入式元件結(jié)構(gòu)的制造方法，其中該增層結(jié)構(gòu)包括一層 間介電層、一內(nèi)連線和一導(dǎo)電金屬盲孔，以電性連接該芯片的電性接觸墊。
15.如權(quán)利要求13所述的復(fù)合埋入式元件結(jié)構(gòu)的制造方法，其中所述至少兩絕緣材料 疊層包括一第一絕緣層和一第二絕緣層所構(gòu)成的復(fù)合結(jié)構(gòu)。
16.如權(quán)利要求15所述的復(fù)合埋入式元件結(jié)構(gòu)的制造方法，其中該第一絕緣層具有良 好的應(yīng)力抵抗能力，包括聚亞酰胺。
17.如權(quán)利要求15所述的復(fù)合埋入式元件結(jié)構(gòu)的制造方法，其中該第二絕緣層包括 ABF系列的樹脂材料。
18.如權(quán)利要求13所述的復(fù)合埋入式元件結(jié)構(gòu)的制造方法，還包括填入一導(dǎo)熱膠該空 隙中，以導(dǎo)出芯片所產(chǎn)生的熱應(yīng)力。
19.如權(quán)利要求13所述的復(fù)合埋入式元件結(jié)構(gòu)的制造方法，其中該粘結(jié)層的材質(zhì)包括聚丙烯。
20.如權(quán)利要求13所述的復(fù)合埋入式元件結(jié)構(gòu)的制造方法，其中該芯片為一雙面芯片 具有第二組電性接觸墊于該芯片的背面上，并通過至少一貫穿芯片的導(dǎo)通孔電性連接第一 組和第二組電性接觸墊。
21.如權(quán)利要求20所述的復(fù)合埋入式元件結(jié)構(gòu)的制造方法，還包括形成一額外的增層結(jié)構(gòu)于該芯片的背面上，其中該額外的增層結(jié)構(gòu)包括一層間介電層、一內(nèi)連線和一導(dǎo)電金 屬盲孔，以電性連接該芯片的第二組電性接觸墊。
22.一種復(fù)合埋入式元件結(jié)構(gòu)的制造方法，包括提供一第一芯片具有第一組電性接觸墊與一第二芯片具有第二組電性接觸墊，固定于 至少兩絕緣材料疊層上，切割分離成一第一和一第二預(yù)封裝體；壓合該第一預(yù)封裝體、一第一核心板和一第二核心板構(gòu)成的一第一埋入式封裝構(gòu)件以 及該第二預(yù)封裝體、一第三核心板和一第四核心板構(gòu)成的一第二埋入式封裝構(gòu)件，其中該 第一和第二核心板是通過一第一粘結(jié)層結(jié)合，其中該復(fù)合結(jié)構(gòu)具有一倒凸字型空間，且該 第一預(yù)封裝體鑲?cè)朐摰雇棺中涂臻g中，及其中該第一芯片與該第二核心基板之間具有一空 隙；其中該第三和第四核心板是通過一第二粘結(jié)層結(jié)合，其中該復(fù)合結(jié)構(gòu)具有一凸字型空 間，且該第二預(yù)封裝體鑲?cè)朐撏棺中涂臻g中，及其中該第二芯片與該第四核心基板之間具 有一空隙；以及其中該第一和第二埋入式封裝構(gòu)件為背對背設(shè)置，其間通過一第三粘結(jié)層 結(jié)合；形成多個(gè)導(dǎo)盲孔分別穿透所述至少兩絕緣材料疊層，并對應(yīng)該第一組和第二組電性接 觸墊；形成一第一絕緣層設(shè)置于該第一埋入式封裝構(gòu)件上，且覆蓋所述多個(gè)導(dǎo)盲孔與所述至 少兩絕緣材料疊層上，及形成一第二絕緣層設(shè)置于該第二埋入式封裝構(gòu)件上，且覆蓋所述 多個(gè)導(dǎo)盲孔與所述至少兩絕緣材料疊層上；以及形成一第一增層結(jié)構(gòu)設(shè)置于該第一絕緣層上，及形成一第二增層結(jié)構(gòu)設(shè)置于該第二絕 緣層上。
23.如權(quán)利要求22所述的復(fù)合埋入式元件結(jié)構(gòu)的制造方法，還包括形成一導(dǎo)通孔結(jié)構(gòu) 穿透該第一和第二埋入式封裝構(gòu)件，其中該導(dǎo)通孔結(jié)構(gòu)的內(nèi)側(cè)壁上具有一導(dǎo)電層，使得該 第一和第二埋入式封裝構(gòu)件通過導(dǎo)電層電性連接。
24.如權(quán)利要求22所述的復(fù)合埋入式元件結(jié)構(gòu)的制造方法，還包括移除該第三粘結(jié) 層，以分離成兩獨(dú)立的第一和第二埋入式封裝構(gòu)件。
全文摘要
本發(fā)明提供一種復(fù)合埋入式元件結(jié)構(gòu)及其制造方法。復(fù)合埋入式元件結(jié)構(gòu)包括至少兩核心基板構(gòu)成的一復(fù)合基板結(jié)構(gòu)，至少兩核心基板之間是通過一粘結(jié)層結(jié)合。一第一開口于一上層核心基板中，及一第二開口于一下層核心基板中，其中該第一開口大于該第二開口構(gòu)成一倒凸字型空間。一芯片具有第一組電性接觸墊，固定于至少兩絕緣材料疊層上，并鑲?cè)朐摰雇棺中涂臻g，其中該芯片埋入該第二開口中，并與該下層核心基板之間具有一空隙。多個(gè)導(dǎo)盲孔穿透至少兩材料疊層，對應(yīng)并電性連接多個(gè)電性接觸墊，以及一絕緣層設(shè)置于該復(fù)合基板結(jié)構(gòu)上，且覆蓋多個(gè)導(dǎo)盲孔與至少兩絕緣材料疊層上。本發(fā)明的結(jié)構(gòu)可承受應(yīng)力增減，降低基板因應(yīng)力變化所產(chǎn)生的形變。
文檔編號H01L21/58GK102117782SQ20101000142
公開日2011年7月6日 申請日期2010年1月6日 優(yōu)先權(quán)日2010年1月6日
發(fā)明者張騰宇, 林賢杰 申請人:南亞電路板股份有限公司