專利名稱：制作半導(dǎo)體組件的方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種制作半導(dǎo)體組件的方法，尤指一種制作具有溝渠式金屬氧化物半導(dǎo)體晶體管組件及嵌入式肖特基二極管(embedded SBD)組件的集成電路的方法。
背景技術(shù)：
肖特基二極管組件是由金屬與半導(dǎo)體接面構(gòu)成的二極管組件，且由于其啟動電壓較PN 二極管組件為低，加上反應(yīng)速度較快，因此目前廣泛地應(yīng)用在電源轉(zhuǎn)換電路(power converter)上。在公知電源轉(zhuǎn)換電路，例如降壓電路(buck circuit)之中，肖特基二極管組件是采取外接方式與轉(zhuǎn)換電路中的金屬氧化物半導(dǎo)體晶體管組件連接，然而由于外接式的肖特基二極管組件的成本較高，因此造成成本的增加。

發(fā)明內(nèi)容
本發(fā)明提供一種制作半導(dǎo)體組件的方法，以解決公知技術(shù)所面臨的問題。為達上述目的，本發(fā)明提供一種制作半導(dǎo)體組件的方法，包括下列步驟提供一半導(dǎo)體基底，并于所述半導(dǎo)體基底上定義出一柵極導(dǎo)線區(qū)、一溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)與一嵌入式肖特基二極管組件區(qū)，其中所述半導(dǎo)體基底具有一第一摻雜類型；于所述柵極導(dǎo)線區(qū)的所述半導(dǎo)體基底的一上表面形成一絕緣層；于所述溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)的所述半導(dǎo)體基底中形成至少一溝渠；于所述半導(dǎo)體基底的所述上表面與所述溝渠的內(nèi)壁形成一介電薄膜；于所述絕緣層與所述介電薄膜上形成一摻雜半導(dǎo)體層，并使所述摻雜半導(dǎo)體層填入所述溝渠之內(nèi)；去除部分所述摻雜半導(dǎo)體層，以于所述溝渠之內(nèi)形成一柵極，以及于所述柵極導(dǎo)線區(qū)形成一柵極連接導(dǎo)線，其中所述柵極連接導(dǎo)線與所述柵極電性連接；對所述溝渠之外的所述嵌入式晶體管組件區(qū)的所述半導(dǎo)體基底進行摻雜，以形成至少一基體摻雜區(qū)，其中所述基體摻雜區(qū)具有一第二摻雜類型；于所述基體摻雜區(qū)上形成一掩模圖案，部分覆蓋所述基體摻雜區(qū)，并對所述掩模圖案曝露出的所述基體摻雜區(qū)進行摻雜，以于所述基體摻雜區(qū)內(nèi)形成二源極摻雜區(qū)，其中所述源極摻雜區(qū)具有所述第一摻雜類型；去除所述掩模圖案；于所述半導(dǎo)體基底上形成一介電層，其中所述介電層具有至少一源極開口曝露出所述源極摻雜區(qū)之間的所述基體摻雜區(qū)；于所述溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)的所述源極摻雜區(qū)之間的所述基體摻雜區(qū)中形成一源極接觸摻雜區(qū)，以及于所述嵌入式肖特基二極管組件區(qū)的所述半導(dǎo)體基底中形成至少一肖特基耐壓摻雜區(qū)，其中所述源極接觸摻雜區(qū)與所述肖特基耐壓摻雜區(qū)具有所述第二摻雜類型；以及于所述柵極導(dǎo)線區(qū)上形成一柵極線，以及于所述溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)與所述嵌入式肖特基二極管組件區(qū)上形成一源極電極，其中所述柵極線與所述柵極導(dǎo)線區(qū)的所述柵極連接導(dǎo)線電性連接，所述源極電極與所述溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)的所述源極接觸摻雜區(qū)以及所述嵌入式肖特基二極管組件區(qū)的所述半導(dǎo)體基底電性連接。本發(fā)明制作半導(dǎo)體組件的方法于半導(dǎo)體基底中同時制作出溝渠式金屬氧化物半導(dǎo)體晶體管組件以及嵌入式肖特基二極管組件，而嵌入式肖特基二極管組件具有較低的電阻，因此具有較低順向偏壓壓降而可減少電力損耗。再者，嵌入式肖特基二極管組件僅需通過改變肖特基耐壓摻雜區(qū)的摻雜濃度、寬度或外延層厚度，即可調(diào)整耐壓能力。此外，嵌入式肖特基二極管組件亦可節(jié)省額外購置肖特基二極管組件的成本。


圖1至圖13繪示了本發(fā)明--優(yōu)選實施例制作半導(dǎo)體組件的方法示意圖。
圖14繪示了本發(fā)明另一優(yōu)選實施例制作半導(dǎo)體組件的方法示意圖。
其中，附圖標(biāo)記說明如下
10半導(dǎo)體基底101 上表面
102下表面103 硅基材
104外延硅層IOA 柵極導(dǎo)線區(qū)
IOB溝渠式金屬氧化物半導(dǎo)體晶IOC 嵌入式肖特基件區(qū)
體管組件區(qū)
12絕緣層14 掩模圖案
16犧牲層18 掩模圖案
20溝渠22 犧牲氧化層
24介電薄膜26 摻雜半導(dǎo)體層
28掩模圖案30 柵極
32柵極連接導(dǎo)線34基體摻雜區(qū)
36掩模圖案38源極摻雜區(qū)
40介電層40A源極開口
42掩模圖案44掩模圖案
44A開口46肖特基耐壓摻雜區(qū)
48掩模層50源極接觸摻雜區(qū)
52柵極線54源極電極
具體實施例方式
請參考圖1至圖13。圖1至圖13繪示了本發(fā)明一優(yōu)選實施例制作半導(dǎo)體組件的方法示意圖。如圖1所示，首先提供一半導(dǎo)體基底10。半導(dǎo)體基底10包括一上表面101與一下表面102，且半導(dǎo)體基底10上定義有一柵極導(dǎo)線區(qū)10A、一溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)IOB與一嵌入式肖特基二極管組件區(qū)10C。在本實施例中，半導(dǎo)體基底10包括一硅基材103，以及一外延硅層104位于硅基材103上，且在嵌入式肖特基二極管組件區(qū)IOC 的外延硅層104的厚度可視耐壓需求加以調(diào)整，以控制后續(xù)形成的嵌入式肖特基二極管組件的耐壓能力?；旧希庋庸鑼?04的厚度愈厚具有優(yōu)選的耐壓能力，但外延硅層104的厚度亦會影響肖特基二極管的特性，因此應(yīng)視耐壓能力與肖特基二極管組件的特性需求作適當(dāng)?shù)倪x擇。然而，半導(dǎo)體基底10的材料并不以此為限，而可為其它適合的半導(dǎo)體材質(zhì)所構(gòu)成的單層或復(fù)合半導(dǎo)體基底。此外，硅基材103與外延硅層104均具有第一摻雜類型， 例如N型，但硅基材103為重度摻雜，且其摻雜濃度高于外延硅層104的摻雜濃度。接著于半導(dǎo)體基底10的上表面101形成一絕緣層12，并于絕緣層12上形成一掩模圖案14，例如利用第一道光罩配合微影工藝形成一光阻圖案。隨后，蝕刻未被掩模圖案14覆蓋的絕緣層 12以曝露出溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)IOB的半導(dǎo)體基底10，而保留柵極導(dǎo)線區(qū)IOA與嵌入式肖特基二極管組件區(qū)IOC的絕緣層12。在本實施例中，絕緣層12可為一氧化硅層，并通過沉積或熱氧化等工藝加以形成，但其材質(zhì)或形成方法并不以此為限。絕緣層12的作用在于隔絕半導(dǎo)體基底10與后續(xù)形成的柵極連接導(dǎo)線，以及保護嵌入式肖特基二極管組件區(qū)IOC的半導(dǎo)體基底10，使其不致于后續(xù)工藝中受損。如圖2所示，去除掩模圖案14，接著選擇性地于半導(dǎo)體基底10的上表面101以及隔絕緣12上形成一犧牲層16，其中犧牲層16可為例如一由化學(xué)氣相沉積工藝形成的氧化硅層。隨后，于犧牲層16上形成另一掩模圖案18，例如利用第二道光罩配合微影工藝形成一光阻圖案，其中掩模圖案18覆蓋柵極導(dǎo)線區(qū)IOA與嵌入式肖特基二極管組件區(qū)10C，但曝露出部分溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)IOB的犧牲層16。掩模圖案18用以定義溝渠的位置，而犧牲層16的作用在于避免掩模圖案18于蝕刻溝渠時受損，而造成溝渠的圖案精準(zhǔn)度下降。如圖3所示，接著將未被掩模圖案18覆蓋的犧牲層16蝕除。隨后如圖4所示，對溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)IOB內(nèi)未被掩模圖案18與犧牲層16覆蓋的半導(dǎo)體基底10進行蝕刻，以于半導(dǎo)體基底10中形成復(fù)數(shù)個溝渠20。如圖5所示，去除掩模圖案 18與犧牲層16。接著選擇性地于溝渠20的內(nèi)壁形成一犧牲氧化層22，例如利用熱氧化工藝。如圖6所示，隨后再將犧牲氧化層22移除。如圖7所示，于半導(dǎo)體基底10的上表面101與溝渠20的內(nèi)壁形成一介電薄膜M。 介電薄膜M作為溝渠式晶體管組件的柵極介電層之用，其可為一氧化硅薄膜或由其它介電材質(zhì)構(gòu)成。接著，于絕緣層12與介電薄膜M上形成一摻雜半導(dǎo)體層沈，并使摻雜半導(dǎo)體層沈填入溝渠20之內(nèi)。隨后，于摻雜半導(dǎo)體層沈上形成一掩模圖案觀，例如利用第三道光罩配合微影工藝形成一光阻圖案，其中掩模圖案觀曝露出嵌入式肖特基二極管組件區(qū) IOC與部分溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)IOB的摻雜半導(dǎo)體層26。如圖8所示，蝕刻未被掩模圖案觀覆蓋的摻雜半導(dǎo)體層26，以于溝渠20之內(nèi)形成柵極30，以及于柵極導(dǎo)線區(qū)IOA形成一柵極連接導(dǎo)線32，其中柵極連接導(dǎo)線32與柵極30 電性連接。在本實施例中，摻雜半導(dǎo)體層沈的材質(zhì)選用多晶硅，但不以此為限而可為其它適合的材質(zhì)。接著，對溝渠20之外的溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)IOB的半導(dǎo)體基底10進行摻雜，以形成至少一基體摻雜區(qū)34，其中基體摻雜區(qū)34具有第二摻雜類型，例如P型。隨后，將掩模圖案觀移除。
如圖9所示，于基體摻雜區(qū)34上形成一掩模圖案36，例如利用第四道光罩配合微影工藝形成一光阻圖案，其中掩模圖案36覆蓋柵極導(dǎo)線區(qū)IOA的柵極連接導(dǎo)線32與嵌入式肖特基二極管組件區(qū)IOC的絕緣層12，而曝露出部分基體摻雜區(qū)34。接著對掩模圖案36 曝露出的基體摻雜區(qū)34進行摻雜，以于基體摻雜區(qū)34內(nèi)形成二具有第一摻雜類型的源極摻雜區(qū)38。如圖10所示，移除掩模圖案36以及嵌入式肖特基二極管組件區(qū)IOC的絕緣層12。 接著于半導(dǎo)體基底10以及柵極連接導(dǎo)線32上形成一介電層40，并于介電層40上形成一掩模圖案42，例如利用第五道光罩配合微影工藝形成一光阻圖案，其中介電層40可為例如硼磷硅玻璃(BPSG)或其它材質(zhì)所形成的介電層。隨后，蝕刻未被掩模圖案42覆蓋的介電層 40，以形成至少一源極開口 40A，曝露出部分基體摻雜區(qū)34。如圖11所示，移除掩模圖案42。隨后，于嵌入式肖特基二極管組件區(qū)IOC的半導(dǎo)體基底10上形成另一掩模圖案44，例如利用第六道光罩配合微影工藝形成一光阻圖案，其中掩模圖案44具有至少一開口 44A，曝露出嵌入式肖特基二極管組件區(qū)IOC的部分半導(dǎo)體基底10，以定義出肖特基耐壓摻雜區(qū)的位置與尺寸。接著，經(jīng)由介電層40的源極開口 40A 與掩模圖案44的開口 44A對半導(dǎo)體基底10進行離子布植，以于溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)IOB與嵌入式肖特基二極管組件區(qū)IOC的半導(dǎo)體基底10中形成第二摻雜類型的摻雜區(qū)，其中嵌入式肖特基二極管組件區(qū)IOC的半導(dǎo)體基底10中的摻雜區(qū)為肖特基耐壓摻雜區(qū)46。肖特基耐壓摻雜區(qū)46的作用在于提高肖特基二極管組件的耐壓能力，避免電壓直接于嵌入式肖特基二極管組件區(qū)IOC貫穿半導(dǎo)體基底10。值得說明的是，肖特基二極管組件的耐壓能力可通過調(diào)整肖特基耐壓摻雜區(qū)46的摻雜濃度、能量或是寬度加以調(diào)整， 但上述參數(shù)亦會影響到肖特基二極管組件的特性，因此需選擇適當(dāng)?shù)男ぬ鼗蛪簱诫s區(qū)46 的摻雜濃度、能量或是寬度，以達到所需的最適耐壓能力并使肖特基二極管組件具有所需的特性。例如在本實施例中，肖特基耐壓摻雜區(qū)46的摻雜濃度約為IO14至K^atoms/cm2， 離子布植能量約為30至80KeV，而肖特基耐壓摻雜區(qū)46的寬度約介于0. 35至1. 5微米，但不以此為限。如圖12所示，去除嵌入式肖特基二極管組件區(qū)IOC其特征在于，掩模圖案44。隨后再于嵌入式肖特基二極管組件區(qū)IOC上形成一掩模層48，再進行另一離子布植，經(jīng)由介電層40的源極開口 40A對半導(dǎo)體基底10進行摻雜，以于溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)IOB的源極摻雜區(qū)38之間的半導(dǎo)體基底10中形成至少一具有第二摻雜類型的源極接觸摻雜區(qū)50。在本實施例中，源極摻雜區(qū)38的摻雜濃度大于( > )源極接觸摻雜區(qū)50 的摻雜濃度，且源極接觸摻雜區(qū)50的摻雜濃度>基體摻雜區(qū)34的摻雜濃度，但并不以此為限。另外，肖特基耐壓摻雜區(qū)46與源極接觸摻雜區(qū)50分別利用不同的離子布植加以制作， 且源極接觸摻雜區(qū)50的摻雜濃度高于肖特基耐壓摻雜區(qū)46的摻雜濃度，然而肖特基耐壓摻雜區(qū)46的摻雜濃度可視耐壓需求不同加以提升或降低，且其可與源極接觸摻雜區(qū)50利用相同的離子布植加以制作。如圖13所示，移除嵌入式肖特基二極管組件區(qū)IOC的掩模層48。隨后，于柵極導(dǎo)線區(qū)IOA上形成一柵極線52，以及于溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)IOB與嵌入式肖特基二極管組件區(qū)IOC上形成一源極電極M，其中柵極線52與柵極導(dǎo)線區(qū)IOA的柵極連接導(dǎo)線32電性連接，而源極電極M與溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)IOB的源極接觸摻雜區(qū)50以及嵌入式肖特基二極管組件區(qū)IOC的半導(dǎo)體基底10電性連接。另外，于半導(dǎo)體基底10的下表面102形成一漏極電極56。值得說明的是漏極電極56是形成于半導(dǎo)體基底10的下表面102，因此其步驟進行的時間點并不限定于此，而可于其它適當(dāng)?shù)臅r間點進行，例如于基板10的正面工藝進行之前或之后進行。由上述可知，本發(fā)明制作半導(dǎo)體組件的方法于半導(dǎo)體基底中同時制作出溝渠式金屬氧化物半導(dǎo)體晶體管組件以及嵌入式肖特基二極管組件。溝渠式金屬氧化物半導(dǎo)體晶體管組件可為電源金屬氧化物半導(dǎo)體晶體管組件，但不以此為限，而嵌入式肖特基二極管組件則與電源金屬氧化物半導(dǎo)體晶體管組件的源極電極與漏極電極并聯(lián)。由于嵌入式肖特基二極管組件具有較低的啟始電壓(例如介于0. 3至0. 5伏特)，因此具有較低的順向偏壓壓降。再者，嵌入式肖特基二極管組件僅需通過改變肖特基耐壓摻雜區(qū)的摻雜濃度或?qū)挾?、或改變嵌入式肖特基二極管組件區(qū)IOC的外延硅層103的厚度，即可調(diào)整耐壓能力，而不須另行增加光罩。此外，嵌入式肖特基二極管組件亦可節(jié)省額外購置肖特基二極管組件的成本。請參考圖14。圖14繪示了本發(fā)明另一優(yōu)選實施例制作半導(dǎo)體組件的方法示意圖。本實施例與前述實施例不同之處在于形成肖特基耐壓摻雜區(qū)與源極接觸摻雜區(qū)的形成方式，因此對兩實施例中相同的方法步驟可一并參考圖1至第10圖以及圖13。如圖14所示，于溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)IOB的半導(dǎo)體基底10上形成一介電層40，并于介電層40中形成至少一源極開口 40A，曝露出部分基體摻雜區(qū)34。另外，于嵌入式肖特基二極管組件區(qū)IOC的半導(dǎo)體基底10上形成一掩模圖案44，且掩模圖案44具有至少一開口 44A，曝露出嵌入式肖特基二極管組件區(qū)IOC的部分半導(dǎo)體基底10。接著，經(jīng)由介電層 40的源極開口 40A與掩模圖案44的開口 44A對半導(dǎo)體基底10進行離子布植，以于溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)IOB的基體摻雜區(qū)34中形成至少一源極接觸摻雜區(qū)50， 以及于嵌入式肖特基二極管組件區(qū)IOC的半導(dǎo)體基底10中形成至少一肖特基耐壓摻雜區(qū) 46。在某些耐壓能力與肖特基二極管組件的特性的需求條件下，肖特基耐壓摻雜區(qū)46的摻雜濃度可與源極接觸摻雜區(qū)50的摻雜濃度相同，因此在本實施例中，肖特基耐壓摻雜區(qū)46 與源極接觸摻雜區(qū)50利用相同離子布植加以制作，如此一來可減少一道光罩的使用，藉此可進一步節(jié)省成本。綜上所述，本發(fā)明制作半導(dǎo)體組件的方法于半導(dǎo)體基底中同時制作出溝渠式金屬氧化物半導(dǎo)體晶體管組件以及嵌入式肖特基二極管組件。嵌入式肖特基二極管組件具有較低順向偏壓壓降而可減少電力損耗。再者，嵌入式肖特基二極管組件僅需通過改變肖特基耐壓摻雜區(qū)的摻雜濃度或?qū)挾?、或改變嵌入式肖特基二極管組件區(qū)IOC的外延硅層103的厚度，即可調(diào)整耐壓能力。此外，嵌入式肖特基二極管組件亦可節(jié)省額外購置肖特基二極管組件的成本。以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
8
權(quán)利要求
1.一種制作半導(dǎo)體組件的方法，其特征在于，包括提供一半導(dǎo)體基底，并于所述半導(dǎo)體基底上定義出一柵極導(dǎo)線區(qū)、一溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)與一嵌入式肖特基二極管組件區(qū)，其中所述半導(dǎo)體基底具有一第一摻雜類型；于所述柵極導(dǎo)線區(qū)的所述半導(dǎo)體基底的一上表面形成一絕緣層；于所述溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)的所述半導(dǎo)體基底中形成至少一溝渠；于所述半導(dǎo)體基底的所述上表面與所述溝渠的內(nèi)壁形成一介電薄膜； 于所述絕緣層與所述介電薄膜上形成一摻雜半導(dǎo)體層，并使所述摻雜半導(dǎo)體層填入所述溝渠之內(nèi)；去除部分所述摻雜半導(dǎo)體層，以于所述溝渠之內(nèi)形成一柵極，以及于所述柵極導(dǎo)線區(qū)形成一柵極連接導(dǎo)線，其中所述柵極連接導(dǎo)線與所述柵極電性連接；對所述溝渠之外的所述嵌入式晶體管組件區(qū)的所述半導(dǎo)體基底進行摻雜，以形成至少一基體摻雜區(qū)，其中所述基體摻雜區(qū)具有一第二摻雜類型；于所述基體摻雜區(qū)上形成一掩模圖案，部分覆蓋所述基體摻雜區(qū)，并對所述掩模圖案曝露出的所述基體摻雜區(qū)進行摻雜，以于所述基體摻雜區(qū)內(nèi)形成二源極摻雜區(qū)，其中所述源極摻雜區(qū)具有所述第一摻雜類型； 去除所述掩模圖案；于所述半導(dǎo)體基底上形成一介電層，其中所述介電層具有至少一源極開口曝露出所述源極摻雜區(qū)之間的所述基體摻雜區(qū)；于所述溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)的所述源極摻雜區(qū)之間的所述基體摻雜區(qū)中形成一源極接觸摻雜區(qū)，以及于所述嵌入式肖特基二極管組件區(qū)的所述半導(dǎo)體基底中形成至少一肖特基耐壓摻雜區(qū)，其中所述源極接觸摻雜區(qū)與所述肖特基耐壓摻雜區(qū)具有所述第二摻雜類型；以及于所述柵極導(dǎo)線區(qū)上形成一柵極線，以及于所述溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)與所述嵌入式肖特基二極管組件區(qū)上形成一源極電極，其中所述柵極線與所述柵極導(dǎo)線區(qū)的所述柵極連接導(dǎo)線電性連接，所述源極電極與所述溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)的所述源極接觸摻雜區(qū)以及所述嵌入式肖特基二極管組件區(qū)的所述半導(dǎo)體基底電性連接。
2.如權(quán)利要求1所述的方法，其特征在于，于所述溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)的所述源極摻雜區(qū)之間的所述基體摻雜區(qū)中形成所述源極接觸摻雜區(qū)，以及于所述嵌入式肖特基二極管組件區(qū)的所述半導(dǎo)體基底中形成所述肖特基耐壓摻雜區(qū)的步驟包括于所述嵌入式肖特基二極管組件區(qū)上形成一掩模圖案，其中所述掩模圖案具有至少一開口曝露出部分所述半導(dǎo)體基底；經(jīng)由所述介電層的所述源極開口與所述掩模圖案的所述開口對所述半導(dǎo)體基底進行摻雜，以于所述嵌入式肖特基二極管組件區(qū)的所述半導(dǎo)體基底中形成所述肖特基耐壓摻雜區(qū)；以及去除所述嵌入式肖特基二極管組件區(qū)上的所述掩模圖案，再于所述嵌入式肖特基二極管組件區(qū)上形成一掩模層，再經(jīng)由所述介電層的所述源極開口對所述半導(dǎo)體基底進行摻雜，以于所述溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)的所述半導(dǎo)體基底中形成所述源極接觸摻雜區(qū)。
3.如權(quán)利要求1所述的方法，其特征在于，于所述溝渠式金屬氧化物半導(dǎo)體晶體管組件區(qū)的所述源極摻雜區(qū)之間的所述基體摻雜區(qū)中形成所述源極接觸摻雜區(qū)，以及于所述嵌入式肖特基二極管組件區(qū)的所述半導(dǎo)體基底中形成所述肖特基耐壓摻雜區(qū)的步驟包括于所述嵌入式肖特基二極管組件區(qū)上形成一掩模圖案，其中所述掩模圖案具有至少一開口曝露出部分所述半導(dǎo)體基底；經(jīng)由所述介電層的所述源極開口與所述掩模圖案的所述開口對所述半導(dǎo)體基底進行摻雜；以及去除所述掩模圖案。
4.如權(quán)利要求1所述的方法，其特征在于，另包括于所述半導(dǎo)體基底的一下表面形成一漏極電極。
5.如權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體基底包括一硅基材，以及一外延硅層位于所述硅基材上。
6 如權(quán)利要求5所述的方法，其特征在于，所述硅基材的摻雜濃度大于所述外延硅層的摻雜濃度。
7.如權(quán)利要求1所述的方法，其特征在于，所述源極摻雜區(qū)的摻雜濃度大于所述源極接觸摻雜區(qū)的摻雜濃度，且所述源極接觸摻雜區(qū)的摻雜濃度大于所述基體摻雜區(qū)的摻雜濃度。
8.如權(quán)利要求1所述的方法，其特征在于，另包括于所述半導(dǎo)體基底的所述上表面與所述溝渠的內(nèi)壁形成所述介電薄膜之前，先于所述溝渠的內(nèi)壁先形成一犧牲氧化層，以及去除所述犧牲氧化層。
全文摘要
本發(fā)明公開了一種制作半導(dǎo)體組件的方法，于半導(dǎo)體基底中同時制作出溝渠式金屬氧化物半導(dǎo)體晶體管組件以及嵌入式肖特基二極管組件。嵌入式肖特基二極管組件具有較低順向偏壓壓降而可減少電力損耗。此外，嵌入式肖特基二極管組件僅需通過改變肖特基耐壓摻雜區(qū)的摻雜濃度、寬度或外延層厚度，即可調(diào)整耐壓能力。另外，嵌入式肖特基二極管組件亦可節(jié)省額外購置肖特基二極管組件的成本。
文檔編號H01L21/336GK102299103SQ20101021920
公開日2011年12月28日 申請日期2010年6月25日 優(yōu)先權(quán)日2010年6月25日
發(fā)明者林偉捷, 林禮政 申請人:茂達電子股份有限公司