專利名稱：半導體裝置及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體裝置，特別是涉及一種使用襯墊層以防止金屬導線受到傷 害半導體裝置及制造方法。
背景技術(shù)：
在集成電路中的半導體裝置的金屬導線尺寸設計縮小至次微米范圍后，例如鋁銅 于約0.1微米，在制造過程中要保護金屬導線(ML)的側(cè)壁就變得十分困難。一種解決的方 法是在蝕刻金屬導線工藝時使用大量的可形成聚合體的氣體以保護金屬導線(ML)的側(cè)壁 不會受到傷害。然而，這種方式會使金屬導線形成較寬的底部，且會影響到金屬導線與接觸 窗之間重疊的情形。相反地，為了留出金屬導線與接觸窗之間避免重疊的距離，使用有限的 可形成聚合體的氣體無法有效地保護金屬導線(ML)的側(cè)壁免受蝕刻的傷害。
圖1A-1C是傳統(tǒng)方式使用有限的可形成聚合體的氣體制造一半導體裝置導線的 剖面示意圖。在圖IA中，堆疊結(jié)構(gòu)1包括一氧化層10，一氮化鈦/鈦底阻障層20，一鋁銅 導電層30，一氮化鈦/鈦頂阻障層40，一 TEOS層50，一底抗反射層60及一光阻層70。此 處，光阻層70已被圖案化。
在圖IB中，(圖IA中)此堆疊結(jié)構(gòu)1被蝕刻及處理，因此將TEOS層50圖案化。 因此，(圖IA中)此堆疊結(jié)構(gòu)1被處理以形成被蝕刻的堆疊結(jié)構(gòu)2。
在圖IC中，(圖IB中)的此被蝕刻的堆疊結(jié)構(gòu)2被干蝕刻及處理，因此形成金屬 導線結(jié)構(gòu)3。此處，金屬導線結(jié)構(gòu)3包含多條金屬導線，其由形成于氧化層12表面的多個溝 渠14所分隔，因此形成多個氮化鈦/鈦底阻障層22，鋁銅導電層32，鋁銅導電層32與氮化 鈦/鈦頂阻障層間的區(qū)域36，氮化鈦/鈦頂阻障層42，及TEOS覆蓋層52。
如圖IC中所示，在最后蝕刻過程中使用有限的可形成聚合體的氣體，會在蝕刻氮 化鈦/鈦底阻障層20 (圖IC中)時在鋁銅導電層32較低部分處形成凹洞34。造成鋁銅導 電層32被嚴重地損害。因此，每一鋁銅導電層32在與相對應的氮化鈦/鈦底阻障層22的 界面上的結(jié)構(gòu)較弱。
由此可見，上述現(xiàn)有的使用有限的可形成聚合體的氣體制造半導體裝置導線的方 法及所制造的半導體裝置在產(chǎn)品結(jié)構(gòu)、方法與使用上，顯然仍存在有不便與缺陷，而亟待加 以進一步改進。為了解決上述存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久 以來一直未見適用的設計被發(fā)展完成，而一般產(chǎn)品及方法又沒有適切的結(jié)構(gòu)及方法能夠 解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設一種新的半導體裝置 及制造方法，以防止蝕刻過程中在導線上形成凹洞，并且可以留出金屬導線與接觸窗之間 避免重疊的距離，實屬當前重要研發(fā)課題之一，亦成為當前業(yè)界極需改進的目標。發(fā)明內(nèi)容
本發(fā)明提供的實施例揭露了一種半導體裝置及制造方法，所要解決的技術(shù)問題是 使其通過使用襯墊層來防止鋁銅金屬導線受到傷害，非常適于實用。
本發(fā)明采用以下技術(shù)方案。依據(jù)本發(fā)明提出的一種半導體裝置制造方法，其包括 以下步驟提供一多層堆疊結(jié)構(gòu)，該多層堆疊結(jié)構(gòu)包含一絕緣基底層、一底阻障層、一導電 層及一頂阻障層；蝕刻該多層堆疊結(jié)構(gòu)以提供多條金屬導線；形成一襯墊層于被蝕刻的多 層堆疊結(jié)構(gòu)的側(cè)壁；以及移除一部分的襯墊層以形成自該絕緣基底層延伸的多條金屬導線 結(jié)構(gòu)。
本發(fā)明還可采用以下技術(shù)措施。
前述的半導體裝置制造方法，其中形成該襯墊層的步驟包含沉積一厚度介于100 到200埃之間的氮化鈦。
前述的半導體裝置制造方法，其中蝕刻該多層堆疊結(jié)構(gòu)的步驟包含在導電層與上 方覆蓋的該頂阻障層之間的一界面形成一側(cè)削區(qū)域。
前述的半導體裝置制造方法，其中所述的金屬導線的側(cè)壁是傾斜的。本發(fā)明另外 再采用以下技術(shù)方案。依據(jù)本發(fā)明提出的一種半導體裝置，其包括多個導線結(jié)構(gòu)自一絕緣 基底層延伸，且每一該導線結(jié)構(gòu)包含一底阻障層于該絕緣基底層之上、一導電層與一頂阻 障層，該導電層位于該底阻障層與該頂阻障層之間；以及一襯墊層位于該多個導線結(jié)構(gòu)的 至少一部分的側(cè)壁。
本發(fā)明還可采用以下技術(shù)措施。
前述的半導體裝置，其中所述的襯墊層包含一厚度介于100到200埃之間的氮化鈦。
前述的半導體裝置，其中所述的襯墊層包含一第一厚度部分與一第二厚度部分， 該第一厚度部分位于一導線結(jié)構(gòu)的該導電層與其上方的覆蓋的該頂阻障層之間的一界面 的一側(cè)削區(qū)域之上，該第二厚度部分，大致與介于該底阻障層與該導電層之間的一界面相 鄰，其中所述的第一厚度部分的厚度是大于該第二厚度部分的厚度。
前述的半導體裝置，其中該些導線結(jié)構(gòu)的側(cè)壁是傾斜的。
本發(fā)明另外還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種半導體裝置，其 包括多個導線結(jié)構(gòu)自一絕緣基底層延伸，且每一該導線結(jié)構(gòu)包含一底阻障層、一導電層及 一頂阻障層，其中該多個導線結(jié)構(gòu)是彼此電性隔離的；其中每一該導線結(jié)構(gòu)中的該導電層 有傾斜側(cè)面，而與該頂阻障層之間的一界面產(chǎn)生一側(cè)削區(qū)域；以及一襯墊層形成于該側(cè)削 區(qū)域。
本發(fā)明還可采用以下技術(shù)措施。
前述的半導體裝置，其中所述的襯墊層包含一厚度介于100到200埃之間的氮化鈦。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，本發(fā) 明的主要技術(shù)內(nèi)容如下
為達到上述目的，本發(fā)明提供了一種半導體裝置制造方法，包括提供一多層堆疊 結(jié)構(gòu)，該多層堆疊結(jié)構(gòu)包含一絕緣基底層、一底阻障層、一頂阻障層、及一介于該底阻障層 與頂阻障層之間的金屬導電層，蝕刻該多層堆疊結(jié)構(gòu)以形成多條金屬導線，每一金屬導線 自該底阻障層延伸且具有自所蝕刻的頂阻障層形成的一覆蓋的頂阻障層，其中該底阻障層 是被部分蝕刻以在每一相鄰金屬導線間形成一連接區(qū)域，形成一襯墊層于被蝕刻的多層堆 疊結(jié)構(gòu)上及裸露其間的連接區(qū)域，以及蝕刻該襯墊層且移除裸露的連接區(qū)域以形成多條金屬導線結(jié)構(gòu)。
另外，為達到上述目的，本發(fā)明還提供了一種半導體裝置制造方法，包括完全蝕刻 通過一頂阻障層及一導電層而沒有完全蝕刻位于該導電層下方的一底阻障層以形成自該 底阻障層延伸的多條金屬導線，形成一襯墊層以完全覆蓋該些金屬導線且部分覆蓋位于該 些金屬導線之間的該底阻障層部分，在形成該襯墊層后，完全蝕刻通過該底阻障層以形成 多個底阻障層，其中該多個底阻障層中的每一個與該多條金屬導線是一一對應。
借由上述技術(shù)方案，本發(fā)明半導體裝置及制造方法至少具有下列優(yōu)點及有益效 果本發(fā)明可以提供改善的結(jié)構(gòu)強度以防止蝕刻時在金屬導線形成凹洞，并且可以有效地 留出金屬導線與接觸窗之間避免重疊的距離。
綜上所述，本發(fā)明是有關(guān)于一種半導體裝置及制造方法，該制造方法，包括提供一 多層堆疊結(jié)構(gòu)，該多層堆疊結(jié)構(gòu)包含一絕緣基底層、一底阻障層、一頂阻障層、及一介于該 底阻障層與頂阻障層之間的導電層，蝕刻該多層堆疊結(jié)構(gòu)以提供多條金屬導線，每一該金 屬導線自該底阻障層延伸且具有自所蝕刻的頂阻障層形成的一覆蓋的頂阻障層，其中該底 阻障層是被部分蝕刻以在每一相鄰金屬導線間形成一連接區(qū)域，形成一襯墊層于被蝕刻的 多層堆疊結(jié)構(gòu)上及裸露出連接區(qū)域，以及蝕刻該襯墊層且移除裸露的連接區(qū)域以形成多條 金屬導線結(jié)構(gòu)。本發(fā)明還提供了一種半導體裝置。本發(fā)明在技術(shù)上有顯著的進步，具有明 顯的積極效果，誠為一新穎、進步、實用的新設計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段， 而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠 更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。
圖1A-1C是傳統(tǒng)方式使用有限的可形成聚合體的氣體制造一半導體裝置金屬導 線的剖面示意圖。
圖2A-2D是本發(fā)明較佳實施例制造一半導體裝置金屬導線的一例示工藝方法的 剖面示意圖。
區(qū)域
10、12 氧化層 20、22 氮化鈦 34 凹洞鈦底阻障層40、42:氮化鈦/鈦頂阻障層100 多層堆疊結(jié)構(gòu)120、122 氮化鈦/鈦底阻障層126 底阻障層130,132 鋁銅導電層140、142 氮化鈦/鈦預阻障層160 襯墊層164:襯墊層的較低部分 168a:第一厚度部分(較薄)14 溝渠30,32 鋁銅導電層 36:導電層與氮化鈦鈦預阻障層間的50,52 =TEOS層 110,112 氧化層 124 連接區(qū)域 128 溝渠134 導線的第一蝕刻側(cè)壁 150、152 =TEOS層 162 側(cè)削區(qū)域 166 椎形側(cè)壁結(jié)構(gòu) 168b:第二厚度部分(較厚)具體實施方式
為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合 附圖及較佳實施例，對依據(jù)本發(fā)明提出的半導體裝置及制造方法其具體實施方式
、方法、步 驟、特征及其功效，詳細說明如后。
有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點及功效，在以下配合參考圖式的較佳實 施例的詳細說明中將可清楚呈現(xiàn)。通過具體實施方式
的說明，當可對本發(fā)明為達成預定目 的所采取的技術(shù)手段及功效獲得一更加深入且具體的了解，然而所附圖式僅是提供參考與 說明之用，并非用來對本發(fā)明加以限制。
現(xiàn)在請參閱圖2A-2D所示，是本發(fā)明較佳實施例制造一半導體裝置導線的一例示 工藝方法的剖面示意圖。在圖2A中，堆疊結(jié)構(gòu)100包括一基底氧化層110，一氮化鈦/鈦底 阻障層120，一鋁銅導電層130，一氮化鈦/鈦頂阻障層140，及一圖案化的TEOS層150。
在圖2B中，此堆疊結(jié)構(gòu)100被蝕刻以形成暫時的導線結(jié)構(gòu)200。舉例而言，在等 離子體蝕刻工藝時使用有限的可形成聚合體的氣體以產(chǎn)生導線結(jié)構(gòu)200。此處，在此等離 子體蝕刻工藝時可以使用包括一個低的偏壓功率約0-60瓦，BCl3氣體流量約0-30SCCm，及 包含CHF3氣體流量約0-20sCCm、N2氣體流量約0-20sCCm的高分子氣體流。因此，此暫時的 導線結(jié)構(gòu)200包含定義出多條金屬導線的多個溝渠，這些金屬導線包括較低處的基底氧化 層112，圖案化的氮化鈦/鈦底阻障層122，多個鋁銅導電層132，圖案化的氮化鈦/鈦頂阻 障層142，及多個TEOS覆蓋層152。此處，顯示蝕刻工藝后的結(jié)果，氮化鈦/鈦底阻障層120 只有部分被蝕刻以形成多個裸露的連接區(qū)域124于相鄰的金屬導線之間。此外，鋁銅導電 層132的第一蝕刻端點部分的蝕刻側(cè)壁134寬度是與蝕刻后氮化鈦/鈦底阻障層120的蝕 刻側(cè)壁126寬度大致相當，而鋁銅導電層132的第二蝕刻端點部分的蝕刻側(cè)壁134被側(cè)削 而相對于圖案化的氮化鈦/鈦頂阻障層142和TEOS覆蓋層152具有一側(cè)削區(qū)域162。
在圖2C中，一襯墊層160例如氮化鈦，沉積于導線結(jié)構(gòu)200之上。舉例而言，氮化 鈦具有一厚度范圍介于100到200埃之間，且可以完整地覆蓋TEOS覆蓋層152、圖案化的氮 化鈦/鈦頂阻障層142、鋁銅導電層132和氮化鈦/鈦底阻障層120的一部分。如圖所示， 襯墊層160覆蓋側(cè)削區(qū)域162且包括一終結(jié)于連接區(qū)域124的襯墊層的較低部分164。因 此，襯墊層160僅會使氮化鈦/鈦底阻障層122的連接區(qū)域IM裸露出來。
在圖2D中，一干等離子體蝕刻被進行以形成導線結(jié)構(gòu)300。此處，此蝕刻移除了 (圖2C中)連接區(qū)域IM及一部分的基底氧化層112，以在金屬導線之間提供溝渠128，因 此形成多個氮化鈦/鈦底阻障層126。此外，(圖2C中)的襯墊層160被圖案化以在沿著 鋁銅導電層132的側(cè)壁134提供一個傾斜的側(cè)壁結(jié)構(gòu)166。更進一步，此(圖2C中)襯墊 層160的傾斜的椎形側(cè)壁結(jié)構(gòu)166在靠近側(cè)削區(qū)域162提供一第一厚度部分168a及在靠 近鋁銅導電層132和氮化鈦/鈦底阻障層126的界面提供一第二厚度部分168b。舉例而 言，第一厚度部分168a與較小寬度的氮化鈦/鈦頂阻障層142大致對齊，而第二厚度部分 168b與較大寬度的氮化鈦/鈦底阻障層1 大致對齊。在某些狀況下，或許期待第二厚度 部分168b大致為零，即，傾斜的椎形側(cè)壁結(jié)構(gòu)166終結(jié)于較大寬度的氮化鈦/鈦底阻障層 126。
其結(jié)果是，鋁銅導電層132可以在其基底部分不形成凹洞。因此，此鋁銅導電層132可以提供改善的結(jié)構(gòu)強度以防止在最后蝕刻氮化鈦/鈦底阻障層120時形成凹洞，并且 可以有效地留出金屬線與接觸窗之間避免重疊的距離。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制， 雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù) 人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修 飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì) 對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種半導體裝置制造方法，其特征在于其包括以下步驟提供一多層堆疊結(jié)構(gòu)，該多層堆疊結(jié)構(gòu)包含一絕緣基底層、一底阻障層、一導電層及一 頂阻障層；蝕刻該多層堆疊結(jié)構(gòu)以提供多條金屬導線；形成一襯墊層于被蝕刻的多層堆疊結(jié)構(gòu)的側(cè)壁；以及移除一部分的襯墊層以形成自該絕緣基底層延伸的多條金屬導線結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的半導體裝置制造方法，其特征在于其中形成該襯墊層的步驟 包含沉積一厚度介于100到200埃之間的氮化鈦。
3.根據(jù)權(quán)利要求1所述的半導體裝置制造方法，其特征在于其中蝕刻該多層堆疊結(jié)構(gòu) 的步驟包含在導電層與上方覆蓋的該頂阻障層之間的一界面形成一側(cè)削區(qū)域。
4.根據(jù)權(quán)利要求1所述的半導體裝置制造方法，其特征在于其中所述的金屬導線的側(cè) 壁是傾斜的。
5.一種半導體裝置，其特征在于其包括多個導線結(jié)構(gòu)自一絕緣基底層延伸，且每一該導線結(jié)構(gòu)包含一底阻障層于該絕緣基底 層之上、一導電層與一頂阻障層，該導電層位于該底阻障層與該頂阻障層之間；以及一襯墊層位于該多個導線結(jié)構(gòu)的至少一部分的側(cè)壁。
6.根據(jù)權(quán)利要求5所述的半導體裝置，其特征在于其中所述的襯墊層包含一厚度介于 100到200埃之間的氮化鈦。
7.根據(jù)權(quán)利要求5所述的半導體裝置，其特征在于其中所述的襯墊層包含一第一厚 度部分與一第二厚度部分，該第一厚度部分位于一導線結(jié)構(gòu)的該導電層與其上方的覆蓋的 該頂阻障層之間的一界面的一側(cè)削區(qū)域之上，該第二厚度部分，大致與介于該底阻障層與 該導電層之間的一界面相鄰，其中所述的第一厚度部分的厚度是大于該第二厚度部分的厚 度。
8.根據(jù)權(quán)利要求5所述的半導體裝置，其特征在于其中該些導線結(jié)構(gòu)的側(cè)壁是傾斜的。
9.一種半導體裝置，其特征在于其包括多個導線結(jié)構(gòu)自一絕緣基底層延伸，且每一該導線結(jié)構(gòu)包含一底阻障層、一導電層及 一頂阻障層，其中該多個導線結(jié)構(gòu)是彼此電性隔離的；其中每一該導線結(jié)構(gòu)中的該導電層有傾斜側(cè)面，而與該頂阻障層之間的一界面產(chǎn)生一 側(cè)削區(qū)域；以及一襯墊層形成于該側(cè)削區(qū)域。
10.根據(jù)權(quán)利要求9所述的半導體裝置，其特征在于其中所述的襯墊層包含一厚度介 于100到200埃之間的氮化鈦。
全文摘要
本發(fā)明是有關(guān)于一種半導體裝置及制造方法。該制造方法，使用襯墊層以防止金屬導線受到傷害，包括提供一多層堆疊結(jié)構(gòu)，該多層堆疊結(jié)構(gòu)包含一絕緣基底層、一底阻障層、一頂阻障層、及一介于底阻障層與頂阻障層之間的導電層，蝕刻該多層堆疊結(jié)構(gòu)以提供多條金屬導線，每一金屬導線自底阻障層延伸且具有自所蝕刻的頂阻障層形成的一覆蓋的頂阻障層，其中底阻障層被部分蝕刻以在每一相鄰導電線間形成一連接區(qū)域，形成一襯墊層于被蝕刻的多層堆疊結(jié)構(gòu)上及裸露出連接區(qū)域，及蝕刻襯墊層且移除裸露的連接區(qū)域以形成多條導線。本發(fā)明還提供了一種以襯墊層防止金屬導線受到傷害的半導體裝置。藉此，本發(fā)明可以通過使用襯墊層來防止金屬導線受到傷害。
文檔編號H01L23/52GK102034740SQ201010238249
公開日2011年4月27日 申請日期2010年7月26日 優(yōu)先權(quán)日2009年9月30日
發(fā)明者余旭昇, 李鴻志, 韋國樑 申請人:旺宏電子股份有限公司