專利名稱：具有遮蔽電磁干擾的半導體裝置封裝件的制作方法
技術領域：
本發(fā)明是有關于一種半導體裝置封裝件的裝置，且特別是有關于一種遮蔽電磁干 擾的半導體裝置封裝件的裝置。
背景技術：
受到提升工藝速度以及尺寸縮小化的需求，半導體裝置變得越趨復雜。當工 藝速度提升及尺寸縮小的效益明顯增加時，半導體組件的特性也出現問題。尤其是， 更高的工作頻率(clock speed)在信號電平(signal level)之間導致更頻繁的轉態(tài) (transition)，在更高的頻率或更短的波長時，這些信號電平會導致一更高等級強度的電 磁輻射(electromagnetic emission)。電磁輻射可由一半導體裝置來源所發(fā)射出來，并且 可以入射至鄰近的半導體裝置。如果一鄰近半導體裝置的電磁輻射的等級強度足夠高的 情況下，這些輻射將會不利地影響到半導體裝置的操作。這種情況通常被稱為是電磁干擾 (electromagnetic interference，EMI)。在一整體電子系統(tǒng)中有高密度的半導體裝置，此 更小尺寸的半導體裝置將使電磁干擾的效應更加惡化，因此，在相鄰近的半導體裝置上有 一不希望產生的更高等級強度的電磁輻射。要減少電磁輻射的一種方法就是將一半導體裝置封裝件中整組的半導體裝置遮 蔽屏蔽(shield)起來。特別的是，這種屏蔽可以經由包括一緊貼于封裝件的外部作接地的 電性傳導殼體或蓋體來達成。當來自于封裝件內部的電磁輻射侵襲到此殼體的內表面時， 至少一部分的電磁輻射可被電性地短路(short)，因此減少通過殼體的幅射強度等級以及 對鄰近半導體裝置的不利影響。類似地，當來自一鄰近半導體裝置的電磁輻射侵襲此殼體 的外表面時，類似的電性短路情況也會產生，以減少對封裝件內半導體裝置的電磁干擾。雖然一電性傳導殼體可減少電磁干擾，此殼體在使用上會遇到一些缺點。尤其是， 此殼體一般經由一黏著劑來貼緊半導體裝置封裝件的外部。不幸的是，由于黏著劑的黏著 特性受到溫度、濕氣、以及其它環(huán)境情況等不利的影響，使殼體易于剝離或脫落。同樣地，在 將殼體緊貼于封裝件上時，殼體的尺寸和形狀以及封裝件的尺寸和形狀應該要在較小的公 差等級下作匹配。殼體和封裝件的尺寸和形狀上的匹配，以及殼體和封裝件在相關位置上 的組合精確度將造成制造成本以及時間上的消耗。考慮尺寸以及形狀的匹配，不同尺寸和 形狀的半導體裝置封裝件會需要不同的殼體，這些用來容納不同封裝件的不同殼體會更進 一步增加制造成本和時間。為了克服這種情況，一種半導體裝置封裝件及其相關的方法在此作說明。

發(fā)明內容
本發(fā)明有關于一種遮蔽電磁干擾的半導體裝置封裝件。在一實施例中，一半導體 裝置封裝件包括(1) 一基板單元，包括(a) —上表面，(b) 一下表面，(c) 一側向表面，設置 鄰接于基板單元的周圍，并且完全地延伸于基板單元的上表面和下表面之間，以及(d) — 接地組件，設置鄰接于基板單元的周圍，并且至少部分延伸于基板單元的上表面和下表面之間；( 一半導體裝置，設置鄰接于基板單元的上表面，并且電性連接至基板單元；(3) — 封裝體，設置鄰接于基板單元的上表面，并且覆蓋半導體裝置，封裝體包括數個外部表面， 此些外部表面包括一側向表面；以及⑷一電磁干擾遮蔽件設置鄰接于封裝體的外部表面 以及基板單元的側向表面，此電磁干擾遮蔽件電性連接至接地組件，以及向內凹進地鄰接 至接地組件的凹陷部分。在另一實施例中，半導體裝置封裝件包括(1) 一基板單元，包括(a) —第一表面， (b) 一第二相對表面，以及(C)至少部分延伸于基板單元的第一表面以及第二相對表面間 的一接地組件，此接地組件包括一板狀信道殘部以及一填充物，此板狀通道殘部向內凹進 式地以容納填充物，此板狀通道殘部以及填充物定義出設置鄰接于基板單元周圍的接地組 件的一側向表面；( 一半導體裝置，設置鄰接于基板單元的第一表面，并且電性連接至基 板單元；C3) —封裝體，設置鄰接于基板單元的第一表面，并且覆蓋半導體裝置，此封裝體 包括數個外部表面；(4) 一電磁干擾遮蔽件，設置鄰接于封裝體的外部表面，并且電性連接 至接地組件的側向表面，其中半導體裝置的側向輪廓實質上為一平面，并且相對于基板單 元的第二相對表面實質上為直角。根據本發(fā)明的另一方面，提出一種形成遮蔽電磁干擾的半導體裝置封裝件的方 法。在一實施例中，一方法包括(1)提供包括一接地孔以及一核心組件的一基板，接地孔 至少部分延伸于基板的上表面和下表面之間，接地孔定義一實質上以核心組件填充的通孔 信道；( 電性連接一半導體裝置至基板的上表面；C3)施以一封膠材料置基板的上表面， 以形成一覆蓋半導體裝置的封膠結構；(4)形成數個完全延伸通過封膠結構以及基板的切 縫，這些切縫和基板對準，使得(a)基板再分割以形成一分割基板單元；(b)封膠結構再 分割以形成一設置鄰接于基板單元的分割封裝體；以及(c)接地孔的一殘部以及核心組件 的一殘部對應設置鄰接于基板單元周圍的接地組件，接地組件包括一暴露的連接面；以及 (5)在形成切縫后，施以一電磁干擾涂層至封裝體的外部表面以及接地組件的連接面，以形 成一電磁干擾遮蔽件。本發(fā)明的其它方面和實施例也同樣都被考慮在內。上述的發(fā)明內容以及下列的詳 細說明并非用以限定本發(fā)明至任一特定的實施例，而是用以說明本案的某些實施例。


圖1繪示根據本發(fā)明的一實施例的一半導體裝置封裝件示意圖。圖2繪示沿著圖IA-A線所截取的一半導體裝置封裝件的剖面圖。圖3A繪示圖1的半導體裝置封裝件的一局部放大剖面圖。圖;3B繪示圖1的半導體裝置封裝件的一施實放大示意圖。圖3C繪示圖1的半導體裝置封裝件的另一施實放大示意圖。圖4A繪示根據本發(fā)明的另一實施例的半導體裝置封裝件的一剖面圖。圖4B繪示根據本發(fā)明的另一實施例的半導體裝置封裝件的一剖面圖。圖4C繪示根據本發(fā)明的另一實施例的半導體裝置封裝件的一剖面圖。圖5A 5E繪示根據本發(fā)明的一實施例的形成圖1的半導體裝置封裝件的方法。圖6繪示根據本發(fā)明的另一實施例的形成圖4A的半導體裝置封裝件的方法。主要組件符號說明
100、400、460、480 半導體裝置封裝件102、102，基板單元104、504、516、616 上表面106、524 下表面108a、108b、108c、408b 半導體裝置110a、110b、110c 電性接觸件112:焊線114 封裝體118a、118b、418a、418b、462a、462b、482a、482b 接地組件120、122、142、144 側向表面124:電磁干擾遮蔽件126 上部128 側部146a、146b、446a、446b、466a、466b、486a、486b 上通孔墊殘部148a、148b、448a、448b、468a、468b、488a、488b 下通孔墊殘部150a、150b、450a、450b、470a、470b、490a、490b 板狀通道殘部300:內層302 外層304 填充物452、464、484a、484b 電性傳導層500、600 基板502a、502b、502c、502d、502e 接地孔506、606 膠帶518、618 切割鋸520a、520b、620a、620b 切縫522 電磁干擾涂層546a、546b 上通孔墊548a、548b 下通孔墊550a、550b 板狀通道514、614 封膠材料Q、C2:切縫寬度H1、H2、Hb、Hc 接地組件的高度L1 最近相鄰接地孔的間距L2 接地孔和禁入區(qū)間的間距Si、S2、Si，、S2，、Si”、S2” 連接面WpWyWpWc 寬度W3、W4:側向范圍W5 通孔尺寸W6 通孔墊尺寸
具體實施例方式下列定義本發(fā)明的某些實施例在某些觀點上的應用說明。這些定義同樣地于此作 詳細說明。除非內文中明確地指明，否則于此所用的單數項“a”、“an”以及“the”包含了數個 指示對象。故舉例來說，除非內文中明確地指明，否則當提及一接地組件時，此一接地組件 可包含數個接地組件。于此所用的項目“組(set)”表示一個或多個組件的集合。故舉例來說，一層組可 以包含單一個層或多個層。一組的組件(components of a set)也可以稱為是此組的一部 分(members of the set)。一組的組件可以是相同或不同的。在某些范例中，一組的組件 可以共享一個或多個共同的特征。于此所用的項目“鄰接(adjacent)”表示靠近或鄰接。鄰接的數個組件可彼此相 互分開或者是實質上彼此相互直接接觸。在某些范例中，鄰接的數個組件可以彼此相互連 接或者是一體成形。于此所用例如是“內部(inner)”、“內側(interior)，，、“外部(outer)”、“外側 (exterior)，，、“頂部(top)”、“底部(bottom)，，、“前(front)，，、“后(back)，，、“上(upper)，，、 “相上地(upwardly) ”、“下(lower)”、“ 向下地(downwardly) ”、“ 垂直的(vertical) ”、“垂 直地(vertically)，，、“側向的(lateral)，，、“側向地(laterally) ”、“于…之上(above) ” 以 及“于…之下(below)”的相關項目表示一組件組相對于另一組件組的方向，例如是如圖式 所示，但此些組件在制造過程中或使用中并不需要局限在特定的方向。于此所用的項目“連接(connect) ”、“被連接(connected) ”以及“連接 (connection) ”表示操作上的耦合或連結。數個連接組件可以彼此相互直接耦合，或者是彼 此相互間接耦合，彼此相互間接耦接例如經由另一組的組件來達成。于此所用的項目“實質上地(substantially)，，以及“實質上(substantial) ”表 示一應考慮的等級程度或范圍。當上述的項目連同一個事件或情況一起使用時，上述的項 目可以表示事件或情況準確地發(fā)生的實例，以及可以表示事件或情況在非常接近地狀況下 發(fā)生的實例，例如像是在此說明的一般制造過程的公差級數。于此所用的項目“電性傳導(electrically conductive)，，以及“導電性 (electrical conductivity)，，表示一電流傳輸的能力，而在此所用的項目“非電性傳導 (electrically non-conductive)，，以及“非導電性(electrical non-conductivity)，，表 示缺乏電流傳輸的能力。導電材料通常是那些顯現出極小或者沒有反抗電流流通的材料， 而非導電材料通常是那些顯現出極小或是沒有傾向傳導電流流通的材料。每公尺數個西門 子(Siemens per meter, "S-m"1")為導電性的一種度量單位。一般來說，一導電材料具有 大于IO4S · πΓ1的傳導性，例如是最少約為10 · πΓ1或者最少約為10 · πΓ1，而一非導電材 料具有小于IO4S · πΓ1的傳導性，例如是不大于10 · πΓ1或者不大于10 · πΓ1。一材料的 導電性有時可以隨溫度而變化。除非另有明確說明，一材料的導電性是于室溫下所定義。首先請參考圖1和圖2。圖1和圖2繪示根據本發(fā)明一實施例一半導體裝置封裝 件100的立體圖。其中，圖1繪示半導體裝置封裝件100的示意圖，而圖2繪示沿著圖IA-A 線所截取的半導體裝置封裝件100的剖面圖。
在此實施例中，半導體裝置封裝件100的數個邊實質上為平面，并且具有一實質 上的直角方向以定義出一側向輪廓，此側向輪廓實質上圍繞半導體裝置封裝件100的整個 周圍。有利的是，此直角的側向輪廓可經由減少半導體裝置封裝件100的接腳區(qū)域，或將 半導體裝置封裝件100的接腳區(qū)域最小化而減少整體封裝件的尺寸。然而，一般來說，半 導體裝置封裝件100的側向輪廓可以是任意形狀，如曲狀、傾斜狀、階梯狀或者是粗糙結構 (roughly textured)。雖然以下所說明之位在半導體裝置封裝件100的側面輪廓的一組位 置向內凹進的，然而側面輪廓實質上也可為平面。請參照圖2，半導體裝置封裝件100包括一基板單元102，此基板單元102包括一 上表面104、一下表面106、以及側向表面142和144。其中，側向表面142和144設置鄰接 于基板單元102的側面，并且延伸于上表面104和下表面106之間。在此實施例中，側向表 面142和144實質上為平面，并且相對于上表面104或下表面106具有一實質上的直角方 向。然而，在其它實施中，側向表面142和144的形狀和方向可以有所變化?；鍐卧?02 可以用一些方法實施，并且包括電性連接件以提供電性路徑于基板單元102的上表面104 和下表面106之間。例如，此電性連接件可包括合并于一組介電層中的一組電性傳導層。此 些電性傳導層可經由內部通孔而彼此連接，以及用來像三明治狀夾住由一合適的樹脂所形 成的核心組件，此樹脂例如是由雙馬來亞酰胺(bismaleimide)及三氮雜苯(triazine)所 組成的樹脂或由環(huán)氧樹脂(印oxy)及聚氧化丙烯(polyphenylene oxide)所組成的樹脂。 舉例來說，基板單元102可包括一實質上平板狀的核心組件，此核心組件由一組設置鄰接 于核心組件上表面的電性傳導層，以及另一組設置鄰接于核心組件下表面的電性傳導層以 三明治方式上下夾住。以某些實施例來說，基板單元102的厚度，即基板單元102的上表面 104和下表面106之間的距離，可以是在約0. 1毫米(millimeter, "mm")至約2毫米的范 圍內，例如是從約0. 2厘米至約1. 5厘米，或是從約0. 4毫米至約0. 6毫米。雖然未繪示于 圖2中，一焊接屏蔽層可以設置鄰接于基板單元102的上表面104和下表面106中的其中 之一者，或是兩者。如圖2所示，基板單元102包括設置鄰接于基板單元102周圍的接地組件118a和 118b。更具體的來說，接地組件118a和118b實質上設置于基板單元102的周圍，并且分別 設置鄰接于側向表面142和144。接地組件118a和118b連接于基板單元102中的其它電 性連接件，并且如下所述，此接地組件118a和118b會提供數個電性路徑以減少電磁干擾。 在此實施例中，接地組件118a和118b為接地孔，且特別是接地孔于一組切割工藝之后的余 留部分(remnant)所形成，該組切割工藝將敘述于后。請參照圖2，每一接地組件118a和 118b包括一上通孔墊殘部146a或146b、一下通孔墊殘部148a或148b、以及一板狀通道殘 部150a或150b，其中，上通孔墊殘部146a或146b設置鄰接于基板單元102的上表面104， 下通孔墊殘部148a或14 設置鄰接于基板單元102的下表面106，板狀通道殘部150a或 150b延伸于上通孔墊殘部146a或146b以及下通孔墊殘部148a或148b之間。雖然接地 組件118a和118b在此被繪示為完全地延伸于基板單元102的上表面104和下表面106之 間，然而在其它實施中，接地組件118a和118b的范圍可以是有所改變。請參照圖2，接地組件118a和118b分別包括連接面Sl和S2，連接面Sl和S2為背 向半導體裝置封裝件100內側的側面，并且設置鄰接于基板單元102的周圍。更具體的來 說，連接面Sl和S2實質上電性暴露于基板單元102的周圍，并且分別電性接觸鄰接于側向表面142和144。在此實施例中，連接面Sl和S2對應于上通孔墊殘部146a和146b、下通孔 墊殘部148a和148b、以及板狀通道殘部150a和150b的電性接觸面。有利的是，面積較大 的連接面Sl和S2可增加電性連接件的可靠度及效能，以減少電磁干擾。接地組件118a和 118b由一金屬、一金屬合金、一具有一金屬或一金屬合金散布于其中的材料、或是另一合適 的電性傳導材料所形成。對某些實施來說，接地組件118a和118b的一高度H1，即接地組件 118a和118b的一垂直范圍，可實質上等同于基板單元102的厚度，并且可以是在約0. 1毫 米至約2毫米的范圍內，例如是從約0. 2毫米至約1. 5毫米，或是從約0. 4毫米至約0. 6毫 米。接地組件118a和118b的一寬度W1，即一鄰接于上表面104或下表面106的一側向范 圍，可以是約75微米(micrometer," μ m")至約275微米的范圍內，例如是從約100微米 至約250微米，或是從約125微米至約225微米。如圖2所示，半導體裝置封裝件100也包括半導體裝置108a、108b、和108c，以及 電性接觸件110a、110b、和110c。其中半導體裝置108a、108b、以及108c設置鄰接于基板單 元102的上表面104，以及電性接觸件110a、110b、和IlOc設置鄰接于基板單元102的下表 面106。半導體裝置108b通過一組由金或其它合適的電性傳導材料所形成的焊線112焊線 接合(wire-bonded)至基板單元102，以及半導體裝置108a和108c表面固定于基板單元 102之上。在此實施例中，半導體裝置108b為一半導體芯片，而半導體裝置108a和108c為 被動組件，例如是電阻器、電容器、或電感器。電性接觸件IlOaUlObdn IlOc為半導體裝 置封裝件100提供了輸入和輸出電性連接，并且電性接觸件IlOaUlObdn IlOc中至少一 部分通過基板單元102中的電性連接件電性連接至半導體裝置108a、108b、和108c。在此 實施例中，電性接觸件IlOaUlObjn IlOc的其中至少一者為一接地電性接觸件，并且通過 基板單元102中的電性連接件電性連接至接地組件118a和118b。雖然圖2中繪示了三個 半導體裝置，然而在其它實施中，可以有更多或更少的半導體裝置被包括在內，以及一般來 說，半導體裝置可以是任意主動組件、任意被動組件、或是其任意的組合。同樣地，圖2中所 繪示的電性接觸件數目可以有所改變的。請參照圖2，半導體裝置封裝件100也包括設置鄰接于基板單元102的上表面104 的一封裝體114。此封裝體114連接于基板單元102，并且實質上覆蓋接地組件118a和 118b、半導體裝置108a、108b、和108c、以及焊線112或將上述等組件封裝于內部，以提供機 械穩(wěn)定度，并且保護這些組件以防止氧化、濕氣、以及其它環(huán)境情況的影響。封裝體114由 封膠材料所形成，且封裝體114包括數個外部表面，這些外部表面包括設置鄰接于封裝體 114側面的側向表面120和122。在此實施例中，側向表面120和122實質上為平面，并且 相對于上表面104或下表面106具有一實質上的直角方向。然而，在其它實施中，側向表面 120和122可以是曲狀、傾斜狀、階梯狀或者是粗糙結構(roughly textured)。此外，側向 表面120和122實質上分別對準側向表面142和144，或是和側向表面142和144為共平 面。更具體的來說，在執(zhí)行此對準的同時，可例如經由減少或最少化封裝體114與連接面Sl 和S2的覆蓋率，允許連接面Sl和S2為電性暴露的(electrically exposed)。在其它實施 中，只要允許連接面Sl和S2至少部分地為電性暴露的，側向表面120和122的形狀，以及 側向表面120和122和側向表面142和144的對準可以是不同于圖2。如圖1和圖2所示，半導體裝置封裝件100更包括一電磁干擾遮蔽件124。此電磁 干擾遮蔽件124設置鄰接于封裝體114的數個外部表面、接地組件118a和118b的連接面Sl和S2、以及基板單元102的側向表面142和144。電磁干擾遮蔽件124由電性傳導材料 所形成，并且實質上圍繞半導體裝置封裝件100中的半導體裝置108a、108b、和108c，以提 供對電磁干擾的防護。在此實施例中，電磁干擾遮蔽件1 包括一上部1 和一側部128， 其實質上延伸環(huán)繞封裝體114的整個周圍，并且定義出半導體裝置封裝件100的直角側面 輪廓。如圖2所示，側部128由上部126以及沿著基板單元102的側向表面142和144向 下作延伸，側部1 包括一下末端，此下末端實質上對準基板單元102的下表面106或是和 此下表面106為共平面。然而，在其它實施中，側部128的范圍以及其下末端和下表面106 的對準是可以有所改變的。如圖2所示，電磁干擾遮蔽件124電性連接至接地組件118a和118b的連接面Sl 和S2。當電磁輻射從一半導體裝置封裝件100內部發(fā)射出來侵襲到電磁輻射遮蔽件IM 時，此些輻射的至少一部分可通過接地組件118a和118b被有效地接地，因而減少能穿過電 磁干擾遮蔽件124的輻射的等級強度，以及減少對鄰近半導體裝置的不利影響。類似地，當 一來自于鄰近半導體裝置的電磁輻射侵襲此電磁干擾遮蔽件124時，會發(fā)生相似的接地作 用，以減少半導體裝置封裝件100中的半導體裝置108a、108b、以及108c的電磁干擾。在工 藝過程中，半導體裝置封裝件100可被設置在一印刷電路板(PCB)之上，并且經由電性接觸 件110a、110b、以及IlOc電性連接至此印刷電路板。如前所述，電性接觸件110a、110b、以 及IlOc中的至少一者為一接地電性接觸件，并且此接地電性接觸件電性連接至一由印刷 電路板所提供的一接地電壓。可通過一電性路徑對入射至電磁干擾遮蔽件1 上的電磁輻 射產生接地，此電性路徑可包括有接地組件118a和118b、被包括在基板單元102中的其它 電性連接件、以及接地電性接觸件。由于此電磁干擾遮蔽件124的下末端實質上和基板單 元102的下表面106對準，此下末端也可以電性連接至由印刷電路板所提供的一接地電壓， 藉此提供其它用來將不希望產生的電磁輻射接地的電性路徑?；蛘?，在此連接結構中，下通 孔墊殘部148a及148b可電性連接至一由印刷電路板所提供的一接地電壓。在此實施例中，電磁干擾遮蔽件124形成為一組薄膜(a set of layers or films)的一共形遮蔽件。有利的是，電磁干擾遮蔽件124不需使用一黏著劑，即可形成鄰接 于并直接接觸半導體裝置封裝件100的外部或者是和半導體裝置封裝件100的外部直接接 觸，藉此增強可靠度以及對溫度、濕氣、以及其它環(huán)境情況的抗性。電磁干擾遮蔽件124的 共形特性允許類似的電磁干擾遮蔽以及類似的工藝，而易于應用至不同尺寸和形狀的半導 體裝置封裝件上，因而能夠減少不同半導體裝置封裝件的制造成本及時間。對某些實施來 說，電磁干擾遮蔽件124的厚度可以是在約1微米至約500微米的范圍內，例如是從約1微 米至約100微米，從約1微米至約50微米，或從約1微米至10微米。此實施例另一個優(yōu)點 是，相對于一般的殼體(casing)，電磁干擾遮蔽件IM所減少的厚度可允許整體半導體裝 置封裝件尺寸的縮減。接著請參照圖3A。圖3A繪示圖1和圖2的半導體裝置封裝件100的一部分的放 大剖面圖。更具體的來說，圖3A繪示一設置鄰接于封裝體114的電磁干擾遮蔽件124的一 具體實施。如圖3A所示，電磁干擾遮蔽件124為多層的(multi-layered)，并且包括一內層 300與一外層302。內層300設置鄰接于封裝體114。外層302設置鄰接于內層300并暴 露于半導體裝置封裝件100的外部。一般來說，內層300和外層302中的每個可由一金屬、一金屬合金、一具有一金屬或一金屬合金散布于其中的材料、或是另一合適的電性傳導材 料所形成。舉例來說，內層300和外層302中的每個可由鋁、銅、鉻、鈦、金、銀、鎳、不銹鋼、 或其組合物所形成。內層300和外層302可以是由相同的電性傳導材料或不同的電性傳導 材料所形成。舉例來說，一金屬，例如是鎳，可以被選擇用來當作是內層300以及外層302。 在一些例子中，不同的電性傳導材料可被選來當作是內層300和外層302，以提供互補的功 用。舉例來說，一具有高電性傳導率的金屬，例如是鋁、銅、金、或銀，可被選來當作內層300 以提供電磁干擾遮蔽的功能。另一方面，一具有較低電性傳導率的金屬，例如是鎳，可被選 來當作外層302以保護內層300避免受到氧化、濕氣、以及其它環(huán)境情況的影響。在此案例 中，外層302也能貢獻出電磁干擾遮蔽的功能，而同時提供保護的功效。雖然于圖3A中繪 示二層，然而在其它實施中，可以是包括有更多或更少層。接著，請參照圖;3B以及圖3C。圖;3B以及圖3C繪示了圖1和圖2的半導體裝置封 裝件100的一部分的放大剖面圖。更具體的來說，圖;3B繪示一接地組件118b的一具體實 施例，而圖3C繪示一接地組件118b的另一具體實施例。為了清楚的表達，以下的特征參照 設置鄰接于基板單元102的側向表面144的接地組件118b作說明，然而需考慮的是這些特 征可以類似地應用于其它半導體裝置封裝件100的接地組件上，例如是接地組件118a。請參考圖3B，接地組件118b接地孔經過一組切割工藝之后的余留部分所形成，并 且包含上通孔墊殘部146b、下通孔墊殘部148b、以及板狀通道殘部150b。板狀通道殘部 150b對應于接地組件118b的一凹陷部分，并且相對于基板單元102的側向表面144為向內 凹進的。更具體的來說，此板狀通道殘部150b為向內凹進的以定義一圖案溝槽(cutout or groove)，其包括一曲狀側向表面，其中，此曲狀側向表面實質上為一凹面的樣式，并且為電 性暴露以允許電性連接至電磁干擾遮蔽件124。如圖;3B所示，上通孔墊殘部146b、下通孔墊 殘部148b、以及板狀通道殘部150b包括實質上為平面的側向表面，并實質上對準或共平面 于基板單元102的側向表面144，且接地組件118b的連接面S2包括板狀通道殘部150b的 實質上凹面的側向表面，以及上通孔墊殘部146b、下通孔墊殘部148b與板狀通道殘部150b 的實質上平面的側向表面。有利的是，向內凹進的板狀通道殘部150b的提供了面積較大的 給連接面S2，因此增加了電性連接的可靠度以及效率，以減少電磁干擾。請依然參考圖3B， 盡管電磁干擾遮蔽件1 在一組特殊位置為向內凹進的，電磁干擾遮蔽件124的形成得到 了實質上為平面的半導體裝置封裝件100的直角側向輪廓。具體的來說，電磁干擾遮蔽件 1 共形地覆蓋連接面S2，連接面S2包括板狀通道殘部150的凹面的向表面，使得電磁干 擾遮蔽件124的側部128向內凹進的鄰接于板狀通道殘部150。請參考圖3C，接地組件118b為接地孔于一組切割工藝之后的余留部分所形成，且 包括上通孔墊殘部146b、下通孔墊殘部148b、以及板狀通道殘部150b。于此處，接地組件 118b也包括一填充物(filler or plug member)304。填充物304實質上填充由板狀通道 殘部150b所定義出的圖案溝槽。如下所述，填充物304形成一核心組件的一殘部，其填充 由接地孔所定義出的一通孔通道。進行一組切割工藝能得到此填充物304的一側向表面， 此側向表面實質上為平面且為電性暴露的，以允許電性連接至電磁干擾遮蔽件124。更具體 的來說，填充物304的側向表面實質上為對準或共平面于基板單元102的側向表面144。填 充物304可由一金屬、一金屬合金、一具有一金屬或一金屬合金散布于其中的材料、或是另 一合適的電性傳導材料所形成，且在此案例中，接地組件118b的連接面S2包括填充物304實質上平面的側向表面，以及上通孔墊殘部146b的實質上平面的側向表面、下通孔墊殘部 148b的實質上平面的側向表面、以及板狀通道殘部150b的實質上平面的側向表面。有利的 是，填充物304含有一電性傳導的內含物，因此提供了面積相當大的連接面S2，并且提升了 接地組件118b結構上的剛性，藉此增強電性連接的可靠度以及效率，以減少電磁干擾。填 充物304也可以由非電性傳導材料所形成，在這種案例中，接地組件118b的連接面S2包括 上通孔墊殘部146b、下通孔墊殘部148b以及板狀通道殘部150b實質上平面的側向表面。 填充物30也可含有一非電性傳導的內含物，可以提升接地組件118b結構上的剛性，藉此增 強電性連接的可靠度以及效率，以減少電磁干擾。請依舊參考圖3C，電磁干擾遮蔽件IM的 形成得到了實質上為平面的半導體裝置封裝件100的直角側向輪廓，其實質上為平面，以 及實質上在側部128中沒有向內凹進。雖然在圖;3B和圖3C中所繪示的接地組件118b為完全地延伸穿過基板單元102 的厚度，然而在其它實施中，接地組件118b的范圍可以是有所改變的。具體來說，如以下所 述，接地組件118b可以部分地延伸穿過基板單元102的厚度，舉例來說，可以實施為一內接 地孑L (internal grounding via)或——隱蔽接地孑L (blind grounding via)的——殘部。圖4A根據本發(fā)明的另一實施例所繪示一半導體裝置封裝件400的一剖面圖。此 半導體裝置封裝件400的某些方面以一類似于前述圖1至圖3C的半導體裝置封裝件100， 故而重復的部分于此將不再作說明。請參照圖4A，半導體裝置封裝件400包括實質上設置于基板單元102周圍的接地 組件418a和418b。在此實施例中，接地組件418a和418b隱蔽接地孔的殘部，延伸于基板 單元102的上表面104和一電性傳導層452之間。此電性傳導層452被設置于基板單元的 上表面104和下表面106之間，并且被當成一內部接地層。具體來說，每一接地組件418a和 418b包括一上通孔墊殘部446a或446b、一下通孔墊殘部448a或448b、以及一板狀通道殘 部450a或450b。其中，上通孔墊殘部446a或446b設置鄰接于基板單元102的上表面104 ； 下通孔墊殘部448a或448b電性連接至電性傳導層452并且設置于基板單元102的下表面 106的上方而分開某一距離；板狀通道殘部450a或450b延伸于上通孔墊殘部446a或44 以及下通孔墊殘部448a或448b之間。雖然在此所繪示的接地組件418a和418b部分地延 伸于基板單元102的上表面104和下表面106之間，然而在其它實施中，接地組件418a和 418b的范圍是可以改變的。在此實施例中，接地組件418a和418b分別包括連接面Si，和 S2’，且連接面Si’和S2’分別電性接觸鄰接至側向表面142和144。有利的是，面積相當大 的連接面Si’和S2’可以增強電性連接的可靠度以及效率，以減少電磁干擾。在某些實施 中，接地組件418a和418b的高度H2可稍微小于基板單元102的厚度，并且在約0. 1毫米至 約1. 8毫米的范圍內，例如是從約0. 2毫米至約1毫米，或從約0. 3毫米至約0. 5毫米。接 地組件418a和418b的一寬度W2，即鄰接至上表面104的一側向范圍，可以在約75微米至 275微米的范圍內，例如是從約100微米至約250微米，或從約125微米至約225微米。如圖4A所示，半導體裝置封裝件400也包括一半導體裝置408b。此半導體裝置 408b為一設置鄰接于基板單元102的上表面104的半導體芯片。在此實施例中，半導體裝 置408b例如是經由一組焊接凸塊以覆晶方式(Flip Chip)連接至基板單元102。半導體裝 置408b也可以另一方法，例如以焊線電性連接至基板單元102。圖4B繪示根據本發(fā)明另一實施例的一半導體裝置封裝件460的剖面圖。此半導體裝置封裝件460的某些方面類似于前述圖1至圖3C的半導體裝置封裝件100以及圖4A 的半導體裝置封裝件400，故而類似的部分將不在此一一說明。請參考圖4B，半導體裝置封裝件460包括實質上設置于基板單元102周圍的接地 組件46 和462b。在此實施例中，接地組件46 和462b隱蔽接地孔的殘部，延伸于基板 單元102的下表面106和一電性傳導層464之間。此電性傳導層464被設置于基板單元 102的上表面104和下表面106之間，并且被當成一內部接地層。具體來說，每一接地組件 462a和462b包括一上通孔墊殘部466a或466b、一下通孔墊殘部468a或468b、以及一板狀 通道殘部470a或470b。其中，上通孔墊殘部466a或466b電性連接至電性傳導層464，并且 設置于基板單元102的上表面104的下方而隔開某一距離；下通孔墊殘部468a或46 設 置鄰接于基板單元102的下表面106 ；板狀通道殘部470延伸于上通孔墊殘部466a或46 以及下通孔墊殘部468a或468b之間。有利的是，接地組件46 和462b的位置低于基板 單元102的上表面104而保留了上表面104有用的區(qū)域，其不但有電磁干擾遮蔽功能，且允 許經由減少或最小化半導體裝置封裝件460的接腳區(qū)域以得到一整體尺寸縮小的封裝件。 然而在其它實施中，接地組件46 和462b的位置和范圍是可以改變的。在此實施例中，接 地組件46 和462b分別包括連接面Si”和S2”，且連接面Si”和S2”分別電性暴露鄰接至 側向表面142和144。有利的是，面積相當大的連接面Si”和S2”可以增強電性連接的可靠 度以及效率，以減少電磁干擾，同時達到減少整體封裝件尺寸的目標。在某些實施中，接地 組件46 和462b的高度&可稍微小于基板單元102的厚度，并且在約0. 1毫米至約1. 8 毫米的范圍內，例如是從約0. 2毫米至約1毫米，或從約0. 3毫米至約0. 5毫米。接地組件 462a和462b的一寬度Wb，即鄰接至下表面106的一側向范圍，可以在約75微米至275微 米的范圍內，例如是從約100微米至約250微米，或從約125微米至約225微米。圖4C繪示根據本發(fā)明的另一實施例所繪示的一半導體裝置封裝件480的剖面圖。 此半導體裝置封裝件480的某些方面類似于前述圖1至圖3C的半導體裝置封裝件100、圖 4A的半導體裝置封裝件400、以及圖4B的半導體裝置封裝件460，故而類似的部分將不在此 一一說明。請參考圖4C，半導體裝置封裝件480包括實質上設置于基板單元102周圍的接地 組件48 和482b。在此實施例中，接地組件48 和482b被實施為埋入接地孔的殘部或內 部接地孔的殘部，延伸于一對設置于基板單元102的上表面104和下表面106間的電性傳 導層48 和484b之間，電性傳導層48 和484b被當作為一對內部接地層。具體來說，每 一接地組件48 和482b包括一上通孔墊殘部486a或486b、一下通孔墊殘部488a或488b、 以及一板狀通道殘部490a或490b。其中，上通孔墊殘部486a或48 電性連接至電性傳 導層48 ，并且設置于基板單元102的上表面104的下方而隔開某一距離；下通孔墊殘部 488a或488b電性連接至電性傳導層484b并且設置于基板單元102的下表面106的上方而 隔開某一距離；板狀通道殘部490a或490b延伸于上通孔墊殘部486a或48 以及下通孔 墊殘部488a或488b之間。有利的是，接地組件48 和482b位于基板單元102的上表面 104和下表面106間的位置保留了上表面104和下表面106有用的區(qū)域，其不但有電磁干擾 遮蔽功能，且允許經由減少或最小化半導體裝置封裝件480的接腳區(qū)域以得到一整體尺寸 縮小的封裝件。然而在其它實施中，接地組件48 和482b的位置和范圍是可以改變的。在 此實施例中，接地組件48 和482b分別包括連接面Si”，和S2”，，且連接面Si”，和S2”，分別電性暴露鄰接至側向表面142和144。有利的是，面積相當大的連接面Si”’和S2”’可 以增強電性連接的可靠度以及效率，以用來減少電磁干擾，同時達到減少整體封裝件尺寸 的目標。在某些實施中，接地組件48 和482b的高度Hc可稍微小于基板單元102的厚度， 并且在約0. 1毫米至約1. 6毫米的范圍內，例如是從約0. 2毫米至約0. 8毫米，或從約0. 2 毫米至約0. 4毫米。接地組件48 和482b的一寬度\，即鄰接至電性傳導層48 或484b 的一側向范圍，可以在約75微米至275微米的范圍內，例如是從約100微米至約250微米， 或從約125微米至約225微米。圖5A至圖5E繪示根據本發(fā)明的一實施例的形成一半導體裝置封裝件的一方法。 為了簡單表示，下述的工藝根據圖1至圖3C的半導體裝置封裝件100來作說明。然而，需 注意的是，此工藝可被相似地用作執(zhí)行以形成其它的半導體裝置封裝件，例如是圖4A的半 導體裝置封裝件400、圖4B的半導體裝置封裝件460、以及圖4C的半導體裝置封裝件480。首先請參考圖5A以及圖5B。提供一基板500，為了增加制造產能，基板500包括 多個基板單元，包括基板單元102以及一鄰接基板單元102’，藉此可確實地允許工藝輕易 地以平行的方式或連續(xù)的方式作執(zhí)行?；?00可呈帶形(strip)，多個基板單元連續(xù)地呈 直線排列。或者，多個基板單元沿著二維方向排列成數組(array)形式。為了簡單表示，下 述工藝主要參照基板單元102及其相關組件作說明，然而，此些工藝可相似地應用于其它 基板單元及其相關組件作執(zhí)行。如圖5A以及圖5B所示，數個接地孔設置鄰接于每一基板單元的周圍。具體來說， 接地孔5(^a、502b、502c、502d、以及50 設置鄰接于基板單元102的側面。在此實施例 中，每一接地孔包括一上通孔墊，例如是上通孔墊或M6b、一下通孔墊，例如是一下通 孔墊M8a或548b、以及一板狀通道，例如是一板狀通道550a或550b。接地孔5(^a、502b、 502c、502d、以及50 可以多種方法的任意的一所形成，方法例如包括黃光微影、化學蝕 刻、激光鉆孔、或機械鉆孔以形成數個開口，且這些開口的鍍層使用一金屬、一金屬合金、一 金屬或金屬合金散布于其中之一材料、或其它合適的電性傳導材料。此些開口的鍍層被形 成在一約1微米至約20微米范圍的厚度，例如是從約5微米至約20微米，或是從約10微 米至約15微米，同時留下通孔通道其實質上延伸跨過接地孔5(^a、502b、502c、502d、以及 502e的垂直范圍。在某些實施中，可施以一電性傳導材料并置入通孔通道中以形成電性傳 導的核心組件，此些核心組件被容置于此些通孔通道中，并且實質上填滿此些通孔通道。舉 例來說，電性傳導材料可以包括一金屬、一焊料、或是一電性傳導黏著物，其中，金屬例如是 銅，焊料例如是任意一些具有熔點在90°C至450°C之間的焊料金屬合金，電性傳導黏著物 例如是銀膠、含銅填充物的環(huán)氧化物、或任意一些含有一電性傳導填料物散布于其中的樹 脂。在其它實施中，可施以一非電性傳導材料并置入于通孔通道中以形成非電性傳導的核 心組件，此些核心組件被容置于此些通孔通道中，并且實質上填滿此些通孔通道。舉例來 說，非電性傳導材料可以包括一焊接屏蔽、一非電性傳導接著劑、或任意一些其它合適的樹 脂，其中，非電性傳導接著劑例如是實質上不含一電性傳導填充物的環(huán)氧化物。填充此些通 孔通道可讓生成的數個連接面得到較大的區(qū)域、增強結構剛性，因此可增強電性連接件的 可靠度以及功效，以減少電磁干擾。盡管此處所繪示的接地孔5(^a、502b、502c、502d、以及 502e完全地延伸于基板500的一上表面504和一下表面5M之間，然而在其它實施中，接地 孔502a、502b、502c、502d、以及502e的范圍可以改變。舉例來說，接地孔5(^a、502b、502c、502d、以及50 中的至少一者可實施為一隱蔽接地孔或一內部接地孔。在此實施例中，具有一環(huán)形形狀的一通孔墊，例如是上通孔墊討63或M6b，以及 一板狀通道，例如是板狀通道550a或550b，定義出一通孔信道，此通孔信道的外形為一圓 柱形，包括一實質上圓形的橫截面。一般來說，一通孔墊以及一通孔通道的外形可以是任意 一些形狀。舉例來說，一通孔通道可以具有其它類型的柱狀或是非柱狀，柱狀可例如是一橢 圓柱狀、一方形柱狀、或一矩形柱狀，非柱狀可例如是一錐狀、一漏斗狀、或其它逐漸變細的 形狀。一通孔通道的數個側向表面可以是曲狀或粗糙結構。對某些實施來說，每一通孔通 道的一側向范圍W3 (有時也被稱為是一通孔尺寸)可以是在一約50微米至約350微米的 范圍內，例如是從約100微米至約300微米，或從約150微米至約250微米，而每一通孔墊 的側向范圍W4(有時也被稱為是一通孔墊尺寸)可以是在一約150微米至約550微米的范 圍內，例如是從約200微米至約500微米，或從約250微米至約450微米。如果一通孔通道 或一通孔墊具有一不規(guī)則形狀，則側向范圍化或^可例如是對應于沿著數個直角方向的數 個側向范圍的一平均。為增強電性連接件的可靠度以及功效，以減少電磁干擾，數個接地孔設置鄰接于 每一基板單元的所有四個側面，然而，此些接地孔也可以設置鄰接于四個側面的一子組。 接地孔也可以設置鄰接于每一基板單元所有的四個角落或四個角落的一子組。對某些實 施來說，一基板單元的最相鄰近的接地孔之間的一間距L1 (有時也被稱為是一通孔間距) 可以是在一約0. 1毫米至約3毫米的范圍內，例如是從約0. 2毫米至約2毫米，或是從 約0. 5毫米至約1. 5毫米。請參照圖5B，每一基板單元內的一虛線邊界定義一“禁入”區(qū) (“ke印-0Ut”p0rti0n)，其內部設置數個半導體裝置。為了將半導體裝置的工藝中的不利 沖擊減少或最小化，可設置數個基板單元的接地孔，此些接地孔和禁入區(qū)相隔一間距L2 (有 時亦可稱為是一禁入距離(“ke印-out "distance))。對某些實施來說，間距L2可以是約50 微米至約300微米的范圍內，例如是從約50微米至約200微米，或從約100微米至150微 米。然而，基板500中的接地孔的數目與設置位置可不同于圖5A和圖5B而有所改變。數 排接地孔也可設置鄰接于每個基板單元的周圍。設置于上表面504下的隱蔽接地孔或是內 部接地孔的案例不需配置間距L2。具體來說，此種隱蔽接地孔或是內部接地孔可部分地或 全部地設置于禁入區(qū)內以及設置于半導體裝置之下，以將半導體裝置的工藝中的不利沖擊 減少或最小化，而達到減少一整體半導體裝置封裝件尺寸的目標。一旦基板500被提供，半導體裝置108a、108b、以及108c設置鄰接于基板500的上 表面504，并且電性連接至基板單元102。具體來說，半導體裝置108b經由焊線112焊線接 合至基板單元102，而半導體裝置108a和108c表面固定(surface mounted)于基板單元 102。請參考圖5A，基板500的下表面5M設置鄰接于一膠帶506，此膠帶506可以是一單 面或雙面的黏貼膠帶。有利的是，膠帶506可以牢固基板單元102及與其相關的鄰接的基 板單元，并且允許設置鄰接于膠帶506的這些組件可執(zhí)行各種的連續(xù)工藝，而不需倒置或 轉移到另一載體。接著，如圖5C所示，一封膠材料514被施加于基板500的上表面504，以實質上覆 蓋或包住接地孔50 和50 、半導體裝置108a、108b、和108c、以及焊線112。舉例來說， 封膠材料514可包括一酚醛基樹脂(Novoac-based regin)、一環(huán)氧基樹脂(印oxy-based region)、一硅基樹脂(silicon-based resin)、或是其它合適的密封材料。合適的填充物也可包括像是粉末狀二氧化硅。封膠材料514可以任意一些封膠技術來施加，例如是壓縮封 膠、射入封膠、以及轉換封膠。一旦被施加之后，硬化或固化封膠材料514，例如是經由降低 溫度至封膠材料514的一熔點之下，藉此形成一封膠結構526。為了在連續(xù)切割工藝中幫 助基板500找到恰當的位置，可例如是使用激光標記將定位標記形成于封膠結構5 之中。 或者，在連接中，定位標記可被形成鄰接于基板500的一周圍。接著對封膠結構526的一上表面516執(zhí)行切割工藝。此種切割工藝的方法可被稱 為是前端(“front-side”)切割工藝。請參照圖5C以及圖5D，此前端切割工藝利用一切 割鋸518作執(zhí)行，以形成數個切縫，包括切縫520a和520b。具體來說，切縫520a和520b 向下延伸，以及完全通過封膠結構5 和基板500，并且部分通過膠帶506，藉此將封膠結構 526和基板500再分割成分離單元，包括封裝體114和基板單元102。此種切割工藝的方式 可被稱為是完全切割工藝(“full-cut"singulation)，這是因為在每一不同位置的封膠結 構5 和基板500再切割可經由一切割工藝產生，而不需要多個切割工藝，例如是數個半切 割工藝(“half-cut” singulation)。有利的是，使用此完全切割工藝，而非使用半切割工 藝，可經由減少切割工藝的次數以及減少此些工藝所需的時間而增加制造產能。經由增加 基板500的一使用率也可使得制造成本降低，以及亦可經由降低由切割錯誤所導致的缺陷 機率來增加一整體產率。如圖5D所示，在完全切割工藝中，膠帶506可牢固基板單元102 和封裝體114及與其相關的鄰接的基板單元和封裝體的安全。請繼續(xù)參照圖5D，切割鋸518為側向地設置并且實質上和每一接地孔對準，如此 一來，所產生的切縫會移除接地孔某一程度的體積或重量百分比，例如是從約10%至約 90 %、從約30 %至70 %、或者是從約40 %至約60 %的體積或重量。若核心組件被包括在內， 所產生的切縫亦會移除每一核心組件某一程度的體積或重量百分比，例如是從約10%至約 90%、從約30%至70%、或者是從約40%至約60%的體積或重量。在此方法中，會形成接 地組件118a和118b，且接地組件118a和118b分別包括暴露于基板單元102周圍環(huán)境的連 接面Sl和S2。在切割工藝中，切割鋸518的對準可經由定位標記來幫助對準，此定位標記 在形成切縫520a和520b時，可提供切割鋸518恰當的位置。在某些實施中，每一切縫520a 和520b的一寬度C1 (亦可被稱為是一完全切割寬度，或是完全切割道)可以在一約100微 米至約600微米的范圍內，例如是從約200微米至約400微米，或是從約250微米至約350 微米。接著請參照圖5E，形成一電磁干擾涂層522鄰接于數個暴露的表面，這些暴露的 接觸表面包括封裝體114的外部表面、接地組件118a和118b的連接面Sl和S2、以及基板 單元102的側向表面142和144。電磁干擾涂層522可利用任意一些涂布技術形成，例如 是化學氣相沉積、無電電鍍、電鍍、印刷、噴霧、濺鍍、或真空沉積。舉例來說，電磁干擾涂層 522可包括一由鎳所形成的單層，其利用無電電鍍所形成，且具有一至少約五微米的厚度， 例如是從約5微米至約50微米，或從約5微米至約10微米。若電磁干擾涂層522為多層 的涂層，則不同層可利用相同的涂布技術或不同的涂布技術來形成。舉例來說，一可利用無 電電鍍形成由銅所形成的一內層，以及可利用無電電鍍或電鍍二者中的任一者形成由鎳所 形成的一外層。如另一例子，利用濺鍍或無電電鍍二者中的任一者形成由銅所形成的一內 層(可被當作是一基層)，且其具有一至少約1微米的厚度，例如是從約1微米至約50微 米，或從1微米至約10微米，以及利用濺鍍形成由不銹鋼、鎳、或銅所形成的一外層(可被當作是一抗氧化層)，且其具有一不超過1微米的厚度，例如是從約0. 01微米至約1微米， 或從約0. 01微米至約0. 1微米。在這些例子中，可對電磁干擾涂層522所施以的表面進行 某些預處理工藝以幫助內層和外層的形成。此類預處理工藝的例子包括表面粗糙化、以及 一晶種層的形成，表面粗糙化例如是經由化學蝕刻或機械摩蝕所致。利用例如一取放技術， 將基板單元102及其相關組件自膠帶506分離，而形成包括有電磁遮蔽件124的半導體裝 置封裝件100。圖6繪示根據本發(fā)明的另一實施例所形成一半導體裝置封裝件的方法。為簡單表 示，下述工藝參考圖4A的半導體裝置封裝件400來作說明。然而，需注意的是，此工藝可被 相似地用作執(zhí)行以形成其它的半導體裝置封裝件，例如是圖1至圖3C的半導體裝置封裝件 100、圖4B的半導體裝置封裝件460、以及圖4C的半導體裝置封裝件480。工藝的某些方面 也可以一類似于前述的圖5A至圖5E的方式作實施，故而類似的部分將不在此一一說明。請參考圖6，硬化的封膠材料614與基板600設置鄰接于一膠帶606，此膠帶606可 被實施為一單面或雙面的黏貼膠帶。接著，對硬化的封膠材料614的一上表面616進行切割 工藝。如圖6所示，此切割工藝利用一切割鋸618作執(zhí)行，以形成切縫620a和620b。其中， 切縫620a和620b向下地延伸，且完全通過硬化的封膠材料614和基板600，并且部分地通 過膠帶606，故而將硬化的封膠材料614和基板600再分割為數個分離單元，分離單元包括 封裝體114和基板單元102。具體來說，切割鋸618側向地設置并且實質上和每一接地孔對 準，如此一來，所得的切縫將接地孔再分割成二接地組件，此二接地組件彼此分隔開，且設 置鄰接于相對的基板單元。若核心組件被包括在內，則一所得的切縫亦會將每一核心組件 再分割成二填充組件。以此方式，形成接地組件418a和418b，并且接地組件418a和418b 分別包括連接面Si，和S2’，此連接面Si，和S2’環(huán)繞接觸于基板單元102的周圍。有利 的是，于圖6中所繪示的切割工藝方式經由更進一步減少切割工藝的次數以及減少那些工 藝所需的時間，以增加制造產能；經由更進一步增加基板600的一使用率以減少制造成本； 以及經由更進一步降低切割錯誤所導致的缺陷機率來增加一整體產率。對某些實施來說， 每一接地孔的一通孔尺寸W5可在一約100微米至700微米的范圍內，例如是從約200微米 至600微米，或從約300微米至500微米，而每一接地孔的一通孔墊尺寸W6可在一約300微 米至約1100微米的范圍內，例如是從約400微米至約1000微米，或從約500微米至約900 微米。每一切縫620a和620b的一寬度C2與前述參考的圖5D中的寬度C1可實質上為相同 的，且寬度C2可在一約100微米至約600微米的范圍內，例如是從約200微米至約400微 米，或從約250微米至約350微米。然而在其它實施中，寬度C2可以改變的，并且可以相對 于一接地孔的通孔尺寸W5或一接地孔的通孔墊尺寸W6作調整，以允許其再分割為數個接地 組件。舉例來說，一般寬度C2可以被表示為C2 < W5 < W6。綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā) 明所屬技術領域中具有通常知識者，在不脫離本發(fā)明權利要求書所界定的精神和范圍內， 當可作各種的更動與潤飾。此外，更多的修正可被拿來實施，用以適應本發(fā)明的一特殊情 況、材料、物質組成、方法、或工藝目標、精神和范圍。所有此類的修正皆涵蓋于權利要求書 所界定的范圍內。尤其是在此所揭露的方法已經以對照特殊工藝描述出來，這些工藝可以 用被合并的、細分開的、或重新安排來形成一相同方法而不脫離本發(fā)明的教導。因此，除非 在此特殊指出，工藝的安排或分類并不限制本發(fā)明。
權利要求
1.一種半導體裝置封裝件，包括 一基板單元，包括一上表面， 一下表面，一側向表面，設置鄰接于該基板單元的一周圍，并且完全地延伸于該基板單元的該上 表面和該基板單元的該下表面之間，以及一接地組件，設置鄰接于該基板單元的該周圍，并且至少部分延伸于該基板單元的該 上表面和該基板單元的該下表面之間，該接地組件包括一凹陷部分，該凹陷部分設置鄰接 于該基板單元的該側向表面；一半導體裝置，設置鄰接于該基板單元的該上表面，并且電性連接至該基板單元； 一封裝體，設置鄰接于該基板單元的該上表面，并且覆蓋該半導體裝置，該封裝體包括 數個外部表面，該些外部表面包括一側向表面；以及一電磁干擾遮蔽件，設置鄰接于該封裝體的該些外部表面以及該基板單元的該側向表 面，該電磁干擾遮蔽件電性連接至該接地組件，并且向內凹進地鄰接于該接地組件的該凹 陷部分。
2.如權利要求1所述的半導體裝置封裝件，其中該接地組件包括一板狀信道殘部，該 板狀通道殘部對應于該接地組件的該凹陷部分，并且該電磁干擾遮蔽件共形地覆蓋該板狀 通道殘部，使得該電磁干擾遮蔽件向內凹進地鄰接于該板狀通道殘部。
3.如權利要求2所述的半導體裝置封裝件，其中該板狀通道殘部包括一連接面，該連 接面相對于該基板單元的該側向表面為向內凹進，以及該電磁干擾遮蔽件共形地覆蓋該板 狀通道殘部的該連接面。
4.如權利要求1所述的半導體裝置封裝件，其中該接地組件部分地延伸于該基板單元 的該上表面以及該基板單元的該下表面之間，該接地組件的一高度小于該基板單元的一厚 度。
5.如權利要求4所述的半導體裝置封裝件，其中該基板單元包括一對內部接地層，以 及該接地組件延伸于該對內部接地層之間。
6.如權利要求1所述的半導體裝置封裝件，其中該基板單元的該側向表面實質上為一 平面，該封裝體的該側向表面實質上對準該基板單元的該側向表面。
7.如權利要求1所述的半導體裝置封裝件，其中該電磁干擾遮蔽件包括一側向部分以 及該側向部分的一下末端，該側向部分沿著該基板單元的該側向表面延伸，該側向部分的 該下末端實質上對準于該基板單元的該下表面。
8.一種半導體裝置封裝件，包括 一基板單元，包括一第一表面， 一第二相對表面，以及一接地組件，至少部分延伸于該基板單元的該第一表面和該基板單元的該第二相對表 面之間，該接地組件包括一板狀信道殘部以及一填充物，該板狀通道殘部向內凹進以容納 該填充物，該板狀通道殘部以及該填充物定義出設置鄰接于該基板單元的一周圍的該接地 組件的一側向表面；一半導體裝置，設置鄰接于該基板單元的該第一表面，并且電性連接至該基板單元； 一封裝體，設置鄰接于該基板單元的該第一表面，并且覆蓋該半導體裝置，該封裝體包 括數個外部表面；以及一電磁干擾遮蔽件，設置鄰接于該封裝體的該些外部表面，以及電性連接至該接地組 件的該側向表面，其中該半導體裝置封裝件的一側向輪廓實質上為一平面，并且相對于該基板單元的該 第二相對表面實質上為直角。
9.如權利要求8所述的半導體裝置封裝件，其中接地組件的該側向表面實質上為平
10.如權利要求9所述的半導體裝置封裝件，其中該填充物具有電性傳導能力。
11.如權利要求9所述的半導體裝置封裝件，其中該基板單元更包括一側向表面，該側 向表面完全地延伸于該基板單元的該第一表面以及該基板單元的該第二相對表面之間，該 基板單元的該側向表面實質上為平面，并且實質上相對于該基板單元的該第二相對表面為 直角，以及該接地組件的該側向表面電性地接觸鄰接于該基板單元的該側向表面。
12.如權利要求11所述的半導體裝置封裝件，其中該封裝體的該些外部表面包括一側 向表面，以及該封裝體的該側向表面實質上對準該基板單元的該側向表面。
13.如權利要求8所述的半導體裝置封裝件，其中該接地組件更包括一第一通孔墊殘 部以及一第二通孔墊殘部，以及該板狀通道殘部延伸于該第一通孔墊殘部以及該第二通孔 墊殘部之間。
14.如權利要求13所述的半導體裝置封裝件，其中該基板單元更包括一電性傳導層設 置于該基板單元的該第一表面以及該基板單元的該第二相對表面之間，該第一通孔墊殘部 設置鄰接于該基板單元的該電性傳導層，以及該第二通孔墊殘部設置鄰接于該基板單元的 該第二相對表面。
15.如權利要求8所述的半導體裝置封裝件，其中該電磁干擾遮蔽件為一共形遮蔽件， 該共形遮蔽件包括一第一層以及一第二層，該第二層設置鄰接于該第一層。
16.如權利要求15所述的半導體裝置封裝件，其中該第一層以及該第二層包括不同電 性傳導材料。
17.一種半導體裝置封裝件的形成方法，包括提供包括一接地孔以及一核心組件的一基板，該接地孔至少部分地延伸于該基板的一 上表面以及該基板的一下表面之間，該接地孔定義一通孔信道，該通孔信道實質上被該核 心組件所填充；電性連接一半導體裝置至該基板的該上表面；施以一封膠材料于該基板的該上表面以形成覆蓋該半導體裝置的一封膠結構；形成數個切縫，該些切縫完全地通過該封膠結構以及該基板，并且該些切縫對準于該 基板，如此(a)該基板再分割以形成一分割的基板單元；(b)該封膠結構再分割以形成設 置鄰接于該基板單元的一分割的封裝體，該封裝體包括數個外部表面；以及(c)該接地孔 的一殘部以及該核心組件的一殘部對應設置鄰接于該基板單元的一周圍的一接地組件，該 接地組件包括一暴露的連接面；以及于形成該些切縫后，施以一電磁干擾涂層于該封裝體的該些外部表面以及該接地組件的該連接面以形成一電磁干擾遮蔽件。
18.如權利要求17所述的半導體裝置封裝件，其中提供該基板包括施以一電性傳導材 料至通孔通道以形成該核心組件。
19.如權利要求17所述的半導體裝置封裝件，其中形成該些切縫，使得該連接面實質 上為平面。
20.如權利要求17所述的該半導體裝置封裝件，其中該基板單元包括一側向表面，該 封裝體的該些外部表面包括一側向表面，以及形成該些切縫使得該封裝體的該側向表面實 質上對準于該基板單元的該側向表面。
全文摘要
在此說明用于遮蔽電磁干擾的半導體裝置封裝件以及其相關的方法。在一實施例中，一半導體裝置封裝件包括一接地組件，此接地組件設置鄰接于一基板單元的周圍并且至少部分延伸于基板單元的上表面和下表面之間。此接地組件包括一凹陷部分，此凹陷部分設置鄰接于基板單元的側向表面。此半導體裝置封裝件還包括一電磁干擾遮蔽件，此電磁干擾遮蔽件電性地連接至接地組件，并且向內凹進地鄰接于接地組件的凹陷部分。
文檔編號H01L23/00GK102064141SQ20101056461
公開日2011年5月18日 申請日期2010年11月17日 優(yōu)先權日2010年4月29日
發(fā)明者廖國憲, 洪志斌, 范振銓, 邱基綜, 陳建成 申請人:日月光半導體制造股份有限公司