專利名稱：一種半導體器件及其制造方法
技術領域：
本發(fā)明涉及半導體集成電路制造領域，特別涉及一種改善熱載流子效應的半導體器件及其制造方法。
背景技術：
隨著半導休器件的集成度變得更高，晶體管源極和漏極間的距離越來越小。隨著 源極與漏極間的溝道區(qū)由于漏極的高度集成而變得更短，變短的溝道區(qū)將引發(fā)短溝道效 應。短溝道效應將引發(fā)溝道熱載流子注入效應(Channel HotElectron Injection)。溝道 熱載流子注入效應是小尺寸MOSFET中熱載流子所呈現(xiàn)出的一種現(xiàn)象，也稱為溝道雪崩注 入效應，即是溝道中部分高能量的熱載流子往柵氧化層注入的一種現(xiàn)象。當溝道中電場很 強時，由于漏結雪崩擊穿或溝道雪崩擊穿倍增出的載流子，若在兩次碰撞之間積累起的能 量足以跨越Si-SiO2界面勢壘(電子勢壘=3. 15eV,空穴勢壘=3. 8eV)，則這些熱載流子 (同時若獲得縱向的動量的話)就有可能注入到柵氧化層中去(因為電子與空穴的平均自 由程不同，則電子注入的幾率要比空穴高3個數(shù)量級)。一般，ρ-溝器件的雪崩注入現(xiàn)象要 強于η-溝器件，因為ρ-溝器件的漏極電位對電子注入起著促進作用，而對空穴注入起著抑 制作用。溝道熱載流子注入效應將使半導體器件的電特性和可靠性惡化。因此，為了減小 短溝道效應，可將具有低濃度雜質(zhì)分布的輕摻雜漏極(LDD)結構置于漏極區(qū)與溝道區(qū)之 間，或者在漏極與溝道之間執(zhí)行離子注入工藝，這將使熱載流子效應或穿通效應最小化。但 如果在漏極或源極中的離子注入或擴散工藝中發(fā)生意外問題，熱載流子將必然使MOSFET 元件的工作特性更加惡化。

發(fā)明內(nèi)容
本發(fā)明要解決的技術問題是提供一種改善熱載流子效應的半導體器件及其制造 方法，以解決半導體器件中存在溝道熱載流子注入效應的問題。為解決上述技術問題，本發(fā)明一種半導體器件，包括具有溝道區(qū)的襯底，所述襯底包括硅襯底和位于所述硅襯底上的硅鍺層；位于所述溝道區(qū)之上的柵極結構，所述柵極結構包括柵介電層和柵電極；形成于所述柵極結構兩側(cè)的側(cè)墻；形成于襯底中，位于所述溝道區(qū)兩側(cè)的源/漏區(qū)，所述源/漏區(qū)包括輕摻雜源/漏 區(qū)和重摻雜源/漏區(qū)；所述硅鍺層內(nèi)，從與所述硅襯底相鄰的面到與所述柵極結構相鄰的面間，其鍺的 組分百分比從高到低依次遞減?？蛇x的，所述硅鍺層內(nèi)鍺組分百分比的最高值的范圍為5%至100%?？蛇x的，所述硅鍺層內(nèi)鍺的組分百分比的最低值為0%。可選的，所述硅鍺層的厚度為10埃 1000埃。
本發(fā)明還提供一種半導體器件制造方法，包括以下步驟提供一硅襯底，在所述硅襯底上形成硅鍺層，所述硅鍺層內(nèi)，從與所述硅襯底相鄰 的面到與所述柵極結構相鄰的面間，其鍺的組分百分比從高到低依次遞減；所述硅襯底和 其上形成的硅鍺層共同組成襯底；在所述硅鍺層上形成柵極結構，所述柵極結構由下而上包括柵介電層與柵電極；在所述柵極結構兩側(cè)的襯底上注入低濃度雜質(zhì)離子，在所述柵極結構兩側(cè)的襯底 的 表面中形成輕摻雜源/漏區(qū)；在所述襯底上，所述柵極結構的兩側(cè)形成側(cè)墻；在所述側(cè)墻兩側(cè)的所述襯底上注入高濃度雜質(zhì)離子，形成重摻雜源/漏區(qū)，從而 形成包含有輕摻雜源/漏區(qū)和重摻雜源/漏區(qū)的源/漏區(qū)?？蛇x的，所述硅鍺層內(nèi)鍺的組分百分比的最高值的范圍為5%至100%?？蛇x的，所述硅鍺層內(nèi)鍺的組分百分比的最低值為0%。可選的，所述硅鍺層的厚度為10埃 1000埃。可選的，形成所述硅鍺層時采用外延工藝、超高真空化學氣相沉積工藝、常壓化學 氣相沉積工藝或減壓化學氣相沉積工藝其中之一實現(xiàn)?？蛇x的，采用外延工藝實現(xiàn)時，在壓力為10至15千帕，溫度為600 950°C的條 件下進行；硅源前驅(qū)氣體可以為硅烷(SiH4)、二氯硅烷(SiH2C12，簡稱DCS)和三氯硅烷 (SiHC13，簡稱TCS)；鍺源前驅(qū)氣體為GeH4，其氣體流量在淀積過程中逐漸變小；載氣為氫氣。本發(fā)明的半導體器件中，由于在硅襯底上還生長有鍺的組分百分比漸進變化的硅 鍺層，該硅鍺層內(nèi)，從與硅襯底相鄰的面到與柵極結構相鄰的面間，其鍺的組分百分比從高 到低依次遞減。由于鍺的禁帶寬度變窄效應的作用，使得半導體器件溝道里將形成內(nèi)建電 場。當電子試圖穿過溝道進入柵氧化層(即熱載流子注入效應)時，由于內(nèi)建電場的作用， 電子將會受到一個反向作用力，因此可以抑制熱載流子注入效應。因此，本發(fā)明的半導體 器件相較于現(xiàn)有技術的半導體器件可更好的抑制熱載流子注入效應，提高半導體器件的性 能。


圖1為本發(fā)明的半導體器件的截面結構示意圖；圖2a-圖2e為制備圖1所示的半導體器件的方法示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明 的具體實施方式
做詳細的說明。本發(fā)明所述的半導體器件及其制造方法可利用多種替換方式實現(xiàn)，下面是通過較 佳的實施例來加以說明，當然本發(fā)明并不局限于該具體實施例，本領域內(nèi)的普通技術人員 所熟知的一般的替換無疑涵蓋在本發(fā)明的保護范圍內(nèi)。其次，本發(fā)明利用示意圖進行了詳細描述，在詳述本發(fā)明實施例時，為了便于說 明，示意圖不依一般比例局部放大，不應以此作為對本發(fā)明的限定。
請參照圖1，圖1為本發(fā)明的半導體器件的截面結構示意圖。如圖1所示，本發(fā)明 的半導體器件包括具有溝道區(qū)101的襯底100，所述襯底100包括硅襯底102和位于所述硅襯底102 上的硅鍺層103 ；位于所述溝道區(qū)之上的柵極結構110，所述柵極結構包括柵介電層111和柵電極 112 ；形成于所述柵極結構110兩側(cè)的側(cè)墻113 ；形成于襯底100中，位于所述溝道區(qū)101兩側(cè)的源/漏區(qū)120，所述源/漏區(qū)120 包括輕摻雜源/漏區(qū)121和重摻雜源/漏區(qū)122 ；所述硅鍺層103的厚度為10埃 1000埃；所述硅鍺層103內(nèi)，從與所述硅襯底 102相鄰的面到與所述柵極結構110相鄰的面間，其鍺的組分百分比從高到低依次遞減，所 述硅鍺層內(nèi)鍺的組分百分比的最高值的范圍為5%至100%，所述硅鍺層內(nèi)鍺的組分百分 比的最低值為0%。請參照圖2a-圖2e，圖2a_圖2e為制備圖1所示的半導體器件的方法示意圖。首先，如圖2a所示，提供一硅襯底102，在所述硅襯底102上形成硅鍺層103，所述 硅襯底102和其上形成的硅鍺層103共同組成襯底100。形成所述硅鍺層可采用外延工藝 包括分子束外延(MBE)、超高真空化學氣相沉積(UHV/CVD)、常壓化學氣相沉積(APCVD)和 減壓化學氣相沉積(RPCVD)等工藝實現(xiàn)。采用外延工藝實現(xiàn)時，在壓力為10至15千帕，溫度為600 950°C的條件下進行； 硅源前驅(qū)氣體可以為硅烷(SiH4)、二氯硅烷(SiH2Cl2，簡稱DCS)和三氯硅烷(SiHCl3，簡稱 TCS)；鍺源前驅(qū)氣體為GeH4，其氣體流量在淀積過程中逐漸減??；載氣為氫氣。所述硅鍺層 103的厚度為10埃 1000埃；所述硅鍺層103內(nèi)，從與所述硅襯底102相鄰的面到與所述 柵極結構110相鄰的面間，其鍺的組分百分比從高到低依次遞減，所述硅鍺層內(nèi)鍺的組分 百分比的最高值的范圍為5%至100%，所述硅鍺層內(nèi)鍺的組分百分比的最低值為0%。其次，如圖2b所示，在所述硅鍺層103上形成柵極結構110。所述柵極結構110由 下而上包括柵介電層111與柵電極112，所述柵介電層111的材料可以是氧化硅，所述柵電 極112的材料可以是摻雜多晶硅、金屬、金屬硅化物或其它導體。再次，如圖2c所示，在所述襯底100的上執(zhí)行傾斜離子注入，即在所述柵極結構 110兩側(cè)的襯底100上注入低濃度雜質(zhì)離子(例如，N-離子)，在所述柵極結構110兩側(cè)的 襯底100的表面中形成輕摻雜源/漏區(qū)121a。再次，如圖2d所示，在所述襯底100上，所述柵極結構110的兩側(cè)形成側(cè)墻113。 形成所述側(cè)墻113的一種方法是首先，采用化學氣相沉積(CVD)工藝在所述襯底100和所 述柵極結構110的全部表面上沉積絕緣層，所述絕緣層可以為包括氧化物層或氮化物層的 單層結構，也可以為氧化物層和氮化物層的層疊結構；接著，通過具有各向異性蝕刻特性的 干刻工藝(例如反應離于蝕刻)蝕刻所述絕緣層，使得所述絕緣層保留覆蓋在所述柵極結 構110的兩側(cè)壁的部分，從而形成側(cè)墻113。最后，如圖2e所示，在所述襯底100上進行離子注入，即在所述側(cè)墻113兩側(cè)的襯 底100上注入高濃度雜質(zhì)離子(例如N+離子)，形成重摻雜源/漏區(qū)122，從而形成包含有 輕摻雜源/漏區(qū)121和重摻雜源/漏區(qū)122的源/漏區(qū)120。
本發(fā)明的半導體器件中，由于在硅襯底上還生長有鍺的組分百分比漸進變化的硅鍺層，該硅鍺層內(nèi)，從與硅襯底相鄰的面到與柵極結構相鄰的面間，其鍺的組分百分比從高 到低依次遞減。由于鍺的禁帶寬度變窄效應的作用，使得半導體器件溝道里將形成內(nèi)建電 場。當電子試圖穿過溝道進入柵氧化層(即熱載流子注入效應)時，由于內(nèi)建電場的作用， 電子將會受到一個反向作用力，因此可以抑制熱載流子注入效應。因此，本發(fā)明的半導體 器件相較于現(xiàn)有技術的半導體器件可更好的抑制熱載流子注入效應，提高半導體器件的性 能。顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權利要求
一種半導體器件，包括具有溝道區(qū)的襯底，所述襯底包括硅襯底和位于所述硅襯底上的硅鍺層；位于所述溝道區(qū)之上的柵極結構，所述柵極結構包括柵介電層和柵電極；形成于所述柵極結構兩側(cè)的側(cè)墻；形成于襯底中，位于所述溝道區(qū)兩側(cè)的源/漏區(qū)，所述源/漏區(qū)包括輕摻雜源/漏區(qū)和重摻雜源/漏區(qū)；所述硅鍺層內(nèi)，從與所述硅襯底相鄰的面到與所述柵極結構相鄰的面間，其鍺的組分百分比從高到低依次遞減。
2.如權利要求1所述的半導體器件，其特征在于，所述硅鍺層內(nèi)鍺的組分百分比的最 高值的范圍為5%至100%。
3.如權利要求1所述的半導體器件，其特征在于，所述硅鍺層內(nèi)鍺的組分百分比的最 低值為0%。
4.如權利要求1所述的半導體器件，其特征在于，所述硅鍺層的厚度為10埃 1000埃。
5.一種半導體器件制造方法，包括以下步驟提供一硅襯底，在所述硅襯底上形成硅鍺層，所述硅鍺層內(nèi)，從與所述硅襯底相鄰的面 到與所述柵極結構相鄰的面間，其鍺的組分百分比從高到低依次遞減；所述硅襯底和其上 形成的硅鍺層共同組成襯底；在所述硅鍺層上形成柵極結構，所述柵極結構由下而上包括柵介電層與柵電極；在所述柵極結構兩側(cè)的襯底上注入低濃度雜質(zhì)離子，在所述柵極結構兩側(cè)的襯底的表 面中形成輕摻雜源/漏區(qū)；在所述襯底上，所述柵極結構的兩側(cè)形成側(cè)墻；在所述側(cè)墻兩側(cè)的所述襯底上注入高濃度雜質(zhì)離子，形成重摻雜源/漏區(qū)，從而形成 包含有輕摻雜源/漏區(qū)和重摻雜源/漏區(qū)的源/漏區(qū)。
6.如權利要求5所述的半導體器件制造方法，其特征在于，所述硅鍺層內(nèi)鍺的組分百 分比的最高值的范圍為5%至100%。
7.如權利要求5所述的半導體器件制造方法，其特征在于，所述硅鍺層內(nèi)鍺的組分百 分比的最低值為0%。
8.如權利要求5所述的半導體器件制造方法，其特征在于，所述硅鍺層的厚度為10 埃 1000埃。
9.如權利要求5所述的半導體器件制造方法，其特征在于，形成所述硅鍺層時采用外 延工藝、超高真空化學氣相沉積工藝、常壓化學氣相沉積工藝或減壓化學氣相沉積工藝其 中之一實現(xiàn)。
10.如權利要求9所述的半導體器件制造方法，其特征在于，采用外延工藝實現(xiàn)時，在 壓力為10至15千帕，溫度為600 950°C的條件下進行；硅源前驅(qū)氣體可以為硅烷(SiH4)、 二氯硅烷(SiH2Cl2，簡稱DCS)和三氯硅烷(SiHCl3，簡稱TCS)；鍺源前驅(qū)氣體為GeH4，其氣 體流量在淀積過程中逐漸變??；載氣為氫氣。
全文摘要
本發(fā)明提供一種半導體器件，包括具有溝道區(qū)的襯底，所述襯底包括硅襯底和位于所述硅襯底上的硅鍺層；位于所述溝道區(qū)之上的柵極結構，所述柵極結構包括柵介電層和柵電極；形成于所述柵極結構兩側(cè)的側(cè)墻；形成于襯底中，位于所述溝道區(qū)兩側(cè)的源/漏區(qū)，所述源/漏區(qū)包括輕摻雜源/漏區(qū)和重摻雜源/漏區(qū)；所述硅鍺層內(nèi)，從與所述硅襯底相鄰的面到與所述柵極結構相鄰的面間，其鍺的組分百分比從高到低依次遞減。本發(fā)明的半導體器件相較于現(xiàn)有技術的半導體器件可更好的抑制熱載流子注入效應，提高半導體器件的性能。
文檔編號H01L29/78GK101807605SQ20101906303
公開日2010年8月18日 申請日期2010年2月5日 優(yōu)先權日2010年2月5日
發(fā)明者陳樂樂 申請人:上海宏力半導體制造有限公司