專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具備包含多個(gè)薄膜晶體管和ESD保護(hù)用二極管的電路的半導(dǎo)體裝置。
背景技術(shù)：
近年來，每個(gè)像素具有薄膜晶體管(Thin Film Transistor ;下面稱為“TFT”)的液晶顯示裝置、有機(jī)EL顯示裝置正在普及。TFT利用在玻璃基板等基板上形成的半導(dǎo)體層進(jìn)行制作。形成TFT的基板被稱為有源矩陣基板。作為TFT，一直以來廣泛使用將非晶硅膜設(shè)為活性層的TFT(下面稱為“非晶硅TFT”)、將多晶硅膜設(shè)為活性層的TFT(下面稱為“多晶硅TFT”)。因?yàn)槎嗑Ч枘ぶ械妮d流子遷移率比非晶硅膜高，所以多晶硅TFT具有比非晶硅TFT高的導(dǎo)通電流，能進(jìn)行高速工作。因此，開發(fā)了如下顯示面板其不僅像素用的TFT，而且驅(qū)動(dòng)器等的周邊電路用的TFT的一部分或者全部也由多晶硅TFT構(gòu)成。這樣，有時(shí)將在構(gòu)成顯示面板的絕緣性基板(典型地為玻璃基板)上形成的驅(qū)動(dòng)器稱為單片驅(qū)動(dòng)器。驅(qū)動(dòng)器具有柵極驅(qū)動(dòng)器和源極驅(qū)動(dòng)器，也有時(shí)僅任一方為單片驅(qū)動(dòng)器。在此，所謂顯示面板指在液晶顯示裝置、有機(jī)EL顯示裝置內(nèi)具有顯示區(qū)域的部分，不包含液晶顯示裝置的背光源、外框等。為了制作多晶硅TFT，除了用于使非晶硅膜結(jié)晶的激光結(jié)晶工序之外，還需要進(jìn)行熱退火工序、尚子慘雜工序等復(fù)雜的工序，基板的每單位面積的制造成本升聞。因此，當(dāng)iu多晶硅TFT主要使用于中型和小型的顯示裝置，非晶硅TFT使用于大型的顯示裝置。近年來，在顯示裝置的大型化的基礎(chǔ)上對高畫質(zhì)化和低功耗化的要求提高之中，提出了如下TFT:其比非晶硅TFT性能高且制造成本低，并將微晶硅(yc-Si)膜用作活性層(專利文獻(xiàn)I、專利文獻(xiàn)2以及非專利文獻(xiàn)I)。將這樣的TFT稱為“微晶硅TFT”。微晶硅膜是在內(nèi)部具有微晶粒的硅膜，微晶粒的晶界主要是非晶相。即，具有包括微晶粒的晶相和非晶相的混合狀態(tài)。各微晶粒的尺寸比多晶硅膜所包含的晶粒的尺寸小。另外，在微晶硅膜中，各微晶粒具有例如從基板面開始呈柱狀生長的柱狀形狀。另外，提出了如下TFT :其使用Zn-O系半導(dǎo)體(ZnO)膜、In-Ga-Zn-O系半導(dǎo)體(IGZO)膜等金屬氧化物半導(dǎo)體作為取代硅的新材料。在專利文獻(xiàn)3中記載了如下通過使用包括ZnO的半導(dǎo)體層，能得到導(dǎo)通/截止電流比為4. 5 X 105、遷移率為大約150cm2/Vs、閾值為大約I. 3V的TFT。該遷移率是比非晶硅TFT的遷移率遠(yuǎn)遠(yuǎn)高的值。另外，在非專利文獻(xiàn)2中記載了如下通過使用包括IGZO的半導(dǎo)體層，能得到遷移率為大約5. 6 8. Ocm2/Vs、閾值為大約-6. 6 -9. 9V的TFT。同樣，該遷移率是比非晶硅TFT的遷移率遠(yuǎn)遠(yuǎn)高的值。這樣，在大型的顯示裝置中，有時(shí)使用非晶硅、微晶硅、IGZO等不僅將像素用的TFT而且將驅(qū)動(dòng)器等的周邊電路用的TFT的一部分或者全部形成于有源矩陣基板上。另一方面，為了防止由于靜電導(dǎo)致的元件、配線等的損傷，在有源矩陣基板上通常設(shè)有ESD (靜電放電；Electro Static Discharge)保護(hù)電路。
圖I 是不出設(shè)于具有 CMOS (Complementry Metal Oxide Semiconductor :金屬氧化物半導(dǎo)體)的IC內(nèi)部電路中的ESD保護(hù)電路的一例的圖。圖I所示的ESD保護(hù)電路具有在輸入端子與CMOS之間形成的保護(hù)電阻R和極性不同的2個(gè)保護(hù)用二極管Dl、D2。保護(hù)用二極管D1、D2均與CMOS的輸入信號線連接。在ESD保護(hù)電路中，當(dāng)對輸入端子輸入靜電時(shí)，輸入端子的電位上升(+)或者下降(_)。在上升(+)的情況下，保護(hù)用二極管Dl為導(dǎo)通狀態(tài)，使正電荷泄漏到VCC線。在下降(-)的情況下，保護(hù)用二極管D2為導(dǎo)通狀態(tài)，使負(fù)電荷泄漏到VSS線。此外，流動(dòng)的電流的大小由保護(hù)電阻R限制。另外，如圖2所示，在專利文獻(xiàn)4中公開了如下在多條柵極配線401和多條漏極配線402以交叉的方式形成、在各交叉點(diǎn)配置有像素用的薄膜晶體管407的有源矩陣基板中，在被賦予基準(zhǔn)電位的基準(zhǔn)電位配線403與柵極配線401以及漏極配線402之間分別設(shè)置ESD保護(hù)用二極管404。2個(gè)二極管404使用與像素用薄膜晶體管407的半導(dǎo)體層相同的
半導(dǎo)體膜形成，具有使TFT的源極和漏極短路的結(jié)構(gòu)。這樣的結(jié)構(gòu)的二極管也被稱為“TFT型二極管”。2個(gè)二極管404中的一方的柵極電極與柵極配線401連接，另一方的柵極電極與基準(zhǔn)電位配線403連接。因此，即使柵極配線401相對于基準(zhǔn)電位配線403帶正負(fù)電荷中的任一種，也能在消除該電荷的方向使電流在柵極配線401與基準(zhǔn)電位配線403之間流動(dòng)。因此，能抑制由ESD產(chǎn)生的柵極配線和漏極配線之間的電壓，能防止薄膜晶體管407由于靜電而受到損壞。此外，圖2圖示了用于保護(hù)像素用薄膜晶體管407的TFT型二極管404，但為了保護(hù)在例如驅(qū)動(dòng)電路等電路中所使用的電路用薄膜晶體管，能使用同樣的TFT型二極管?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)I :特開平6-196701號公報(bào)專利文獻(xiàn)2 :特開平5-304171號公報(bào)專利文獻(xiàn)3 :特開2002-76356號公報(bào)專利文獻(xiàn)4 :特開昭63-220289號公報(bào)非專利文獻(xiàn)非專利文獻(xiàn)I :Zhongyang Xu等“A Novel Thin-f ilm Transistors With μ c_Si/a-Si Dual Active Layer Structure For AM-LCD，，IDffJ 96 Proceedings of The ThirdInternational Display Workshops VOLUME I、1996、p.117 120非專利文獻(xiàn)2 : Je-hun Lee 等 “World，s Largest (15-inch) XGA AMLCD PanelUsing IGZO Oxide TFT，，、SID 08 DIGEST (美國)'Society for Information Display,2008年、第39卷、第I版、p. 625 628

發(fā)明內(nèi)容
發(fā)明要解決的問題從圖I和圖2所示的例子可知ESD保護(hù)電路為了無論對要保護(hù)的配線充正電荷還是充負(fù)電荷都能使這些電荷泄漏而具有至少2個(gè)二極管。因此，具有電路規(guī)模變大的問題。
特別是在形成使用遷移率比較低的非晶硅膜等半導(dǎo)體膜作為ESD保護(hù)用二極管的TFT型二極管的情況下，需要增大TFT型二極管的溝道寬度W，所以ESD保護(hù)用二極管的尺寸進(jìn)一步增大，其結(jié)果是，顯示裝置的邊框區(qū)域擴(kuò)大。另外，當(dāng)要在不包含VDD配線的移位寄存器電路中應(yīng)用上述ESD保護(hù)電路時(shí)，需要重新從外部引繞的VDD配線，伴隨于此，電路規(guī)模進(jìn)一步增大。本發(fā)明是鑒于上述問題而完成的，其目的在于在具備包含多個(gè)薄膜晶體管和用于保護(hù)薄膜晶體管不受ESD影響的E SD保護(hù)電路的電路的半導(dǎo)體裝置中，抑制起因于ESD的薄膜晶體管的損壞并且比以往縮小電路規(guī)模。用于解決問題的方案本發(fā)明的半導(dǎo)體裝置是具備包含多個(gè)薄膜晶體管和至少一個(gè)二極管的電路的半
導(dǎo)體裝置，上述多個(gè)薄膜晶體管具有相同的導(dǎo)電型，當(dāng)上述多個(gè)薄膜晶體管的導(dǎo)電型是N型時(shí)，上述至少一個(gè)二極管的陰極側(cè)的電極連接到與上述多個(gè)薄膜晶體管中任一個(gè)薄膜晶體管的柵極連接的配線，當(dāng)上述多個(gè)薄膜晶體管的導(dǎo)電型是P型時(shí)，上述至少一個(gè)二極管的陽極側(cè)的電極連接到與上述多個(gè)薄膜晶體管中任一個(gè)薄膜晶體管的柵極連接的配線，在上述配線上未形成以與上述至少一個(gè)二極管電流的流動(dòng)方向相反的方式配置的其它二極管。在某優(yōu)選的實(shí)施方式中，上述電路的電壓波高值是20V以上。優(yōu)選上述至少一個(gè)薄膜二極管和上述任一個(gè)薄膜晶體管的半導(dǎo)體層由相同的半導(dǎo)體膜形成。上述相同的半導(dǎo)體膜可以是微晶硅膜。上述電路可以包含移位寄存器。在某優(yōu)選的實(shí)施方式中，上述移位寄存器具有分別將輸出信號依次輸出的多個(gè)級，上述多個(gè)級各自具有第I晶體管，其輸出上述輸出信號；以及多個(gè)第2晶體管，其各自的源極區(qū)域或者漏極區(qū)域與上述第I晶體管的柵極電極電連接，上述多個(gè)第2晶體管包含多溝道型晶體管，上述多溝道型晶體管具有活性層，上述活性層包含至少2個(gè)溝道區(qū)域、源極區(qū)域以及漏極區(qū)域。上述至少一個(gè)二極管可以具備柵極電極，其形成于基板上；柵極絕緣層，其形成于上述柵極電極上；至少一個(gè)半導(dǎo)體層，其形成于上述柵極絕緣層上，具有第I區(qū)域和第2區(qū)域；第I電極，其設(shè)于上述第I區(qū)域上，與上述第I區(qū)域和上述柵極電極電連接；以及第2電極，其設(shè)于上述第2區(qū)域上，與上述第2區(qū)域電連接。上述至少一個(gè)半導(dǎo)體層可以具有溝道區(qū)域，其隔著上述柵極絕緣層與上述柵極電極重疊；以及電阻區(qū)域，其隔著上述柵極絕緣層與上述柵極電極不重疊，在上述二極管的導(dǎo)通狀態(tài)下，在上述第I電極與上述第2電極之間形成有電流路徑，上述電流路徑包含上述溝道區(qū)域和上述電阻區(qū)域。發(fā)明效果根據(jù)本發(fā)明，在具備包括單溝道TFT的電路的半導(dǎo)體裝置中，能抑制電路規(guī)模的增大，并且能抑制起因于ESD的TFT的截止泄漏的增大。因此，能防止電路的誤動(dòng)作。將本發(fā)明應(yīng)用于具備驅(qū)動(dòng)電路的有源矩陣基板時(shí)特別有效。


圖I是示出設(shè)于IC內(nèi)部電路的現(xiàn)有的ESD保護(hù)電路的一例的圖。圖2是示出具有ESD保護(hù)電路的現(xiàn)有的有源矩陣基板的圖。圖3(a)和(b)分別是示出針對N溝道型非晶娃TFT進(jìn)行對柵極充正電荷(Vg =20V)的應(yīng)力試驗(yàn)和充負(fù)電荷(Vg = _20V)的應(yīng)力試驗(yàn)的結(jié)果的坐標(biāo)圖。圖4是示出非晶硅TFT的電流(Id)-電壓(Vg)特性的坐標(biāo)圖。圖5(a)和(b)分別是發(fā)明的第I實(shí)施方式中的電路520的一部分的圖。圖6是本發(fā)明的第I實(shí)施方式中的保護(hù)用二極管的示意性截面圖。圖7是例示本發(fā)明的第I實(shí)施方式中的保護(hù)用二極管D2的特性的坐標(biāo)圖。圖8(a)是本發(fā)明的實(shí)施方式的液晶顯示面板600的示意性平面圖，(b)是示出I個(gè)像素的示意性結(jié)構(gòu)的平面圖。圖9是說明柵極驅(qū)動(dòng)器610所包含的移位寄存器610B的構(gòu)成的框圖。圖10是移位寄存器610B的I個(gè)級所使用的、本發(fā)明的實(shí)施方式的移位寄存器的I個(gè)級的電路圖。圖11是示出移位寄存器610B的各級的輸入輸出信號的波形和netA的電壓波形的圖。圖12是示出來自移位寄存器610B的n-2至n+2這5級的輸出信號的波形的圖。圖13是比較例的移位寄存器的I個(gè)級的電路圖。圖14是移位寄存器610B的I個(gè)級所使用的、本發(fā)明的實(shí)施方式的其它移位寄存器的I個(gè)級的電路圖。圖15是移位寄存器610B的I個(gè)級所使用的、本發(fā)明的實(shí)施方式的又一其它移位寄存器的I個(gè)級的電路圖。圖16是移位寄存器610B的I個(gè)級所使用的、本發(fā)明的實(shí)施方式的又一其它移位寄存器的I個(gè)級的電路圖。圖17是移位寄存器610B的I個(gè)級所使用的、本發(fā)明的實(shí)施方式的又一其它移位寄存器的I個(gè)級的電路圖。圖18是移位寄存器610B的I個(gè)級所使用的、本發(fā)明的實(shí)施方式的又一其它移位寄存器的I個(gè)級的電路圖。圖19(a)和(b)是示意性示出本發(fā)明的第I實(shí)施方式的半導(dǎo)體裝置的圖，(a)是平面圖，(b)是沿(a)的A-A’線和B-B’線的截面圖。圖20是示出圖19所示的半導(dǎo)體裝置的制造方法的一例的圖。圖21 (a)和(b)是用于說明圖19所示的半導(dǎo)體裝置的制造工序的圖，(a)是平面圖，(b)是沿(a)的A-A’線和B-B’線的截面圖。圖22(a)和(b)是用于說明圖19所示的半導(dǎo)體裝置的制造工序的圖，(a)是平面圖、(b)是沿(a)的A-A’線和B-B’線的截面圖。圖23(a)和(b)是用于說明圖19所示的半導(dǎo)體裝置的制造工序的圖，(a)是平面圖，(b)是沿(a)的A-A’線和B-B’線的截面圖。圖24(a)和(b)是用于說明圖19所示的半導(dǎo)體裝置的制造工序的圖，(a)是平面圖、(b)是沿(a)的A-A’線和B-B’線的截面圖。
圖25(a)是示意性示出本發(fā)明的第I實(shí)施方式的又一其它二極管的平面圖，(b)是沿(a)的E-E’線的截面圖。圖26(a)是示意性示出本發(fā)明的第I實(shí)施方式的又一其它二極管的平面圖，(b)是沿(a)的F-F’線的截面圖。圖27是本發(fā)明的第I實(shí)施方式的又一其它半導(dǎo)體裝置的示意性截面圖。圖28(a)是本發(fā)明的第I實(shí)施方式的薄膜晶體管710的示意性平面圖，(b)是沿(a)中的28B-28B’線的示意性截面圖，(c)是薄膜晶體管710的等效電路圖。圖29 (a)是具有雙柵極結(jié)構(gòu)的其它薄膜晶體管790的示意性平面圖，(b)是沿(a)
中的29B-29B’線的示意性截面圖。圖30是示出薄膜晶體管710和薄膜晶體管790的截止電流特性的例子的坐標(biāo)圖。圖31是針對具有單溝道結(jié)構(gòu)、雙溝道結(jié)構(gòu)以及三溝道結(jié)構(gòu)的TFT示出柵極電壓Vg(V)和源極、漏極間的電流Ids (A)的關(guān)系的坐標(biāo)圖。圖32(a) (f)是用于說明具備薄膜晶體管710的有源矩陣基板801的制造方法的示意性截面圖。圖33(a)是本發(fā)明的實(shí)施方式的薄膜晶體管710A的示意性平面圖，(b)是本發(fā)明的實(shí)施方式的薄膜晶體管710B的示意性平面圖。圖34是針對薄膜晶體管710A和薄膜晶體管710B示出柵極電壓Vg(V)和源極、漏極間的電流I ds (A)的關(guān)系的坐標(biāo)圖。圖35(a)是本發(fā)明的實(shí)施方式的薄膜晶體管710C的示意性平面圖，(b)是本發(fā)明的實(shí)施方式的薄膜晶體管710D的示意性平面圖，(C)是本發(fā)明的實(shí)施方式的薄膜晶體管7IOE的示意性平面圖。圖36(a)是本發(fā)明的實(shí)施方式的薄膜晶體管710F的示意性平面圖，(b)是本發(fā)明的實(shí)施方式的薄膜晶體管710G的示意性平面圖，(c)是本發(fā)明的實(shí)施方式的薄膜晶體管7IOH的示意性平面圖。
具體實(shí)施例方式本發(fā)明的半導(dǎo)體裝置具備包含多個(gè)薄膜晶體管和至少一個(gè)二極管的電路。本發(fā)明中的電路所包含的薄膜晶體管均具有相同的導(dǎo)電型(均是P溝道型TFT或者N溝道型TFT)。在本說明書中，將這樣的電路稱為“包括單溝道TFT的電路”。在本發(fā)明中，當(dāng)具有相同的導(dǎo)電型的多個(gè)薄膜晶體管的導(dǎo)電型是N型時(shí)，至少一個(gè)二極管的陰極側(cè)的電極連接到與多個(gè)薄膜晶體管中任一個(gè)薄膜晶體管的柵極連接的配線。當(dāng)多個(gè)薄膜晶體管的導(dǎo)電型是P型時(shí)，至少一個(gè)二極管的陽極側(cè)的電極連接到與多個(gè)薄膜晶體管中任一個(gè)薄膜晶體管的柵極連接的配線。另外，在上述配線上未形成以與至少一個(gè)二極管電流的流動(dòng)方向相反的方式配置的其它二極管。本發(fā)明能廣泛應(yīng)用于顯示裝置的驅(qū)動(dòng)電路、有源矩陣基板、或者使用了它們的顯示裝置等。例如在薄型液晶電視等比較大型的顯示裝置中，優(yōu)選使用非晶硅膜、微晶硅膜、IGZO膜等遷移率比多晶硅低的半導(dǎo)體膜，不僅形成像素用TFT，而且形成驅(qū)動(dòng)電路等周邊電路所使用的電路用TFT，但這樣的電路用TFT通常是單溝道TFT。S卩，是N溝道型TFT或者P溝道型TFT，不構(gòu)成CMOS。
在此，一邊參照附圖一邊詳細(xì)說明本發(fā)明所解決的問題。 在包括單溝道TFT的電路中，與包含在LPS、單晶IC中所使用的CMOS的電路相比，具有TFT的截止漏電流增大、容易產(chǎn)生誤動(dòng)作的問題。該理由如下。在CMOS中，能利用摻雜工序進(jìn)行閾值控制。與此相對，在單溝道TFT中，通常為了削減成本而不進(jìn)行摻雜工序，所以不能控制閾值。因此，Id-Vg特性的亞閾值區(qū)域位于Vg = O [V]附近，這是因?yàn)楫?dāng)截止時(shí)產(chǎn)生漏電的可能性高。本發(fā)明人為了查明上述問題的原因而反復(fù)研究的結(jié)果得知當(dāng)對單溝道TFT的柵極輸入正或者負(fù)電荷時(shí)，該TFT的閾值根據(jù)所施加的電荷的極性向正或者負(fù)方向漂移。此外發(fā)現(xiàn)在N溝道型的單溝道TFT中，僅在閾值向負(fù)方向漂移的情況下截止漏電流增大。圖3(a)和(b)分別是示出針對N溝道型非晶娃TFT進(jìn)行對柵極充正電荷(Vg =20V)的應(yīng)力試驗(yàn)和充負(fù)電荷(Vg = -20V)的應(yīng)力試驗(yàn)的結(jié)果的坐標(biāo)圖。應(yīng)力試驗(yàn)中的源極、
漏極電壓均設(shè)為0V。坐標(biāo)圖的縱軸表示N溝道型非晶硅TFT的閾值Vth的變化量(Λ Vth)，橫軸表示應(yīng)力時(shí)間。閾值的變化量AVth是從施加規(guī)定時(shí)間應(yīng)力后的閾值減去施加應(yīng)力前的閾值所得的值。從圖3(a)所示的結(jié)果可知在N溝道型非晶硅TFT中，當(dāng)對柵極施加正電荷時(shí)，閾值向正方向漂移，其結(jié)果是閾值變大。另一方面，如圖3(b)所示，當(dāng)對柵極施加負(fù)電荷時(shí)，閾值向負(fù)方向漂移，其結(jié)果是閾值變小。即使TFT的閾值向正方向漂移，柵極截止時(shí)的漏電流(截止漏電流)也不增加，但當(dāng)向負(fù)方向漂移時(shí)，柵極截止時(shí)的漏電流(截止漏電流)增大。圖4是示出非晶硅TFT的電流(Id)-電壓(Vg)特性的坐標(biāo)圖。將非晶硅TFT的溝道長度L設(shè)為4 μ m,將溝道寬度W設(shè)為24 μ m,將漏極電壓Vd設(shè)為10V，將源極電壓VSS設(shè)為-5V。將測定溫度設(shè)為室溫。在閾值漂移前，如曲線510所示，當(dāng)柵極截止時(shí)(Vg = VSS)電流Idtef)幾乎不流動(dòng)。但是，當(dāng)閾值向負(fù)方向漂移時(shí)，如曲線512所示，柵極截止時(shí)的電
流 Id(off) 大幅增大。當(dāng)柵極截止時(shí)的電流Id_增大時(shí)，有可能包含該TFT的電路進(jìn)行誤動(dòng)作。在本實(shí)施方式中的電路是例如柵極驅(qū)動(dòng)器的情況下，有可能不輸出信號。反之，即使閾值向正方向漂移，柵極截止時(shí)的電流Idtef)也不增大，因此，認(rèn)為難以產(chǎn)生起因于截止泄漏的電路的誤動(dòng)作。本發(fā)明人基于如上述的見解，發(fā)現(xiàn)如下在包括單溝道TFT的電路中，在對TFT的柵極施加的正或者負(fù)電荷中，只要僅由具有使TFT的截止漏電流增大的一方的極性的電荷保護(hù)TFT即可，不必由具有另一方極性的電荷保護(hù)，從而達(dá)成本發(fā)明。即，在本發(fā)明中，在具備作為單溝道TFT而包含N溝道型TFT的電路的半導(dǎo)體裝置中，只要僅形成用于抑制對N溝道型TFT的柵極充負(fù)電荷的保護(hù)用二極管(在圖I的保護(hù)電路中是二極管D2)即可。另一方面，在具備作為單溝道TFT而包含P溝道型TFT的電路的半導(dǎo)體裝置中，只要僅形成用于抑制對P溝道型TFT的柵極充正電荷的保護(hù)用二極管(在圖I的保護(hù)電路中是二極管Dl)即可。由此，因?yàn)槟軐SD保護(hù)用的二極管的數(shù)量減少到1/2，所以能防止由ESD導(dǎo)致的電路的誤動(dòng)作，并且能比以往縮小電路規(guī)模。另外，當(dāng)應(yīng)用于不包含VDD配線的移位寄存器電路時(shí)，在形成ESD保護(hù)電路的目的中，不必引繞VDD配線，能使電路規(guī)模更有效地縮小。
(第I實(shí)施方式)下面，一邊參照附圖一邊說明本發(fā)明的半導(dǎo)體裝置的第I實(shí)施方式。本實(shí)施方式的半導(dǎo)體裝置具備包含多個(gè)TFT和用于保護(hù)多個(gè)TFT中至少一個(gè)TFT不受ESD影響的保護(hù)用二極管的電路。多個(gè)TFT均是N溝道型TFT，或者均是P溝道型TFT(單溝道構(gòu)成)。保護(hù)用二極管設(shè)于與要保護(hù)的TFT的柵極連接的配線。圖5(a)是例示本實(shí)施方式中的電路520的一部分的圖。電路520具有N溝道型的薄膜晶體管522、與薄膜晶體管522的柵極連接的配線524、VDD配線526、以及包含保護(hù)用二極管D2的保護(hù)電路。保護(hù)用二極管D2具有使例如TFT的源極和漏極短路的結(jié)構(gòu)，也稱為“TFT型二極管”。圖6是例示保護(hù)用二極管D2的示意性截面圖。保護(hù)用二極管D2具有柵極電極
530、隔著柵極絕緣膜532形成于柵極電極530上的半導(dǎo)體層534、以及分別與半導(dǎo)體層534的兩端電連接的第I電極(源極電極)536和第2電極(漏極電極)538。此外，假設(shè)電流從源極向漏極流動(dòng)。在半導(dǎo)體層534與第I及第2電極536、538之間分別形成有接觸層540。第I電極536在接觸孔542內(nèi)與柵極電極530連接。半導(dǎo)體層534中被2個(gè)電極536、538夾著的部分(溝道部)544與柵極電極530重疊。在保護(hù)用二極管D2中，電流從第I電極536經(jīng)由半導(dǎo)體層534的溝道部544向第2電極538流動(dòng)。在本實(shí)施方式中，保護(hù)用二極管D2的第I電極(陽極側(cè))536及柵極電極530與圖5(a)所示的VSS配線526連接，第2電極(陰極側(cè))538與配線524連接。再次參照圖5 (a)。如上所述，薄膜晶體管522是N溝道型，因此，當(dāng)對薄膜晶體管522的柵極施加負(fù)的靜電時(shí)，閾值向負(fù)方向漂移，有可能截止泄漏增大。在該電路520中，當(dāng)對配線524輸入負(fù)的靜電時(shí)，能利用保護(hù)用二極管D2使靜電泄漏到VSS配線526，所以，能抑制由于對薄膜晶體管522的柵極施加負(fù)的靜電而導(dǎo)致的截止泄漏增大。另一方面，當(dāng)對配線524輸入正的靜電時(shí)，用于使正的電荷泄漏的保護(hù)電路不存在，所以靜電原樣地施加于薄膜二極管522的柵極。但是，在該情況下，薄膜晶體管522的閾值向正方向漂移，因此，截止泄漏不會由于該閾值漂移而增大。這樣，根據(jù)本實(shí)施方式，能抑制起因于ESD的薄膜晶體管522的截止泄漏的增大。另外，以往針對I條配線設(shè)置有電流流動(dòng)的方向不同的2個(gè)保護(hù)用二極管，但根據(jù)本實(shí)施方式，針對I條配線524設(shè)置I個(gè)保護(hù)用二極管D2，由此能抑制薄膜晶體管522的截止泄漏的增大，所以能比以往更縮小電路規(guī)模。圖7是例示本實(shí)施方式中的保護(hù)用二極管D2的特性的坐標(biāo)圖。坐標(biāo)圖的橫軸表示對保護(hù)用二極管D2施加的電壓Vditjde(V)，縱軸表示在保護(hù)用二極管D2中流動(dòng)的電流(A)。電壓Vditxte用VSS-Vg (Vg:配線24的電位)表示。在該例子中，將保護(hù)用二極管D2的溝道寬度W設(shè)為20 μ m,將溝道長度L設(shè)為16 μ m。從圖7可知當(dāng)對配線524輸入負(fù)電荷且施加保護(hù)用二極管D2的正電壓(VSS-Vg> O)時(shí)(正偏置)，電流從保護(hù)用二極管D2的第I電極朝向第2電極流動(dòng)，所以能使負(fù)電荷從配線524泄漏到VSS配線526。另一方面，如果配線電位Vg在薄膜晶體管522的工作電壓范圍內(nèi)(VSS ^ Vg ^ VDD)，則即使對保護(hù)用二極管D2施加負(fù)電壓(VSS-Vg < O)(反偏置)，電流也不會在保護(hù)用二極管D2中流動(dòng)。
此外，保護(hù)用二極管D2的溝道寬度W和溝道長度L沒有特別限定，但一般優(yōu)選當(dāng)溝道寬度W大時(shí)(例如1(^111以上)，ESD在輸入時(shí)能釋放大量的電荷。更優(yōu)選的是，溝道寬度W是20 μ m以上。另外，當(dāng)溝道長度L大時(shí)(例如5 μ m以上)，負(fù)載電阻變大，能抑制當(dāng)正常工作時(shí)通過保護(hù)用二極管D2產(chǎn)生漏電。另一方面，當(dāng)溝道寬度W和溝道長度L過大時(shí)，引起電路規(guī)模的增大，因此優(yōu)選溝道寬度W是1000 μ m以下且溝道長度L是50 μ m以下本實(shí)施方式中的電路520可以取代N溝道型薄膜晶體管522而具有P溝道型薄膜晶體管。在該情況下，如圖5(b)所示，與P溝道型薄膜晶體管的柵極連接的保護(hù)電路包含保護(hù)用二極管D1，保護(hù)用二極管Dl具有使漏極和柵極短路的結(jié)構(gòu)。保護(hù)用二極管Dl的陰極側(cè)的電極(漏極)與VDD配線連接，陽極側(cè)的電極(源極)連接到與P溝道型薄膜晶體管522’的柵極連接的配線524’。此外，該保護(hù)電路不包含以電流流動(dòng)的方向與保護(hù)用二極管Dl相反的方式配置的其它二極管。由此，在對配線524’施加正的靜電的情況下，能使靜電泄漏到VDD配線，所以能防止P溝道型薄膜晶體管的閾值向正方向漂移。電路520典型地具備多個(gè)相同導(dǎo)電型的TFT和用于保護(hù)多個(gè)TFT的至少一個(gè)TFT不受ESD影響的ESD保護(hù)電路。ESD保護(hù)電路包含保護(hù)用二極管D2，且不包含保護(hù)用二極管D1，保護(hù)用二極管D2僅對具有使要保護(hù)的TFT的截止泄漏增大的極性的ESD有效，保護(hù)用二極管Dl對具有其相反極性的ESD有效。此外，本實(shí)施方式的電路只要具備至少一個(gè)如上述的保護(hù)電路即可，可以針對2個(gè)以上TFT各自設(shè)置如上述的保護(hù)電路。另外，可以包含利用包含2個(gè)保護(hù)用二極管Dl、D2的保護(hù)電路進(jìn)行保護(hù)的TFT。優(yōu)選本實(shí)施方式應(yīng)用于具備電壓波高值是20V以上的電路的半導(dǎo)體裝置。在這樣的半導(dǎo)體裝置中，電路所包含的TFT的閾值的漂移量極大，所以通過設(shè)置如上述的保護(hù)電路，能得到特別顯著的效果。本實(shí)施方式中的電路520可以是例如與液晶顯示面板形成一體(單片)的移位寄存器。下面，說明本實(shí)施方式中的移位寄存器的構(gòu)成。圖8 (a)是本發(fā)明的實(shí)施方式的液晶顯示面板600的示意性平面圖，圖8(b)示出I個(gè)像素的示意性結(jié)構(gòu)。此外，圖8(a)示出液晶顯示面板600的有源矩陣基板601的結(jié)構(gòu)，省略液晶層、相對基板。在液晶顯示面板600上設(shè)置背光源、電源等，由此得到液晶顯示裝置。在有源矩陣基板601上一體形成有柵極驅(qū)動(dòng)器610和源極驅(qū)動(dòng)器620。在液晶顯示面板600的顯示區(qū)域形成有多個(gè)像素，用參照附圖標(biāo)記632表示與像素對應(yīng)的有源矩陣基板601的區(qū)域。此外，源極驅(qū)動(dòng)器620不必與有源矩陣基板601—體形成?？梢杂霉姆椒ò惭b另外制作的源極驅(qū)動(dòng)器IC等。如圖8 (b)所示，有源矩陣基板601具有與液晶顯示面板600的I個(gè)像素對應(yīng)的像素電極601P。像素電極601P經(jīng)由像素用TFT601T與源極總線601S連接。TFT601T的柵極電極與柵極總線60IG連接。在柵極總線601G上連接著柵極驅(qū)動(dòng)器610的輸出，按線順序進(jìn)行掃描。在源極總線601S上連接著源極驅(qū)動(dòng)器620的輸出，供給顯示信號電壓(灰度級電壓)。接著，圖9是說明柵極驅(qū)動(dòng)器610所包含的移位寄存器610B的構(gòu)成的框圖。移位寄存器610B被構(gòu)成有源矩陣基板601的玻璃基板等絕緣性基板支撐。優(yōu)選構(gòu)成移位寄存器610B的TFT通過與形成于有源矩陣基板601的顯示區(qū)域的像素用TFT601T相同的工藝形成。圖9示意性示出移位寄存器610B具有的多個(gè)級(等級)內(nèi)的n-2至n+2這5級。多個(gè)級實(shí)質(zhì)上具有相同的結(jié)構(gòu)，級聯(lián)連接。來自移位寄存器610B的各級的輸出被提供到液晶顯示面板600的各柵極總線601G。這樣的移位寄存器610B記載于例如特開平8-87893號公報(bào)中。在本說明書引用特開平8-87893號公報(bào)的公開內(nèi)容用于參考。圖10是示出移位寄存器610B的I個(gè)級所使用的構(gòu)成的示意圖，圖11示出移位寄存器610B的各級的輸入輸出信號的波形和netA的電壓波形。另外，圖12示出來自移位寄存器610B的n-2至n+2這5級的輸出信號的波形。如圖12所示，移位寄存器610B從各級將輸出信號Gout依次輸出。如圖10所示，移位寄存器610B的各級具有第I晶體管MG，其輸出輸出信號Gout ；
以及多個(gè)第2晶體管(MHd、MKd、和麗d)，其各自的源極區(qū)域或者漏極區(qū)域與第I晶體管MG的柵極電極電連接。在圖10中，第I晶體管MG是所謂的上拉晶體管，將與第I晶體管MG的柵極電極連接的配線稱為netA。在本實(shí)施方式中，這些晶體管均是N溝道型薄膜晶體管。另外，在與第2晶體管MKd的柵極連接的配線550上設(shè)有ESD保護(hù)用的二極管(保護(hù)用二極管)D2a。保護(hù)用二極管D2a的構(gòu)成可以與一邊參照圖6 —邊在前面描述的構(gòu)成同樣。保護(hù)用二極管D2a的陰極側(cè)的電極與配線550連接，陽極側(cè)的電極接地或者與VSS連接。從各級對柵極總線601G輸出輸出信號Gout的僅是像素寫入時(shí)間。當(dāng)關(guān)注于I個(gè)級時(shí)，構(gòu)成為在I幀期間(依次選擇所有的柵極總線601G，至再次選擇該柵極總線為止的期間)中遍及大部分時(shí)間將Gout的電位固定于VSS。利用S信號(前一級的輸出信號Gout (η-i))對netA進(jìn)行預(yù)充電。此時(shí)，在netA上連接源極或者漏極的晶體管MHd、MKd以及截止。接著，當(dāng)時(shí)鐘信號CK高(High)時(shí)，上拉netA。此時(shí)，輸出信號Gout (η)輸出到柵極總線601G (第η條)，與該柵極總線601G連接的像素用TFT601T為導(dǎo)通狀態(tài)，從源極總線601S對像素電極601Ρ供給顯示信號電壓。即，像素電極601Ρ和相對電極(未圖示)以及由它們之間的液晶層(未圖示)構(gòu)成的液晶電容被充電。然后，利用復(fù)位信號R(下一級輸出信號Gout (η+1))將netA和Gout的電位下拉到 VSS。此外,在不輸出輸出信號Gout (η)的期間,利用時(shí)鐘信號CK和時(shí)鐘信號CKB,通過晶體管MKd將netA固定于VSS，通過晶體管ML將Gout的電位固定于VSS。在此，電容CAPl保持netA的電位，輔助輸出。晶體管MJ根據(jù)復(fù)位信號R將輸出信號Gout的電位設(shè)為低(Low)。晶體管ML根據(jù)時(shí)鐘信號CKB將輸出信號Gout的電位設(shè)為低。清除信號CLR按I幀(垂直掃描期間)I次性在垂直回掃期間(在輸出移位寄存器的最終級后至輸出最初級為止的期間)供給移位寄存器的所有級，將所有級的netA設(shè)為低。此外，清除信號CLR也兼有移位寄存器的最終級的復(fù)位信號的作用。在本實(shí)施方式中，因?yàn)樵O(shè)有保護(hù)用二極管D2a，所以具有如下優(yōu)點(diǎn)。為了進(jìn)行比較，圖13除了示出未設(shè)置保護(hù)用二極管D2a的方面以外，還示出具有與圖10所示的電路同樣的構(gòu)成的電路(比較例的電路)。簡便起見，對與圖10同樣的構(gòu)成要素標(biāo)注相同的附圖標(biāo)記，省略說明。圖13所示的比較例的電路記載于本申請人的未公開的專利申請2008-297297號中。在本說明書引用專利申請2008-297297號的公開內(nèi)容用于參考。在比較例的電路中，將netA自舉的第2晶體管(N溝道型TFT)MKd與來自外部的信號CK直接連接，因此容易從外部受到ESD的影響。當(dāng)從配線550對第2晶體管MKd施加負(fù)的靜電時(shí)，第2晶體管MKd的截止泄漏變大，使電路產(chǎn)生誤動(dòng)作的可能性變高。與此相對，在本實(shí)施方式中，如圖10所示，因?yàn)樵谂渚€550上設(shè)有保護(hù)用二極管D2a，所以即使在對配線550輸入負(fù)的靜電的情況下，負(fù)的靜電也經(jīng)由保護(hù)用二極管D2a泄漏到電路的外部，而不施加于第2晶體管MKd。因此，能抑制第2晶體管MKd的截止泄漏的增大，能防止起因于ESD的電路的誤動(dòng)作。另外，在配線550上設(shè)有使電流在與保護(hù)用二極管D2a的電流流動(dòng)的方向相反的
方向流動(dòng)的二極管。當(dāng)要在配線550上進(jìn)一步設(shè)置使電流在反方向流動(dòng)的二極管時(shí)，不僅需要形成那樣的二極管，而且作為用于使電荷(正電荷)經(jīng)由該二極管從配線550泄漏的配線，需要引繞在該電路中不使用的VDD配線。因此，電路規(guī)模大幅增大。與此相對，在本實(shí)施方式中，只要針對配線550形成I個(gè)保護(hù)用二極管D2a即可，所以能抑制電路規(guī)模的增大，并且能由ESD適當(dāng)?shù)乇Ｗo(hù)配線550和第2晶體管MKd。在本實(shí)施方式中的電路中，要利用保護(hù)用二極管保護(hù)的晶體管不限于第2晶體管MKd。能取代第2晶體管MKd，或者除了第2晶體管MKd之外，還設(shè)置保護(hù)其它晶體管的保護(hù)
用二極管。下面，一邊參照圖14 圖18 —邊說明本實(shí)施方式中的電路的其它例子。在圖14所示的電路中，在與第2晶體管MHd的柵極連接的配線552上設(shè)有保護(hù)用二極管D2b。保護(hù)用二極管D2b的陰極側(cè)的電極與配線552連接，陽極側(cè)的電極接地或者與VSS連接。在圖13所示的比較例的電路中，從netA下拉電位的第2晶體管MHd與來自外部的信號R直接連接，因此容易受到從外部輸入的ESD的影響。當(dāng)從配線552對第2晶體管MHd施加負(fù)的靜電時(shí)，第2晶體管MHd的截止泄漏變大。其結(jié)果是，對輸出晶體管MG施加的電壓下降，有可能使電路產(chǎn)生誤動(dòng)作。與此相對，在圖14所示的例子中，因?yàn)樵谂渚€552上設(shè)有保護(hù)用二極管D2b，所以能抑制從配線552對第2晶體管MHd施加負(fù)的靜電。因此，能防止起因于ESD的電路的誤動(dòng)作。在圖15所示的電路中，在與晶體管ML的柵極連接的配線554上設(shè)有保護(hù)用二極管D2c。保護(hù)用二極管D2c的陰極側(cè)的電極與配線554連接，陽極側(cè)的電極接地或者與VSS連接。在比較例的電路(圖13)中，晶體管ML與來自外部的信號CKB直接連接，因此容易受到從外部輸入的ESD的影響。與此相對，在圖15所示的例子中，因?yàn)樵谂渚€554上設(shè)有保護(hù)用二極管D2c，所以能抑制對配線554輸入的負(fù)的靜電施加于晶體管ML。因此，能抑制因ESD而晶體管ML的截止泄漏增大。在圖16所示的電路中，在與第2晶體管麗d的柵極連接的配線556上設(shè)有保護(hù)用二極管D2d。保護(hù)用二極管D2d的陰極側(cè)的電極與配線556連接，陽極側(cè)的電極接地或者與VSS連接。在比較例的電路(圖13)中，第2晶體管麗d與來自外部的信號CLR直接連接，因此容易受到從外部輸入的ESD的影響。與此相對，在圖16所示的例子中，因?yàn)樵谂渚€554上設(shè)有保護(hù)用二極管D2b，所以能抑制對配線554輸入的負(fù)的靜電施加于第2晶體管MNd。因此，能抑制因ESD而晶體管的截止泄漏增大。在圖17所示的電路中，在與輸出晶體管MG的柵極連接的配線netA上設(shè)有保護(hù)用二極管D2e。保護(hù)用二極管D2e的陰極側(cè)的電極與netA連接，陽極側(cè)的電極接地。當(dāng)輸出晶體管MG的截止泄漏由于ESD而增大時(shí)，有可能使輸出Gout的波形變鈍或者輸出晶體管MG不成為導(dǎo)通狀態(tài)。在圖17所示的例子中，因?yàn)樵趎etA中的輸出晶體管MG與第2晶體管MHd之間設(shè)有保護(hù)用二極管D2e，所以能抑制對輸出晶體管MG施加靜電，能防止由于輸出晶體管MG的截止泄漏增大導(dǎo)致的上述問題。本實(shí)施方式中的電路可以具有上述保護(hù)用二極管D2a D2e中的任一個(gè)，而且可
以具有多個(gè)保護(hù)用二極管。在保護(hù)用二極管D2a D2e中按保護(hù)用二極管D2a、D2b、D2c、D2d以及D2e的順序得到較高的ESD保護(hù)效果。如圖18所示，可以具有所有上述保護(hù)用二極管D2a D2e。由此，能更有效地防止由于ESD導(dǎo)致的電路的誤動(dòng)作此外，在本實(shí)施方式中的電路是PMOS單溝道構(gòu)成的情況下，只要在上述配線550 配線558中的至少一個(gè)配線上以能使正電荷泄漏的方式設(shè)置保護(hù)用二極管(圖I所示的保護(hù)用二極管Dl)即可。優(yōu)選本實(shí)施方式中的電路所包含的晶體管和保護(hù)用二極管使用相同的半導(dǎo)體膜形成。半導(dǎo)體膜可以是非晶硅膜、微晶硅膜、金屬氧化物半導(dǎo)體膜(例如IGZO膜)等。在上述的例子中，第2晶體管MHd、MKcU^d以及麗d具有多溝道結(jié)構(gòu)(在此是雙溝道結(jié)構(gòu))，但也可以取代多溝道結(jié)構(gòu)而具有單溝道結(jié)構(gòu)。但是，特別是在使用微晶硅膜形成這些晶體管的情況下，優(yōu)選這些晶體管具有多溝道結(jié)構(gòu)(在上述例子中是雙溝道結(jié)構(gòu))。在下面說明說明該理由。當(dāng)上拉netA時(shí)，對在netA上連接著源極或者漏極的第2晶體管(處于截止?fàn)顟B(tài))的源極、漏極間施加較大的電壓(Vds)。此時(shí)被上拉的netA的電壓由于在netA上連接著源極或者漏極的第2晶體管的漏電流而在利用原來的時(shí)鐘信號CK(Low)下降前降低。由于netA的電壓降低，由此輸出信號Gout不變高，或者輸出信號Gout的波形變鈍，不能對像素電極供給充分的電壓，顯示質(zhì)量降低。當(dāng)使用單溝道結(jié)構(gòu)的微晶硅TFT構(gòu)成移位寄存器時(shí)，這些TFT的漏電流比較大，所以起因于漏電流而產(chǎn)生如上述的不良的可能性變高。與此相對，多溝道結(jié)構(gòu)的微晶硅TFT的亞閾值區(qū)域的漏電流比具有單溝道結(jié)構(gòu)的微晶硅TFT小，所以能抑制netA和輸出信號Gout的波形變鈍。此外，如果對多個(gè)第2晶體管內(nèi)的至少一個(gè)TFT導(dǎo)入雙溝道結(jié)構(gòu)，則能針對該晶體管減小漏電流。在對多個(gè)第2晶體管的一部分的TFT導(dǎo)入雙溝道結(jié)構(gòu)的情況下，優(yōu)選對源極、漏極間電壓Vds最高的晶體管MHd、ML和導(dǎo)入雙溝道結(jié)構(gòu)。晶體管MHd的柵極電極與前一級的輸出(Gout(n-l))連接，源極電極或者漏極電極與輸出晶體管MG的柵極電極(netA)或者VSS連接。晶體管麗d的柵極電極與時(shí)鐘信號CK的配線連接，源極電極或者漏極電極與輸出晶體管MG的柵極電極(netA)或者VSS連接。晶體管的柵極電極和源極電極相互連接(二極管連接)，對柵極電極供給前一級的輸出(S信號)。晶體管MMd的漏極電極與晶體管MG的柵極電極(netA)連接。當(dāng)然，在特性上優(yōu)選對所有多個(gè)第2晶體管導(dǎo)入多溝道結(jié)構(gòu)。此外，“微晶硅膜”是指具有包括微晶粒的晶相和非晶相的混合狀態(tài)的膜。非晶相在微晶硅膜中占有的體積百分比能控制在例如5%以上95%以下的范圍內(nèi)。此外，非晶相的體積百分比優(yōu)選是5%以上40%以下，在該范圍內(nèi)可得到膜中缺陷較少的良好的微晶硅膜，因此能更有效地改善TFT的導(dǎo)通截止比。另外，當(dāng)對微晶硅膜進(jìn)行使用可見光的拉曼散射光譜分析時(shí)，該光譜在作為結(jié)晶硅的峰值的520CHT1的波長具有最高的峰值，并且在作為非晶硅的峰值的480CHT1的波長具有寬的峰值。480CHT1附近的非晶硅的峰值高度為在520CHT1附近觀看的結(jié)晶硅的峰值高度的例如1/30以上I以下。為了進(jìn)行比較，當(dāng)對多晶硅膜進(jìn)行拉曼散射光譜分析時(shí)，非晶成分幾乎不能確認(rèn)，非晶硅的峰值高度大致為零。此外，當(dāng)形成多晶硅膜時(shí)，根據(jù)結(jié)晶條件，有時(shí)局部地殘留非晶相，但在該情況下，非晶相在多晶硅膜中占有的體積百分比也不足大概5%，基于拉曼散
射光譜分析的非晶硅的峰值高度不足多晶硅的峰值高度的大致1/30。這樣的微晶硅膜能利用CCP(電容耦合等離子體)方式、或例如如ICP(電感耦合等離子體)方式的高密度等離子體CVD形成。能根據(jù)等離子體CVD的裝置方式、成膜條件調(diào)整上述的峰值強(qiáng)度比。如上所述，在本實(shí)施方式中，著眼于靜電的極性和基于靜電的TFT的閾值的漂移方向，設(shè)置僅對具有使TFT的截止漏電流增大的極性的靜電有效的保護(hù)電路，不設(shè)置對具有另一方極性的靜電有效的保護(hù)電路。因此，能減少保護(hù)電路數(shù)量，能縮小電路規(guī)模。本實(shí)施方式中的移位寄存器的電路構(gòu)成不限于圖10和圖14 圖18所示的構(gòu)成。本實(shí)施方式也能應(yīng)用于例如上述的專利申請2008-297297所例示的其它移位寄存器。在其它移位寄存器中也針對特別是與外部信號直接連接的薄膜晶體管設(shè)置本實(shí)施方式中的保護(hù)用二極管，由此得到與上述同樣的效果。此外，本實(shí)施方式中的電路不限于移位寄存器。可以應(yīng)用于例如DAC、TG、閂鎖、電源電路等，能得到與上述同樣的效果。[保護(hù)用二極管的其它構(gòu)成]本實(shí)施方式中的保護(hù)用二極管的構(gòu)成不限于一邊參照圖6 —邊在前面描述的構(gòu)成。例如，在使用遷移率比非晶硅高的半導(dǎo)體膜(例如微晶硅膜、金屬氧化物半導(dǎo)體膜)形成保護(hù)用二極管的半導(dǎo)體層的情況下，電流容易在半導(dǎo)體層中流動(dòng)，有可能在正常工作時(shí)電流也在保護(hù)用二極管中流動(dòng)。為了防止這樣的問題，可以在半導(dǎo)體層內(nèi)形成如下說明的電阻區(qū)域。圖19是例示具備本實(shí)施方式中的其它保護(hù)用二極管的半導(dǎo)體裝置的圖，圖19(a)是半導(dǎo)體裝置的平面圖，圖19(b)是沿圖1(a)的A-A’線和B-B’線的截面圖。本實(shí)施方式的半導(dǎo)體裝置具備基板I、形成于基板I上的二極管201和薄膜晶體管301。二極管201和薄膜晶體管301使用相同的半導(dǎo)體膜形成。薄膜晶體管301是例如移位寄存器的第2晶體管，二極管201是用于保護(hù)第2晶體管不受ESD影響的保護(hù)用二極管。在此，半導(dǎo)體膜使用微晶硅膜形成。薄膜晶體管301是具有底柵結(jié)構(gòu)的柵極電極下置溝道蝕刻型TFT，二極管201具有以底柵結(jié)構(gòu)的柵極電極下置溝道蝕刻型TFT為基礎(chǔ)且將其柵極電極和源極電極連接的結(jié)構(gòu)。薄膜晶體管301具備形成于基板I上的柵極電極103 ;以覆蓋柵極電極103的方式形成的柵極絕緣層5 ;形成于柵極絕緣層5上的微晶硅層107 ;隔著接觸層109a形成于微晶硅層107上的源極電極110 ;以及隔著接觸層109b形成于微晶硅層107上的漏極電極112。微晶硅層107具有溝道區(qū)域107c和分別位于溝道區(qū)域107c的兩側(cè)的第I區(qū)域107a和第2區(qū)域107b。第I區(qū)域107a通過接觸層109a與源極電極110電連接。另外，第2區(qū)域107b通過接觸層109b與漏極電極112電連接。在溝道區(qū)域107c上形成有間隙部116。二極管201具備形成于基板I上的柵極電極2、導(dǎo)電層3以及連接配線4 ；以覆蓋柵極電極2、導(dǎo)電層3以及連接配線4的方式形成的柵極絕緣層5 ;以與柵極電極2重疊的方式配置于柵極絕緣層5上的微晶硅層6 ;以與導(dǎo)電層3重疊的方式配置于柵極絕緣層5上的微晶硅層7 ;隔著接觸層8a形成于微晶硅層6上的第I電極(源極電極)10 ;隔著接觸層8b、9a形成于微晶硅層6、7上的中間電極11 ;以及隔著接觸層9b形成于微晶硅層7上
的第2電極(漏極電極)12。微晶硅層6具有溝道區(qū)域6c和分別位于溝道區(qū)域6c的兩側(cè)的第I區(qū)域6a和中間區(qū)域6b。第I區(qū)域6a通過接觸層8a與源極電極10電連接。另外，中間區(qū)域6b通過接觸層8b與中間電極11電連接。同樣，微晶硅層7具有作為電阻體執(zhí)行功能的區(qū)域(下面稱為“電阻區(qū)域”。)7d和分別位于電阻區(qū)域7d的兩側(cè)的中間區(qū)域7a以及第2區(qū)域7b。中間區(qū)域7a通過接觸層9a與中間電極11電連接。另外，第2區(qū)域7b通過接觸層9b與漏極電極12電連接。在溝道區(qū)域6c、電阻區(qū)域7d上形成有間隙部15、16。在本實(shí)施方式中，柵極電極2、導(dǎo)電層3以及連接配線4由相同的導(dǎo)電膜形成。柵極電極2以與微晶硅層6的溝道區(qū)域6c重疊的方式配置，控制溝道區(qū)域6c的導(dǎo)電性。柵極電極2與連接配線4連接，連接配線4在作為設(shè)于柵極絕緣層5的開口部的接觸孔14內(nèi)與源極電極10電連接。另外，雖然未圖示，但柵極電極2及連接配線4與薄膜晶體管301的柵極電極103電連接。另一方面，導(dǎo)電層3以與微晶硅層7重疊的方式配置，即配置在能控制電阻區(qū)域7d的導(dǎo)電性的位置。但是，導(dǎo)電層3與源極電極10等其它電極、配線不連接而浮置。薄膜晶體管301和二極管201中的微晶硅層107、6、7具有多個(gè)柱狀的微晶粒和包括非晶相的晶界。非晶相在微晶娃層107、6、7中占有的體積百分比是例如5 40 %。另夕卜，基于拉曼散射光譜分析的非晶相的峰值高度是微晶部分的峰值高度的1/3 1/10倍。此外，可以取代微晶硅層107、6、7而將非晶硅層、多晶硅層用作活性層。另外，可以將包括Zn-O系半導(dǎo)體(ZnO)膜、In-Ga-Zn-O系半導(dǎo)體(IGZO)膜、In-Zn-O系半導(dǎo)體(IZO)膜、Zn-Ti-O系半導(dǎo)體(ZTO)膜等金屬氧化物半導(dǎo)體的膜用作活性層。薄膜晶體管301和二極管201中的接觸層109a、109b、8a、8b、9a、9b是為了使微晶硅層107、6、7和對應(yīng)的電極110、112、10、11、12之間的電氣導(dǎo)通良好而設(shè)置的。在本實(shí)施方式中，這些接觸層由相同的η+型硅膜形成。此外，這些接觸層可以是多晶硅層、微晶硅層或者非晶硅層等的單一層，也可以具有包含這些層中的至少一個(gè)的層疊結(jié)構(gòu)。此外，在取代微晶硅層而將包括金屬氧化物半導(dǎo)體的膜用作活性層的情況下可以不使用接觸層。另外，在薄膜晶體管301、二極管201中的各電極110、112、10、11、12的上部以覆蓋間隙部116、15、16及其周邊的方式設(shè)有鈍化層13。鈍化層13可以是基于氮化硅等無機(jī)材料的膜或者丙烯酸樹脂等有機(jī)膜，也可以是它們的層疊物。雖然未圖示，但在鈍化層13上利用光刻等方法能適當(dāng)設(shè)有開口部，上述開口部用于對源極電極110、10和漏極電極112、12輸入規(guī)定的電壓等的電信號。源極電極110、10和漏極電極112、12可以具有如下構(gòu)成通過開口部、連接配線適當(dāng)?shù)剡B接且能從外部輸入
電信號。在此，說明薄膜晶體管301和二極管201的動(dòng)作。在薄膜晶體管301中，當(dāng)溝道區(qū)域107c的電阻由于施加于柵極電極103的電壓而充分變小時(shí)，電流主要在源極電極110與漏極電極112之間流動(dòng)。此時(shí)，電流從源極電極110經(jīng)由接觸層109a在微晶硅層107的第I區(qū)域107a、溝道區(qū)域107c以及第2區(qū)域107b
流動(dòng)。然后，經(jīng)由接觸層109b到達(dá)漏極電極112。在二極管201中，當(dāng)溝道區(qū)域6c的電阻由于施加于柵極電極2的電壓而充分變小時(shí)，電流主要在源極電極10與漏極電極12之間流動(dòng)。此時(shí)，電流從源極電極10經(jīng)由接觸層8a在微晶硅層6的第I區(qū)域6a、溝道區(qū)域6c、中間區(qū)域6b流動(dòng)。然后，經(jīng)由接觸層Sb到達(dá)中間電極11。從中間電極11開始也同樣經(jīng)由接觸層9a，在微晶硅層7的中間區(qū)域7a、電阻區(qū)域7d以及第2區(qū)域7b按順序流動(dòng)，然后，經(jīng)由接觸層9b到達(dá)漏極電極12。如上所述，因?yàn)槲⒕Ч鑼?下的導(dǎo)電層3與其它電極、配線不連接，所以不會對導(dǎo)電層3直接施加電壓。因此，微晶硅層7的第I區(qū)域7a、電阻區(qū)域7d、第2區(qū)域7b始終具有高的電阻值，不是作為開關(guān)元件而是作為電阻體執(zhí)行功能。在二極管201中，因?yàn)檫@樣的電阻體位于源極電極10與漏極電極12之間，所以能增大它們之間的電阻(通態(tài)電阻)。因此，即使是使用具有高遷移率的微晶硅形成二極管201的情況，也能防止電流在二極管201中過于流動(dòng)。因此，能將二極管201適當(dāng)使用于例如短路環(huán)用二極管等用途。此外，在圖19中，漏極電極12側(cè)的微晶硅層7與柵極電極2不重疊，但該微晶硅層7與柵極電極2重疊，取而代之，即使源極電極10側(cè)的微晶硅層6與柵極電極2不重疊，也能夠得到與上述同樣的效果。即，即使是替換柵極電極2和導(dǎo)電層3的配置的構(gòu)成，也得到與上述同樣的效果。在本實(shí)施方式和下面描述的實(shí)施方式中，薄膜晶體管和二極管的半導(dǎo)體層(活性層)是微晶硅層等單層，但可以具有例如微晶硅層和非晶硅層的層疊結(jié)構(gòu)。同樣，柵極電極、導(dǎo)電層、源極電極、中間電極以及漏極電極也不必由單一的金屬層等導(dǎo)電物層構(gòu)成，可以具有包括相同導(dǎo)電物層或者多個(gè)導(dǎo)電物層的層疊結(jié)構(gòu)。另外，作為支撐薄膜晶體管和二極管的基板，除玻璃基板外，也能使用塑料基板等絕緣基板。或者，可以使用在表面具有絕緣膜的不銹鋼基板。另外，上述基板可以不是透明基板。而且，本實(shí)施方式和下面描述的實(shí)施方式的薄膜晶體管和二極管可以不具有鈍化膜?！窗雽?dǎo)體裝置的制造方法〉接著，一邊參照附圖一邊說明圖19所示的半導(dǎo)體裝置的制造方法的一例。如圖20所示，半導(dǎo)體裝置的制造方法包含形成柵極電極的柵極電極形成工序71 ;形成柵極絕緣層和作為活性層的島狀半導(dǎo)體層的柵極絕緣層、半導(dǎo)體層形成工序72 ；形成源極和漏極電極的源極、漏極電極形成工序73 ;使源極和漏極電極電氣分離的源極、漏極分離工序74 ；以及鈍化層形成工序75。下面，一邊參照圖21 圖24—邊按每個(gè)工序詳細(xì)說明。圖21 圖24是用于說明半導(dǎo)體裝置的制造方法的各工序的示意圖。圖21 (a)是平面圖，圖21(b)是沿圖21 (a)所不的A-A’線和B-B’線的截面圖。圖22 圖24也同樣，各圖的(a)是平面圖、各圖的(b)是沿對應(yīng)的平面圖的A-A’線和B-B’線的截面圖。(I)柵極電極形成工序71如圖21(a)和(b)所示，在基板I上形成柵極金屬膜，對其進(jìn)行圖案化，由此形成薄膜晶體管301的柵極電極103、二極管201的柵極電極2、導(dǎo)電層3以及連接配線4。連接配線4和柵極電極2以處于I個(gè)圖案內(nèi)的方式相鄰地形成。另外，導(dǎo)電層3形成于與柵極電極2和連接配線4分離的圖案內(nèi)。具體地，首先，通過使用氬(Ar)氣體的濺射法在玻璃基板等基板I上以O(shè). 2μπι的厚度沉積鑰(Mo)，形成柵極金屬膜(未圖示)。形成柵極金屬膜時(shí)的基板I的溫度設(shè)為200 300。。。接著，在柵極金屬膜上形成基于光致抗蝕劑材料的抗蝕劑圖案膜(未圖示)，將該抗蝕劑圖案膜作為掩模進(jìn)行柵極金屬膜的圖案化(光刻工序)。由此，得到薄膜晶體管301的柵極電極103、二極管201的柵極電極2、導(dǎo)電層3以及連接配線4。為蝕刻柵極金屬膜而使用例如濕式蝕刻法。作為蝕刻劑，能使用包括10 80重量％的磷酸、I 10重量％的硝酸、I 10重量％的醋酸以及剩余部分包含水的溶液。在蝕刻結(jié)束后,使用包含有機(jī)堿的剝離液除去抗蝕劑圖案膜。柵極金屬膜的材料除了鑰(Mo)之外，可以是銦錫氧化物(ITO)、鎢(W)、銅(Cu)、鉻(Cr)、鉭(Ta)、鋁(Al)、鈦(Ti)等單質(zhì)金屬、或者使其含有氮、氧或者其它金屬的材料。柵極金屬膜可以是使用上述材料的單一層，而且可以具有層疊結(jié)構(gòu)。例如，柵極電極2可以是基于鈦和鋁的Ti/Al/Ti層疊膜，也可以是基于鈦和銅的Ti/Cu/Ti層疊膜、或者基于銅和鑰的Mo/Cu/Mo層疊膜。作為柵極金屬膜的形成方法，除了濺射法之外，也能使用蒸鍍法等。柵極金屬膜的厚度也沒有特別限定。另外，柵極金屬膜的蝕刻方法也不限于上述濕式蝕刻法，也能使用使氯(Cl2)氣和三氯化硼(BCl3)氣體、CF4(四氟化碳)氣體、O2 (氧氣)等組合的干式蝕刻法
坐寸ο(2)柵極絕緣層、半導(dǎo)體層形成工序72接著，在柵極電極2和103、導(dǎo)電層3以及連接配線4上按順序形成柵極絕緣層5、微晶硅膜以及η+型硅膜，對微晶硅膜和η+型硅膜進(jìn)行圖案化。由此，如圖22(a)和(b)所示，得到島狀的微晶硅加工膜118、17、18、n+型硅加工膜120、19、20。然后，在柵極絕緣層5上設(shè)置使連接配線4的一部分露出的接觸孔14。具體地，首先，在形成有柵極電極2等的基板I上利用等離子體化學(xué)氣相沉積(PECVD)法形成包括氮化硅(SiNx)的柵極絕緣層(厚度為例如0.4 μ m) 5。在本實(shí)施方式中，使用具有平行平板型(電容耦合型)的電極結(jié)構(gòu)的成膜腔在基板溫度為250 300°C、壓力為50 300Pa、功率密度為10 20mW/cm2的條件下進(jìn)行柵極絕緣層5的形成。另外，使用硅烷(SiH4)、氨(NH3)以及氮(N2)的混合氣體作為成膜用的氣體。接著，使用與在柵極絕緣層5的形成中使用的成膜腔相同的腔形成微晶硅膜(厚度為例如O. 12μ m)。在本實(shí)施方式中，在基板溫度為250 300°C、壓力為50 300Pa、功率密度為I 30mW/cm2的條件下進(jìn)行微晶硅膜的形成，使用用氫氣稀釋的硅烷氣體作為成膜用的氣體。硅烷(SiH4)和氫(H2)的流量比設(shè)為I : 200 I : 1000。而且，使用與上述相同的成膜腔形成n+型硅膜(厚度為例如0.05 μ m)。在本實(shí)施方式中，n+型硅膜的形成與微晶硅膜的形成的情況大致同樣，但使用硅烷(SiH4)、氫(H2)以及磷化氫(PH3)的混合氣體作為成膜用的氣體。然后，在柵極絕緣層5上形成基于光致抗蝕劑材料的抗蝕劑圖案膜(未圖示)，以該抗蝕劑圖案膜為掩模進(jìn)行微晶硅膜和n+型硅膜的圖案化(光刻工序)。由此，得到島狀的微晶硅加工膜118、17、18、n+型硅加工膜120、19、20。微晶硅膜和n+型硅膜的蝕刻使用干式蝕刻法，該干式蝕刻法主要使用例如氯(Cl2)氣。在蝕刻結(jié)束后，使用包含有機(jī)堿的剝
離液除去抗蝕劑圖案膜。而且，形成基于光致抗蝕劑材料的抗蝕劑圖案膜(未圖示)，以該抗蝕劑圖案膜為掩模，在柵極絕緣層5上形成接觸孔14 (光刻工序)。接觸孔14的形成能使用例如使CF4 (四氟化碳)氣體、O2(氧)等組合的干式蝕刻法等。在蝕刻結(jié)束后，使用包含有機(jī)堿的剝離液除去抗蝕劑圖案膜。(3)源極、漏極電極形成工序73在n+型硅加工膜120、19、20和柵極絕緣層5上形成源極、漏極電極形成用的導(dǎo)電膜。在本實(shí)施方式中，利用使用氬(Ar)氣的濺射法在基板I的表面以O(shè). 2μπι的厚度沉積鑰，由此形成導(dǎo)電膜(厚度例如0.2 μ m)。形成導(dǎo)電膜時(shí)的基板溫度設(shè)為200 300°C。然后，如圖23(a)和(b)所示，在導(dǎo)電膜上形成抗蝕劑圖案膜21，以該抗蝕劑圖案膜21為掩模進(jìn)行導(dǎo)電膜的圖案化，由此得到薄膜晶體管301的源極電極110、漏極電極112和二極管201的源極電極10、中間電極11、漏極電極12。導(dǎo)電膜的圖案化能使用例如濕式蝕刻法進(jìn)行。在本實(shí)施方式中，作為蝕刻劑，使用包括10 80重量％的磷酸、I 10重量％的硝酸、I 10重量％的醋酸以及剩余部分包含水的溶液。源極電極10、中間電極11以及漏極電極12上的抗蝕劑圖案膜21在蝕刻結(jié)束后也不除去而殘留至后續(xù)工序。此外，導(dǎo)電膜的材料除了鑰(Mo)之外，可以是銦錫氧化物(ΙΤ0)、鎢(W)、銅(Cu)、鉻(Cr)、鉭(Ta)、鋁(Al)、鈦(Ti)等單質(zhì)金屬、或者使其含有氮、氧、或者其它金屬的材料。源極電極10等可以是使用上述材料的單一層，而且可以具有層疊結(jié)構(gòu)。例如，導(dǎo)電膜可以是基于鈦和鋁的Ti/Al/Ti層疊膜，也可以是基于鈦和銅的Ti/Cu/Ti層疊膜、或者基于銅和鑰的Mo/Cu/Mo層疊膜。作為導(dǎo)電膜的形成方法，除了濺射法之外，也能使用蒸鍍法等。另外，導(dǎo)電膜的形成方法也不限于使用上述蝕刻劑的濕式蝕刻。而且，導(dǎo)電膜的厚度也不限于上述厚度。(4)源極、漏極分離工序74接著，如圖24(a)和(b)所示，除去n+型硅加工膜120中不被源極電極110和漏極電極112中的任一個(gè)覆蓋的部分，形成間隙部116。同樣，除去n+型硅加工膜19、20中不被源極電極10、中間電極11以及漏極電極12中的任一個(gè)覆蓋的部分，分別形成間隙部15、16。此時(shí)，微晶硅加工膜118、17、18中位于間隙部116、15、16的部分由于過量蝕刻而比其它部分薄。由此，由微晶硅加工膜118和n+型硅加工膜120得到微晶硅層107和接觸層109a、109b。同樣，由微晶硅加工膜17、18和n+型硅加工膜19、20分別得到微晶硅層6、7和接觸層8a、8b、9a、％。在蝕刻后除去抗蝕劑圖案膜21。在本實(shí)施方式中，n+型硅加工膜120、19、20的蝕刻使用干式蝕刻法，該干式蝕刻法使用氯(Cl2)氣?？刮g劑圖案膜21在蝕刻結(jié)束后使用包含有機(jī)堿的剝離液除去。此外，蝕刻方法不限于上述的方法。(5)鈍化層形成工序75接著，以覆蓋薄膜晶體管301的源極電極110、漏極電極112、間隙部116及其周圍和二極管201的源極電極10、中間電極11、漏極電極12、間隙部15、16及其周圍的方式形成包括氮化硅(SiNx)的鈍化層13。這樣，得到圖19(a)和(b)所示的半導(dǎo)體裝置。具體地，利用等離子體化學(xué)氣相沉積(PECVD)法形成包括氮化硅(SiNx)的鈍化層
13 (厚度為例如0.3 μ m)。在本實(shí)施方式中，用具有平行平板型(電容耦合型)的電極結(jié)構(gòu)的成膜腔在基板溫度為200°C、壓力為50 300Pa、功率密度為10 20mW/cm2的條件下進(jìn)行鈍化層13的形成。另外，使用硅烷(SiH4)、氨(NH3)以及氮(N2)的混合氣體作為成膜用的氣體。雖然未圖示，但在鈍化層13上可適當(dāng)設(shè)有開口部，該開口部用于對源極電極110、10和漏極電極112、12等輸入規(guī)定的電壓等的電信號。在本實(shí)施方式中的二極管中，如果在導(dǎo)通狀態(tài)下形成包含半導(dǎo)體層的溝道區(qū)域和電阻區(qū)域的電流路徑，則能得到與圖19所示的二極管同樣的效果。例如二極管可以具有3個(gè)以上島狀的微晶硅層。在該情況下，如果具有至少一個(gè)微晶硅層與柵極電極不重疊而其它微晶硅層與柵極電極重疊的溝道區(qū)域，則也能得到與上述同樣的效果。另外，在圖19所示的例子中，半導(dǎo)體層(微晶硅層6、7)和接觸層8a、8b、9a、9b是島狀，但不必必須是島狀。而且，二極管201可以不具有導(dǎo)電層3。另外，薄膜晶體管的構(gòu)成也不限于圖19所示的構(gòu)成。圖19所示的薄膜晶體管301均具有I個(gè)柵極電極103。但也可以具有多個(gè)柵極電極。在該情況下，可以在各柵極電極上分別配置島狀的微晶硅層，并且可以以與多個(gè)柵極電極重疊的方式配置I個(gè)微晶硅層?；蛘撸绾竺嬖敿?xì)說明的那樣，可以在配置于I個(gè)柵極電極上的微晶硅層形成有多個(gè)溝道區(qū)域。這樣，當(dāng)構(gòu)成為作為半導(dǎo)體層的電流路徑的部分的一部分與柵極電極不重疊時(shí)，即使是對第I電極賦予正電位的情況，也不通過柵極電極對半導(dǎo)體層中與柵極電極不重疊的部分賦予正電位，所以不進(jìn)行作為可動(dòng)電荷的電子的蓄積，該部分的電阻不下降。因此，與柵極電極不重疊的部分成為與溝道區(qū)域串聯(lián)連接的電阻。因此，調(diào)整半導(dǎo)體層中與柵極電極不重疊的部分的尺寸(面積)，由此，能對二極管賦予適當(dāng)大小的直列的電阻。也能實(shí)現(xiàn)與使用非晶硅的現(xiàn)有的保護(hù)用二極管同等的特性。二極管的半導(dǎo)體層中與柵極電極不重疊的部分可以配置于二極管的與第I電極不連接的導(dǎo)電層上。此處所說的“導(dǎo)電層”由例如與柵極電極相同的導(dǎo)電膜形成，可以是處于開放狀態(tài)(浮置狀態(tài))的層。特別是在將本發(fā)明應(yīng)用于顯示裝置的情況下，優(yōu)選當(dāng)在半導(dǎo)體層中與柵極電極不重疊的部分的下方設(shè)有導(dǎo)電層時(shí)能利用導(dǎo)電層抑制由來自背光源的光導(dǎo)致的半導(dǎo)體層的特性變化(光劣化)。
此外，薄膜晶體管301、302、二極管201、202、204可以取代微晶硅層而將非晶硅層、多晶硅層用作活性層。另外，可以將包括Zn-O系半導(dǎo)體(ZnO)膜、In-Ga-Zn-O系半導(dǎo)體(IGZO)膜、In-Zn-O系半導(dǎo)體(IZO)膜、Zn-Ti-O系半導(dǎo)體(ZTO)膜等的金屬氧化物半導(dǎo)體的膜用作活性層。在該情況下，不需要接觸層25a、25b、25d、25e、109a、109b，活性層和源極、漏極電極能采用直接電連接。特別是在使用如IGZO的金屬氧化物半導(dǎo)體的情況下，因?yàn)檫w移率超過4cm2/Vs，所以通過應(yīng)用本發(fā)明能得到更高的效果。但是，在使用多晶硅膜和非晶硅膜的情況下，形成電阻區(qū)域的優(yōu)點(diǎn)較小。這是因?yàn)楫?dāng)使用多晶硅膜時(shí)，如果調(diào)整在二極管的半導(dǎo)體層的一部分摻雜的雜質(zhì)濃度，則使二極管的電阻增大等的調(diào)節(jié)較容易。另外，還因?yàn)槿缦虑闆r較多當(dāng)使用非晶硅膜時(shí)，二極管的電阻充分高，不必使二極管的電流大幅降低。圖25是示意性示出本實(shí)施方式中的其它二極管的圖，圖25(a)是其它二極管的平面圖，圖25(b)是沿圖25(a)的E-E’線的截面圖。圖25所示的二極管在使用I個(gè)島狀半
導(dǎo)體層形成的方面與圖19所示的二極管201不同。簡便起見，對與圖19所示的二極管201同樣的構(gòu)成要素標(biāo)注相同的附圖標(biāo)記，省略說明。二極管205具有如下結(jié)構(gòu)以具有底柵結(jié)構(gòu)的柵極電極下置溝道蝕刻型TFT為基礎(chǔ)，連接其柵極電極和源極電極。雖未圖示，但在與二極管205相同的基板上還具備TFT。該TFT只要具有使用二極管205的微晶硅層27相同的微晶硅膜形成的活性層即可，可以具有例如與圖19(a)和(b)所示的薄膜晶體管301同樣的構(gòu)成。二極管205具備玻璃基板等基板I ;形成于基板I上的柵極電極26 ;以覆蓋柵極電極26的方式形成于基板I上的柵極絕緣層5 ;形成于柵極絕緣層5上的微晶硅層27 ;隔著接觸層8a形成于微晶硅層27上的源極電極10 ;以及隔著接觸層Sb形成于微晶硅層27上的漏極電極12。微晶硅層27具有溝道區(qū)域27c和分別位于溝道區(qū)域27c的兩側(cè)的第I和第2區(qū)域27a、27b。第I區(qū)域27a通過接觸層8a與源極電極10電連接。另外，第2區(qū)域27b通過接觸層8b與漏極電極12電連接。溝道區(qū)域27c以與柵極電極26重疊的方式配置，能利用對柵極電極26施加的電壓控制溝道區(qū)域27c的導(dǎo)電性。另外，微晶硅層27具有位于第I和第2區(qū)域27a、27b之間且與柵極電極26不重疊的部分(電阻區(qū)域)27d。電阻區(qū)域27d即使對柵極電極26施加電壓也不被低電阻化，所以作為電阻體執(zhí)行功能。溝道區(qū)域27c和電阻區(qū)域27d的溝道方向的長度L、Le可適當(dāng)調(diào)整，但例如當(dāng)溝道寬度W是10 μ m時(shí)，溝道區(qū)域27c的長度(溝道長度)L是3 μ m，電阻區(qū)域27d的長度Lk是3 μ m。此外，在圖25所示的例子中，第2區(qū)域27b也與柵極電極26不重疊，所以第2區(qū)域27b也作為電阻體執(zhí)行功能。在圖25所示的例子中，接觸層8a、8b、源極電極10以及漏極電極12以不位于溝道區(qū)域27c和電阻區(qū)域27d上的方式被圖案化，由此，在溝道區(qū)域27c和電阻區(qū)域27d上形成有間隙部15。柵極電極26、連接配線4以及TFT的柵極電極(未圖示)由相同的導(dǎo)電膜形成。柵極電極26與連接配線4連接，連接配線4在設(shè)于柵極絕緣層5的作為開口部的接觸孔14內(nèi)與源極電極10電連接。此外，二極管205中的微晶硅層27、接觸層8a、8b、鈍化層13的材料可以與圖19所示的二極管201中的對應(yīng)構(gòu)成要素的材料同樣。
在二極管205中，電流主要在源極電極10與漏極電極12之間流動(dòng)。此時(shí)，電流從源極電極10經(jīng)由接觸層8a在微晶硅層27的第I區(qū)域27a、溝道區(qū)域27c以及電阻區(qū)域27d、第2區(qū)域27b流動(dòng)。然后，經(jīng)由接觸層8b到達(dá)漏極電極12。在圖25所示的例子中，也因?yàn)樵谖⒕Ч鑼?7中電阻區(qū)域27d和第2區(qū)域27b的下方未配置柵極電極26，所以即使是向柵極電極26施加電壓的情況，也不進(jìn)行作為可動(dòng)電荷的電子的蓄積。因此，電阻區(qū)域27d和第2區(qū)域27b幾乎不受柵極電極26的電位的影響而始終是高電阻。將這樣的電阻高的區(qū)域27d設(shè)于微晶硅層15，使電流難以在源極電極10與漏極電極12之間流動(dòng)，由此能實(shí)現(xiàn)與二極管205的用途相應(yīng)的特性。此外，上述二極管只要具備至少一個(gè)具有溝道區(qū)域27c和電阻區(qū)域27d這兩者的半導(dǎo)體層即可，也可以具備包含那樣的半導(dǎo)體層的2個(gè)以上半導(dǎo)體層。在該情況下，2個(gè)以上半導(dǎo)體層可以通過設(shè)于半導(dǎo)體層上的中間電極彼此連接。圖25所示的半導(dǎo)體裝置利用與一邊參照圖20 圖24 —邊在前面描述的方法同樣的方法制作。圖26是示出本實(shí)施方式中的又一其它二極管的圖，圖26(a)是平面圖，圖26(b)是沿圖26(a)的F-F’線的截面圖。在圖26所示的二極管中，在二極管的半導(dǎo)體層的下方設(shè)有2個(gè)柵極電極，且在二極管的源極、漏極電極間設(shè)有中間電極，在這方面與圖19所示的二極管201不同。簡便起見，對與圖19所示的二極管201同樣的構(gòu)成要素標(biāo)注相同的附圖標(biāo)記，省略說明。二極管206具有如下結(jié)構(gòu)以具有底柵結(jié)構(gòu)的柵極電極下置溝道蝕刻型TFT為基礎(chǔ)，連接其柵極電極和源極電極。雖未圖示，但在與二極管206相同的基板上設(shè)有具有底柵結(jié)構(gòu)的柵極電極下置溝道蝕刻型TFT。該TFT只要具有使用與二極管206的微晶硅層相同的微晶硅膜形成的活性層即可，可以具有例如與圖19(a)和(b)所示的薄膜晶體管301同樣的構(gòu)成。二極管206具備玻璃基板等基板I ;留有間隔地配置于基板I上的柵極電極2、29 ;以覆蓋柵極電極2、29的方式形成于基板I上的柵極絕緣層5 ;形成于柵極絕緣層5上的微晶硅層30 ;隔著接觸層8a形成于微晶硅層30上的源極電極10 ;以及隔著接觸層9b形成于微晶硅層30上的漏極電極12。柵極電極2和柵極電極29在連接電極4和接觸孔14內(nèi)與源極電極10電連接。微晶硅層30具有溝道區(qū)域30c、30e、位于溝道區(qū)域30c、30e之間的電阻區(qū)域30d、以及分別位于溝道區(qū)域30c、30e的兩側(cè)的第I和第2區(qū)域30a、30b。第I區(qū)域30a通過接觸層8a與源極電極10電連接。另外，第2區(qū)域30b通過接觸層9b與漏極電極12電連接。溝道區(qū)域30c以與柵極電極2重疊的方式配置，能利用對柵極電極2施加的電壓控制溝道區(qū)域30c的導(dǎo)電性。同樣，溝道區(qū)域30e以與柵極電極29重疊的方式配置，能利用對柵極電極29的電壓控制溝道區(qū)域30e的導(dǎo)電性。另一方面，電阻區(qū)域30d與柵極電極2、29不重疊，即使對這些柵極電極2、29施加電壓也不被低電阻化，所以作為電阻體執(zhí)行功倉泛。溝道區(qū)域30c、30e和電阻區(qū)域30d的溝道方向的長度L1' L2, Lk可適當(dāng)調(diào)整，但例如當(dāng)溝道寬度W是10 μ m時(shí)，溝道區(qū)域30c、30e的總長度(溝道長度L :L = L^L2)是6 μ m，電阻區(qū)域30d的長度Lk是3 μ m。
此外，二極管206中的微晶硅層30、接觸層8a、9b、鈍化層13的材料可以與圖19所示的二極管201中的對應(yīng)的構(gòu)成要素的材料同樣。在二極管206中，電流主要在源極電極10與漏極電極12之間流動(dòng)。此時(shí)，電流從源極電極10經(jīng)由接觸層8a在微晶硅層30的第I區(qū)域30a、溝道區(qū)域30c、電阻區(qū)域30d、溝道區(qū)域30e以及第2區(qū)域30b按該順序流動(dòng)。然后，經(jīng)由接觸層9b到達(dá)漏極電極12。即使二極管206，也因?yàn)樵谖⒕Ч鑼?0中電阻區(qū)域30d的下方不配置柵極電極2、29，所以電阻區(qū)域30d幾乎不受柵極電極2、29的電位的影響而始終是高電阻。將這樣的電阻高的區(qū)域30d設(shè)于微晶硅層30，使電流難以在源極電極10與漏極電極12之間流動(dòng)，由此能實(shí)現(xiàn)與二極管206的用途相應(yīng)的特性。圖26所示的半導(dǎo)體裝置也能利用與一邊參照圖20 圖24 —邊在前面描述的方法同樣的方法制作。圖27是示出本實(shí)施方式中的又一其它半導(dǎo)體裝置的截面圖。在圖27所示的例子中，在使用In-Ga-Zn-O系半導(dǎo)體(IGZO)膜形成二極管和薄膜晶體管的活性層的方面和不具有接觸層的方面與圖19所示的構(gòu)成不同。半導(dǎo)體裝置具備基板31、形成于基板31上的二極管207以及薄膜晶體管307。二極管207和薄膜晶體管307使用相同的IGZO膜形成。薄膜晶體管207是具有底柵結(jié)構(gòu)的柵極電極下置溝道蝕刻型TFT，二極管307具有如下結(jié)構(gòu)以具有底柵結(jié)構(gòu)的柵極電極下置溝道蝕刻型TFT為基礎(chǔ)，連接其柵極電極和源極電極。薄膜晶體管307具備形成于基板31上的柵極電極32 ；以覆蓋柵極電極32的方式形成的柵極絕緣層3 ;形成于柵極絕緣層35上的IGZO層50 ;以及形成于IGZO層50上的源極電極54和漏極電極52。IGZO層50具有溝道區(qū)域50c和分別位于溝道區(qū)域50c的兩側(cè)的源極區(qū)域50a和漏極區(qū)域50b。源極區(qū)域50a與源極電極54相接。另外,漏極區(qū)域50b與漏極電極52相接。二極管207具備形成于基板31上的柵極電極33和連接配線34 ;以覆蓋柵極電極33和連接配線34的方式形成的柵極絕緣層35 ；以與柵極電極33重疊的方式配置于柵極絕緣層35上的IGZO層40 ;形成于IGZO層40上的第I電極(源極電極)44 ;以及形成于IGZO層40上的第2電極(漏極電極)42。IGZO層40具有溝道區(qū)域40c和分別位于溝道區(qū)域40c的兩側(cè)的第I和第2區(qū)域40a、40b。溝道區(qū)域40c以與柵極電極33重疊的方式配置，能利用施加于柵極電極33的電壓控制溝道區(qū)域40c的導(dǎo)電性。第I區(qū)域40a與源極電極44電連接。第2區(qū)域40b與漏極電極42相接。另外，IGZO層40還具有位于第I和第2區(qū)域40a、40b之間且與柵極電極33不重疊的部分(電阻區(qū)域)40d。電阻區(qū)域40d與對柵極電極33施加的電壓無關(guān)，具有高的電阻，所以作為電阻體執(zhí)行功能。此外，在圖27所示的例子中，第I區(qū)域40a也與柵極電極33不重疊，所以第I區(qū)域40a也作為電阻體執(zhí)行功能。柵極電極32、33和連接配線34由相同的導(dǎo)電膜形成。柵極電極33與連接配線34連接，連接配線34在設(shè)于柵極絕緣層35的作為開口部的接觸孔內(nèi)與源極電極44電連接。薄膜晶體管307和二極管207中的IGZO層50、40由相同的IGZO膜形成。IGZO膜是例如以2 2 I的比率包含In Ga Zn的膜。此外，也能取代IGZO膜而使用其它
金屬氧化物半導(dǎo)體膜。另外，在薄膜晶體管307、二極管207中的各電極52、54、42、44的上部設(shè)有鈍化層46。在鈍化層46上設(shè)有像素電極58。像素電極58在形成于鈍化層46的接觸孔內(nèi)與漏極電極52電連接。二極管207和薄膜晶體管307例如如下進(jìn)行制造。首先，在基板31上利用濺射法形成鑰(Mo)膜等導(dǎo)電膜。對該導(dǎo)電膜，利用濕式蝕刻或者干式蝕刻進(jìn)行圖案化，形成柵極電極32、33和連接配線34。接著，作為柵極絕緣層35，利用PECVD法形成氮化硅(SiNx)膜。柵極絕緣層35的厚度設(shè)為例如450nm。在柵極絕緣層35形成使連接配線34的表面的一部分露出的開口部。此外，作為柵極絕緣層35，可以取代SiNx膜而使用氧化硅(SiOx)膜，而且可以使用包括SiOx膜的SiNx膜的層疊膜。利用濺射法在柵極絕緣層35上和柵極絕緣層35的開口部內(nèi)形成IGZO膜(厚度例如70nm)，對該IGZO膜圖案化，由此形成IGZO層40、50。接著，以覆蓋IGZO層40、50的方式利用濺射法形成Mo膜等導(dǎo)電膜，進(jìn)行圖案化。由此，得到源極電極44、54和漏極電極42、52。本工序的圖案化可以使用濕式蝕刻，而且可以使用干式蝕刻。在使用濕式蝕刻的情況下，GZO層40、50中的溝道區(qū)域40c、50c的表面部分也被蝕刻。因此，溝道區(qū)域40c、50c的厚度為大約55nm。接著，作為鈍化層46，利用PECVD法形成氧化硅(SiOx)膜。鈍化層46的厚度是例如200nm。在鈍化層46分別形成使源極電極52的表面的一部分露出的開口部。然后，在鈍化層46上和鈍化層46的開口部內(nèi)形成IZO膜，對該IZO膜圖案化，由此形成像素電極58。這樣，得到二極管207和薄膜晶體管307。當(dāng)將薄膜晶體管307的溝道寬度設(shè)為30 μ m、將溝道長度L設(shè)為4 μ m時(shí)，例如薄膜晶體管307的遷移率為例如4. 2cm2/Vs,閾值為大約-I. 3V，S值為大約O. 9 (V/dec)。另夕卜，將二極管207的溝道寬度設(shè)為30 μ m，將溝道長度L設(shè)為3 μ m，將電阻區(qū)域長度Lk設(shè)為3μπι。此外，二極管207的長度L、Lk可根據(jù)二極管207的用途適當(dāng)調(diào)整。此外，可以在薄膜晶體管307和二極管207的IGZO層上設(shè)有蝕刻停止層。[薄膜晶體管的構(gòu)成(多溝道型TFT)]下面，參照

本實(shí)施方式中的薄膜晶體管。在此，例示了活性層具備微晶硅膜的TFT，但本發(fā)明不限于此。圖28是示意性示出本發(fā)明的實(shí)施方式的薄膜晶體管710的圖。圖28(a)是薄膜晶體管710的示意性平面圖，圖28(b)是沿圖28(a)中的28B-28B’線的示意性截面，圖28 (c)是薄膜晶體管710的等效電路圖。薄膜晶體管710具有雙溝道結(jié)構(gòu)，在電氣上如圖28(c)的等效電路圖所示，具有與串聯(lián)連接的2個(gè)TFT等效的結(jié)構(gòu)。薄膜晶體管710具有被基板(例如玻璃基板)711支撐的活性層714?；钚詫?14是半導(dǎo)體層，在此包含微晶硅膜。活性層714具有溝道區(qū)域714c I和714c2、源極區(qū)域714s、漏極區(qū)域714d、以及形成于2個(gè)溝道區(qū)域714c I與714c2之間的中間區(qū)域714m。在此，例示了具有I個(gè)中間區(qū)域714m和2個(gè)溝道區(qū)域714c I和714c2的情況，但不限于此，可以具有2個(gè)以上中間區(qū)域和3個(gè)以上溝道區(qū)域。薄膜晶體管710還具有接觸層716，其具有與源極區(qū)域714s相接的源極接觸區(qū)域716s、與漏極區(qū)域714d相接的漏極接觸區(qū)域716d、以及與中間區(qū)域714m相接的中間接觸區(qū)域716m ;與源極接觸區(qū)域716s相接的源極電極718s ;與漏極接觸區(qū)域716d相接的漏極電極718d ;與中間接觸區(qū)域716m相接的中間電極718m ;以及柵極電極712，其中間隔著柵極絕緣膜713與2個(gè)溝道區(qū)域714cl、714c2及中間區(qū)域714m相對。中間電極718m是與任何處都不形成電連接的所謂的浮置電極。薄膜晶體管710還具有覆蓋這些的保護(hù)膜719。第I溝道區(qū)域714cl形成于源極區(qū)域714s與中間區(qū)域714m之間，第2溝道區(qū)域714c2形成于漏極區(qū)域714d與中間區(qū)域714m之間。另外，2個(gè)溝道區(qū)域714cl和714c2、源極區(qū)域714s、漏極區(qū)域714d以及中間區(qū)域714m全部形成于I個(gè)連續(xù)的活性層714。另外，中間電極718m的存在于第I溝道區(qū)域714c I與第2溝道區(qū)域714c2之間的整個(gè)部分隔著中間區(qū)域714m及柵極絕緣膜713與柵極電極712重疊。在此，中間電極718m的整體隔著中間區(qū)域714m及柵極絕緣膜713與柵極電極712重疊，但不限于此。例如，在中間電極718m延設(shè)至位于其兩側(cè)的第I溝道區(qū)域714cl與第2溝道區(qū)域714c2之間的區(qū)域外的情況下，例如在圖28(a)中，在沿上下方向延伸的情況下，存在于第I溝道區(qū)域714cl與第2溝道區(qū)域714c2之間的區(qū)域外的部分不必隔著中間區(qū)域714m及柵極絕緣膜713與柵極電極712重疊。薄膜晶體管710在中間電極718m的存在于第I溝道區(qū)域714cl與第2溝道區(qū)域714c2之間的整個(gè)部分隔著中間區(qū)域714m及柵極絕緣膜713與柵極電極712重疊的方面與圖29所示的薄膜晶體管790不同，具有截止電流的減小效果優(yōu)良等的優(yōu)點(diǎn)。此外，從圖28(b)所示的截面結(jié)構(gòu)可明了 薄膜晶體管710是柵極電極712設(shè)于活性層714與基板711之間的底柵型(柵極電極下置型)，且是在活性層714被蝕刻的區(qū)域形成有溝道714c I和714c2的溝道蝕刻型。薄膜晶體管710的活性層714由微晶硅膜、或者微晶硅膜和非晶硅膜的層疊膜形成，能使用現(xiàn)有的非晶硅TFT的制造工藝制造。微晶硅膜例如能以用氫氣稀釋的硅烷氣體作為原料氣體、使用與非晶硅膜的制作方法同樣的等離子體CVD法形成。微晶硅膜包含晶粒和非晶相。另外，有時(shí)在微晶硅膜的基板側(cè)形成有較薄的非晶層(下面稱為“孵化層”)。孵化層的厚度也取決于微晶硅膜的成膜條件，例如是數(shù)nm。但是，特別是在使用高密度等離子體CVD法的情況等下，根據(jù)微晶硅膜的成膜條件、成膜方法，也有時(shí)幾乎看不到孵化層。微晶硅膜所包含的晶粒一般比構(gòu)成多晶硅膜的晶粒小。當(dāng)使用透射型電子顯微鏡(TEM)觀察微晶硅膜的截面時(shí)，晶粒的平均粒徑大概是2nm以上300nm以下。晶粒也有時(shí)取從孵化層起呈柱狀延伸至微晶硅膜的上面的形態(tài)。當(dāng)晶粒的直徑大約是10nm、且晶粒相對于微晶硅膜的整體的體積百分比是60%以上85%以下時(shí)，能得到膜中的缺陷少的優(yōu)質(zhì)的微晶娃膜。微晶硅包含晶粒，所以載流子遷移率比非晶硅高，另一方面，與非晶硅相比，帶隙較小，另外，因?yàn)樵谀ぶ腥菀仔纬扇毕?，所以具有微晶硅TFT的截止電流變大的問題。本實(shí)施方式中的薄膜晶體管710具有新型的多柵極結(jié)構(gòu)，所以能減小其截止電流。此外，本實(shí)施方式中的薄膜晶體管可以不具有如上述的新型的多柵極結(jié)構(gòu)?？梢允抢鐖D29所示的現(xiàn)有的雙柵極結(jié)構(gòu)TFT。圖29是具有雙柵極結(jié)構(gòu)的薄膜晶體管790的示意圖，圖29(a)是示意性平面圖，圖29(b)是沿圖29(a)中的29B-29B’線的示意性截面圖。薄膜晶體管790所具有的柵極電極792分支為2股，具有2個(gè)柵極枝部792a和792b。隔著覆蓋柵極電極792的柵極絕緣膜793分別形成有與2個(gè)柵極枝部792a和792b各自對應(yīng)的活性層794a和794b。在活性層794a形成有源極區(qū)域794s、第I溝道區(qū)域794cl以及第I中間區(qū)域794ma，在活性層794b形成有漏極區(qū)域794d、第2溝道區(qū)域794c2以及第2中間區(qū)域794mb。源極電極798s以隔著源極接觸層796s與源極區(qū)域794s相對的方式形成，漏極電極798d以隔著漏極接觸層796d與漏極區(qū)域794d相對的方式形成。薄膜晶體管790還具有覆蓋這些的保護(hù)膜799。薄膜晶體管790的中間電極798m以隔著中間接觸層796ma與中間區(qū)域794ma相對，并且隔著中間接觸層796mb與中間區(qū)域794mb相對的方式形成。中間電極798m以跨越
2個(gè)活性層794a與794b之間以及2個(gè)柵極枝部792a與792b之間的方式形成，在中間電極798m的存在于第I溝道區(qū)域794cI與第2溝道區(qū)域794c2之間的部分具有與活性層794a、794b及柵極電極792均不重疊的部分。薄膜晶體管790的等效電路與圖28 (C)所示的薄膜晶體管710的等效電路相同。此外，在本實(shí)施方式中，與上述薄膜晶體管790相比，優(yōu)選使用一邊參照圖28 —邊在前面描述的薄膜晶體管710。這是因?yàn)槠鹨蛴谥虚g電極和活性層的構(gòu)成不同，薄膜晶體管710與薄膜晶體管790相比具有下述優(yōu)點(diǎn)。首先，薄膜晶體管710比薄膜晶體管790更能減小截止電流。下面說明理由。如圖29 (a)和(b)所示，在薄膜晶體管790中，中間電極798m僅中間電極798m的兩端部分隔著中間接觸層796ma及796mb與活性層794a和794b電連接。因此，在薄膜晶體管790中，中間電極798m的一端(中間接觸層796ma側(cè))作為相對于源極電極798s的漏極電極執(zhí)行功能，中間電極798m的另一端(中間接觸層796mb側(cè))作為相對于漏極電極798d的源極電極執(zhí)行功能。即，電場集中于中間電極798m的兩端部分。與此相對，如圖28(a)和(b)所示，在薄膜晶體管710中，整個(gè)中間電極718m隔著中間接觸層716m與活性層714電連接。因此，中間電極718m自身作為相對于源極電極718s的漏極電極執(zhí)行功能，并且作為相對于漏極電極718d的源極電極執(zhí)行功能。因此，薄膜晶體管710所具有的中間電極718m中的電場集中程度比薄膜晶體管790所具有的中間電極798m的兩端部的電場集中程度緩和。其結(jié)果是，薄膜晶體管710的截止電流比薄膜晶體管790的截止電流更小，且薄膜晶體管710的可靠性比薄膜晶體管790的可靠性優(yōu)良。圖30示出薄膜晶體管710和薄膜晶體管790的截止電流特性的例子。圖30 —并示出具有單溝道結(jié)構(gòu)的TFT的截止電流特性。圖30的橫軸是源極、漏極間電壓Vds (V)，縱軸是源極、漏極間的電流Ids (A)。在此，柵極電壓是0V，Ids表示截止電流。此外，在此使用的薄膜晶體管710和薄膜晶體管790的半導(dǎo)體層是利用高密度PECVD法形成的微晶硅膜。該微晶硅膜的結(jié)晶比率在拉曼測定中是70%程度，粒徑是5nm IOnm程度。TFT的溝道長度(L)和溝道寬度(W)分別是L/W = 4 μ m/100 μ m。從圖30可明了 與單溝道結(jié)構(gòu)的TFT相比，具有現(xiàn)有的雙溝道結(jié)構(gòu)的TFT(比較例)的截止電流較小，具有本發(fā)明的新型的雙溝道結(jié)構(gòu)的TFT的截止電流更小，在本發(fā)明的雙溝道結(jié)構(gòu)中，中間電極中的電場集中被緩和，所以能減小特別是施加高電場時(shí)的截止電流接著，參照圖31，針對具有單溝道結(jié)構(gòu)、雙溝道結(jié)構(gòu)以及三溝道結(jié)構(gòu)的TFT說明柵極電壓Vg(V)和源極、漏極間的電流Ids㈧的關(guān)系。圖31的橫軸是柵極電壓Vg(V)，縱軸是源極、漏極間的電流Ids (A)。源極、漏極間電壓Vds是10V。在此，雙溝道結(jié)構(gòu)是與圖28所示的薄膜晶體管710同樣的結(jié)構(gòu)，單溝道結(jié)構(gòu)是不具有薄膜晶體管710的中間電極718m的結(jié)構(gòu)，三溝道結(jié)構(gòu)是使薄膜晶體管710的2個(gè)中間電極718m平行排列的結(jié)構(gòu)。溝道長度均設(shè)為6μπι。即，單溝道結(jié)構(gòu)具有溝道長度是6 μ m的I個(gè)溝道(L6-SG)，雙溝道結(jié)構(gòu)具有各溝道長度是3 μ m的2個(gè)溝道(L6-DG)，三溝道結(jié)構(gòu)具有各溝道長度是2μπι的3個(gè)溝道(L6-TG)。此外，溝道長度是3μπι的單溝道結(jié)構(gòu)的結(jié)果(L3-SG)也在圖31中一并示出。首先，當(dāng)觀看圖31的單溝道結(jié)構(gòu)的結(jié)果時(shí)，在溝道長度是6 μ m的情況(L6-SG)和溝道長度是3μπι的情況(L3-SG)下，對截止電流看不出差。即，可知截止電流的大小與溝道長度之間沒有相關(guān)關(guān)系，截止電流專門是漏極部中的漏電流。從圖31清楚可知通過采用雙溝道結(jié)構(gòu)和三溝道結(jié)構(gòu)，能減小截止電流。另外，可知三溝道結(jié)構(gòu)一方的截止電流的減小效果比雙溝道結(jié)構(gòu)大。在下述表I中示出柵極電壓是0V、源極、漏極間電壓Vds是40V的情況和柵極電壓是-29V、源極、漏極間電壓Vds是IOV的情況下的源極、漏極間的截止電流的值。表I
截止電流(A)
Vg/Vds ----
單柵極雙柵極三柵極-------
0V/40V 3.0xE-09 1.9xE- 10 6.OxE- 11
-29V/10V 6.6χΕ-09 1·0χΕ-09 3.9χΕ- 10從表I的結(jié)果可知在Vds是40V的情況下，柵極電壓Vg是OV時(shí)的截止電流通過采用雙溝道結(jié)構(gòu)或者三溝道結(jié)構(gòu)，能比單溝道結(jié)構(gòu)降低I 2個(gè)位數(shù)。另一方面，在Vds是IOV的情況下，柵極電壓Vg是-29V的截止電流通過采用雙溝道結(jié)構(gòu)或者三溝道結(jié)構(gòu)，能比單溝道結(jié)構(gòu)降低I個(gè)位數(shù)程度。如上所述，可知當(dāng)采用本發(fā)明的多溝道結(jié)構(gòu)時(shí)，能有效地減小TFT的截止電流。即，根據(jù)本發(fā)明，能與TFT的亞閾值區(qū)域中的漏電流一起減小截止區(qū)域中的漏電流。因此，通過使用本發(fā)明的TFT構(gòu)成移位寄存器，能改善移位寄存器的特性。另外，通過將本發(fā)明的TFT如專利文獻(xiàn)3或者4那樣使用于像素用TFT，能改善像素的電壓保持特性。另外，當(dāng)采用本發(fā)明的多溝道結(jié)構(gòu)時(shí)，得到如下優(yōu)點(diǎn)使TFT比具有現(xiàn)有的多溝道結(jié)構(gòu)的TFT小型化。再參照圖28(a)和圖29(a)。從圖28(a)和圖29(a)的比較可明了 薄膜晶體管710的溝道方向的長度比薄膜晶體管790小。從圖28(a)可知薄膜晶體管710的溝道方向(從源極電極718s朝向漏極電極718d的方向)的長度被賦予2L1+2L2+L3。在此，LI是源極電極718s中間隔著活性層714與柵極電極712重疊的區(qū)域的長度、或者漏極電極718d中間隔著活性層714與柵極電極712重疊的區(qū)域的長度。L2是溝道區(qū)域714cl和714c2各自的長度。L3是中間電極718m的長度。例如當(dāng)設(shè)為LI = 3μπι、 2 = 4μπι、 3 = 4 μ m時(shí)，薄膜晶體管710的溝道方向的長度為 2L1+2L2+L3 = 18 μ m。與此相對，從圖29(a)可知薄膜晶體管790的溝道方向(從源極電極798s朝向漏極電極798d的方向)的長度被賦予2L1+2L2+2L4+L5。在此，LI是源極電極798s中間隔著活性層794a與柵極枝部792a重疊的區(qū)域的長度、或者漏極電極798d中間隔著活性層794b與柵極枝部792b重疊的區(qū)域的長度。L2是溝道區(qū)域794cl和794c2各自的長度。L4是中間電極798m中間隔著活性層794a與柵極枝部792a重疊的區(qū)域的長度、或者中間電極798m中間隔著活性層794b與柵極枝部792b重疊的區(qū)域的長度。例如當(dāng)設(shè)為LI = 3 μ m、L2 =
4 μ m、L4 = 3 μ m、L5 = 5 μ m時(shí)，薄膜晶體管790的溝道方向的長度為2L1+2L2+2L4+L5 =25 μ m0這樣，通過采用本發(fā)明的新型的雙溝道結(jié)構(gòu)，能使TFT小型化。接著，參照圖32(a) (f)說明具備薄膜晶體管710的有源矩陣基板801的制造方法。在此例示的有源矩陣基板801被使用于液晶顯示裝置。首先，如圖32(a)所示，在玻璃基板711上形成柵極電極712。柵極電極712例如是通過對Ti/Al/Ti的層疊膜(例如，厚度是0.2 μ m)進(jìn)行圖案化而形成的。此時(shí)，能使用與柵極電極712相同的導(dǎo)電膜形成柵極總線、CS總線(均未圖示)。接著，如圖32 (b)所示，將柵極絕緣膜713、微晶硅膜714以及N+硅膜716按照該順序連續(xù)成膜。作為柵極絕緣膜713，例如是利用平行平板型等離子體CVD法沉積SiNx膜(例如厚度是0.4 μ m) 713而形成的。微晶硅膜(例如厚度是O. 12 μ m) 714利用高密度等離子體CVD法形成。N+硅膜(例如厚度是O. 05 μ m) 716利用高密度等離子體CVD法或者平行平板型等離子體CVD法形成。51隊(duì)膜713的成膜例如使用具有平行平板型(電容耦合型)的電極結(jié)構(gòu)的成膜腔在基板溫度為300°C、壓力為50 300Pa、功率密度為10 20mW/cm2的條件下進(jìn)行。另外，使用硅烷(SiH4)、氨(NH3)以及氮(N2)的混合氣體作為成膜用的氣體。微晶硅膜714的成膜使用ICP型的高密度PECVD在基板溫度為250 350°C、壓力為O. 5 5Pa、功率密度為100 200mW/cm2的條件下進(jìn)行，使用以氫氣稀釋的硅烷氣體作為成膜用的氣體。硅烷(SiH4)和氫(H2)的流量比設(shè)為I : I I : 10。N+硅膜716的成膜使用具有平行平板型(電容耦合型)的電極結(jié)構(gòu)的成膜腔在基板溫度為250 300°C、壓力為50 300Pa、功率密度為10 20mW/cm2的條件下進(jìn)行。另夕卜，使用硅烷(SiH4)、氫(H2)以及磷化氫(PH3)的混合氣體作為成膜用的氣體。然后，如圖32 (C)所示，將微晶硅膜714和N+硅膜716圖案化，由此得到活性層714和接觸層716。接著，如圖32(d)所示，以覆蓋N+硅膜716的方式將金屬膜(所謂的源極金屬)成膜并進(jìn)行圖案化，由此形成源極電極718s、漏極電極718d以及中間電極718m。作為金屬膜，例如能使用Al/Mo的層疊膜。Al/Mo膜的圖案化能使用作為一般的金屬蝕刻劑的SLA蝕刻劑(H3PO4 H2O HNO3 CH3COOH = 16 2 I I)進(jìn)行。
利用在金屬膜的蝕刻中使用的掩模(例如光致抗蝕劑層)，利用干式蝕刻法蝕刻接觸層(N+硅層)716，由此分離成源極接觸區(qū)域716s、漏極接觸區(qū)域716d以及中間接觸區(qū)域716m。此時(shí)，活性層(微晶硅膜)714的一部分也被蝕刻(溝道蝕刻)?；钚詫?14的剩余膜厚度是40nm程度。接著，如圖32(e)所示，形成保護(hù)膜719。能使用由例如等離子體CVD成膜的SiNx膜作為保護(hù)膜719。這樣，得到薄膜晶體管710。此外，如圖32(f)所示，形成平坦化膜722。平坦化膜722例如使用有機(jī)樹脂膜形成。在平坦化膜722和保護(hù)膜719上形成接觸孔722a。然后，將透明導(dǎo)電膜(例如ITO膜)成膜并進(jìn)行圖案化，由此形成像素電極724。像素電極724在接觸孔722a內(nèi)與漏極電極718d連接。這樣，得到具有與像素電極724連接的薄膜晶體管710的有源矩陣基板801。接著，參照圖33和圖34說明本發(fā)明的實(shí)施方式的其它TFT的結(jié)構(gòu)。圖33 (a)是薄膜晶體管7IOA的示意性平面圖，圖33 (b)是薄膜晶體管7IOB的示意性平面圖。薄膜晶體管710A及薄膜晶體管710B的截面結(jié)構(gòu)與圖35(b)所示的薄膜晶體管710的截面結(jié)構(gòu)相同，所以省略。圖33 (a)所示的薄膜晶體管710A具有與圖35所示的薄膜晶體管710同樣的雙溝道結(jié)構(gòu)。薄膜晶體管710A具有形成于基板(未圖示)上的柵極電極712、活性層714、源極電極718sa、漏極電極718da以及中間電極718ma。在各電極718sa、718da以及718ma與活性層714之間分別形成有接觸層(未圖示)?；钚詫?14隔著接觸層與源極電極718sa重疊的區(qū)域是源極區(qū)域，活性層714隔著接觸層與漏極電極718da重疊的區(qū)域是漏極區(qū)域，活性層714隔著接觸層與中間電極718ma重疊的區(qū)域是中間區(qū)域。當(dāng)從垂直于基板的方向觀看時(shí)，源極區(qū)域具有與源極電極718sa相同的形狀，漏極區(qū)域具有與漏極電極718da相同的形狀，中間區(qū)域具有與中間電極718ma相同的形狀。薄膜晶體管710A的特征在于如下方面柵極電極712與漏極區(qū)域重疊的部分的面積小于柵極電極712與源極區(qū)域重疊的部分的面積。如圖33(a)所示，中間電極718ma具有凹部718ma2，漏極電極718da具有向中間電極718ma的凹部718ma2內(nèi)突出的部分718dal。漏極電極718da隔著活性層714 (即漏極區(qū)域)與柵極電極712重疊的部分是從主體尖細(xì)地突出的部分718dal。與圖35(a)所示的薄膜晶體管710c的漏極電極718dc相比可明了 薄膜晶體管710A的漏極電極718da的隔著活性層714與柵極電極712重疊的部分的面積較小。另外，圖33(a)所示的薄膜晶體管710A的源極電極718sa具有凹部718sal，中間電極718ma具有向源極電極718sa的凹部718sa I內(nèi)突出的部分718mal。與圖35(a)所示的薄膜晶體管710C的源極電極718sc相比可明了 薄膜晶體管710A的源極電極718sa的具有隔著活性層714與柵極電極712重疊的部分的面積較大。這樣，因?yàn)閳D33 (a)所示的薄膜晶體管7IOA的漏極電極718da、中間電極718ma以及源極電極718sa具有如上述的形狀，所以柵極電極712與漏極區(qū)域重疊的部分的面積小于柵極電極712與源極區(qū)域重疊的部分的面積。另外，柵極電極712與漏極區(qū)域重疊的部分的面積小于柵極電極712與中間區(qū)域重疊的部分的面積。此外，即使將圖33 (a)中的薄膜晶體管710A的中間電極718ma的左側(cè)構(gòu)成設(shè)為與圖35(a)所示的薄膜晶體管710C的中間電極718mc的左側(cè)構(gòu)成相同，柵極電極712隔著活性層714與漏極電極718da重疊的部分的面積也小于柵極電極712隔著活性層714與源極電極718sc(參照圖35(a))重疊的部分的面積。另外，即使將圖33 (a)中的薄膜晶體管710A的中間電極718ma的右側(cè)構(gòu)成設(shè)為與圖35(a)所示的薄膜晶體管710c的中間電極718mc的右側(cè)構(gòu)成相同，柵極電極712隔著活性層714與漏極電極718dc(參照圖35(a))重疊的部分的面積也小于柵極電極712隔著活性層714與源極電極718sa重疊的部分的面積。這樣，即使將圖33 (a)所示的薄膜晶體管710A的中間電極718ma的右側(cè)或者左側(cè)中的任一方和圖35 (a)所示的薄膜晶體管710c組合，也能得到柵極電極712與漏極區(qū)域重疊的部分的面積小于柵極電極712與源極區(qū)域重疊的部分的面積的構(gòu)成。如上所述，通過減小柵極電極712與漏極區(qū)域重疊的部分的面積，能減小TFT的截止電流。關(guān)于圖33(a)所示的薄膜晶體管710A和圖33(b)所示的薄膜晶體管710B，在圖34中示出求取柵極電壓Vg(V)與源極、漏極間的電流Ids(A)的關(guān)系的結(jié)果。圖34的橫軸是柵極電壓Vg(V),縱軸是源極、漏極間的電流Ids⑷。示出源極、漏極間電壓Vds(V)是5V和IOV的結(jié)果。此外，圖33(b)所示的薄膜晶體管710B相當(dāng)于使圖33(a)所示的薄膜晶體管710A的源極側(cè)和漏極側(cè)替換的薄膜晶體管。漏極電極718db具有凹部718dbl，中間電極718mb具有向漏極電極718db的凹部718dbl內(nèi)突出部分718mb2。另外，中間電極718mb具有凹部718mbl，源極電極718sb具有向中間電極718mb的凹部718mbl內(nèi)突出部分718sbl。因此，在薄膜晶體管710B中，柵極電極712與漏極區(qū)域重疊的部分的面積大于柵極電極712與源極區(qū)域重疊的部分的面積。從圖34可知在源極、漏極間電壓Vds (V)是5V和IOV中的任一個(gè)的情況下，薄膜晶體管710A —方的截止電流比薄膜晶體管710B小。由此可知通過減小柵極電極712與漏極區(qū)域重疊的部分的面積，能減小TFT的截止電流。在使用薄膜晶體管710A作為上述移位寄存器的第2晶體管的情況下，優(yōu)選將漏極電極718da與netA(第I晶體管的柵極電極)連接。源極電極718sa與例如VSS連接。此外，截止電流的大小依賴于柵極電極712與漏極區(qū)域重疊的部分的面積，在該意義上，針對柵極電極712與源極區(qū)域重疊的部分的面積的相對大小關(guān)系并不重要。但是，為了減小TFT的截止電流，為如下不對稱構(gòu)成當(dāng)減小柵極電極712與漏極區(qū)域重疊的部分的面積時(shí)，柵極電極712與漏極區(qū)域重疊的部分的面積小于柵極電極712與源極區(qū)域重疊的部分的面積。另外，眾所周知，TFT的特性依賴于溝道寬度，優(yōu)選溝道寬度較大。如圖33(a)所示的中間電極718ma和源極電極718sa那樣設(shè)置U字型的凹部718ma2和718sal，由此將溝道區(qū)域設(shè)為U字，能增大溝道寬度。參照圖35說明本發(fā)明的實(shí)施方式的其它TFT的結(jié)構(gòu)。圖35(a)示出本發(fā)明的實(shí)施方式的薄膜晶體管710C的示意性平面圖。薄膜晶體管710C與圖33(a)所示的薄膜晶體管710A同樣具有雙溝道結(jié)構(gòu)。薄膜晶體管710C具有的中間電極718mc具有H字型，在漏極側(cè)和源極側(cè)具有U字型的凹部。漏極電極718dc和源極電極718sc分別具有向中間電極718mc的凹部內(nèi)突出部分。柵極電極712與漏極區(qū)域重疊的部分以及柵極電極712與源極區(qū)域重疊的部分的面積均小于柵極電極712與中間區(qū)域重疊的部分的面積。薄膜晶體管710C與薄膜晶體管710相比，柵極電極712與漏極區(qū)域重疊的部分的面積較小，且2個(gè)溝道區(qū)域的寬度較大。因此，薄膜晶體管710C與薄膜晶體管710相比截止電流較小，且TFT特性優(yōu)良。圖35(b)示出本發(fā)明的實(shí)施方式的薄膜晶體管710D的示意性平面圖。相對于圖33(a)所示的薄膜晶體管710A是雙溝道結(jié)構(gòu)，薄膜晶體管710D具有三溝道結(jié)構(gòu)，上述三溝道結(jié)構(gòu)具備2個(gè)中間電極718md I和718md2。即，在源極電極718sd與第I中間電極718mdl之間形成有第I溝道區(qū)域，在漏極電極718dd與第2中間電極718md2之間形成有第2溝道區(qū)域，在第I中間電極718mdl與第2中間電極718md2之間形成有第3溝道區(qū)域。此外，雖然省略圖示，但在第I中間電極718mdl下的接觸層形成有第I中間接觸
區(qū)域，在第I中間接觸區(qū)域下的活性層形成有第I中間區(qū)域。另外，在第2中間電極718md2下的接觸層形成有第2中間接觸區(qū)域，在第2中間接觸區(qū)域下的活性層形成有第2中間區(qū)域。薄膜晶體管710D具有的3個(gè)溝道各自作為漏極電極執(zhí)行功能的部分均是突出部分(中間電極718mdl和718md2的突出的部分以及漏極電極718dd的突出的部分)，與柵極電極712重疊的面積較小，所以使截止電流減小的效果較大。柵極電極712與漏極區(qū)域重疊的部分以及柵極電極712與源極區(qū)域重疊的部分的面積均小于柵極電極712與中間區(qū)域重疊的部分的面積。另外，3個(gè)溝道各自作為源極電極執(zhí)行功能的部分形成U字型的凹部，在各凹部內(nèi)存在中間電極718mdl、718md2的突出的部分或者漏極電極718dd的突出的部分。因此，3個(gè)溝道區(qū)域的寬度較大，具有優(yōu)良的TFT特性。在作為上述的移位寄存器的第2晶體管使用薄膜晶體管710D的情況下，優(yōu)選使漏極電極718dd與netA (第I晶體管的柵極電極)連接。圖35(c)示出本發(fā)明的實(shí)施方式的薄膜晶體管710E的示意性平面圖。薄膜晶體管710E與圖35(b)所示的薄膜晶體管710D同樣具有三溝道結(jié)構(gòu)，三溝道結(jié)構(gòu)具備2個(gè)中間電極718mel和718me2。即，在源極電極718se與第I中間電極718me I之間形成有第I溝道區(qū)域，在漏極電極718de與第2中間電極718me2之間形成有第2溝道區(qū)域，在第I中間電極718mel與第2中間電極718me2之間形成有第3溝道區(qū)域。第2中間電極718me2具有H字型，在漏極側(cè)和源極側(cè)具有U字型的凹部。第2中間電極718me2的一方凹部內(nèi)存在漏極電極718de的突出的部分，在第2中間電極718me2的另一方凹部內(nèi)存在長方形的第I中間電極718mel的一端。源極電極718se具有U字型的凹部,第I中間電極718mel的另一端存在于718se的凹部內(nèi)。薄膜晶體管710E也具有柵極電極712與漏極區(qū)域重疊的部分的面積小于柵極電極712與源極區(qū)域重疊的部分的面積的構(gòu)成，并具有截止電流較小的優(yōu)點(diǎn)。另外，柵極電極712與漏極區(qū)域重疊的部分以及柵極電極712與源極區(qū)域重疊的部分的面積均小于柵極電極712與中間區(qū)域重疊的部分的面積。在使用薄膜晶體管710E作為上述移位寄存器的第2晶體管的情況下，優(yōu)選將漏極電極718de與netA(第I晶體管的柵極電極)連接。參照圖36(a) (C)說明本發(fā)明的實(shí)施方式的又一其它TFT的結(jié)構(gòu)。圖36(a)示出本發(fā)明的實(shí)施方式的薄膜晶體管710F的示意性截面圖。圖32所示的薄膜晶體管710是溝道蝕刻型的TFT，與此相對，薄膜晶體管710F在具有蝕刻停止層717的方面不同。薄膜晶體管710F是通過在圖32所示的薄膜晶體管710的制造工藝中在使微晶硅膜714成膜后追加形成蝕刻停止層717的工序而制作的。蝕刻停止層717是通過沉積例如SiNx膜(例如厚度是O. 15 μ m)并進(jìn)行圖案化而形成的。因?yàn)榇嬖谖g刻停止層717，所以通過蝕刻接觸層(N+硅層)716，不會在與源極接觸區(qū)域716s、漏極接觸區(qū)域716d以及中間接觸區(qū)域716m分離時(shí)蝕刻活性層(微晶硅膜)714。因此，可得到活性層714的厚度能由成膜工序控制的優(yōu)點(diǎn)。另外，也得到活性層714不會由于蝕刻而受到損壞的優(yōu)點(diǎn)。而且，因?yàn)槟苁箹艠O絕緣膜713、活性層714以及蝕刻停止層717連續(xù)地成膜，所以也得到工藝的穩(wěn)定性高的優(yōu)點(diǎn)。如圖36(b)和(C)所示，本發(fā)明的實(shí)施方式的TFT可以是頂柵型(柵極電極上置型)的TFT。圖36(b)所示的薄膜晶體管710G具有形成于玻璃基板711上的源極電極718sg、中間電極718mg以及漏極電極718dg和以分別覆蓋這些源極電極718sg、中間電極718mg、漏極電極718dg的方式形成的源極接觸區(qū)域716sg、漏極接觸區(qū)域716dg以及中間接觸區(qū)域716mg。以覆蓋源極接觸區(qū)域716sg、漏極接觸區(qū)域716dg以及中間接觸區(qū)域716mg的方式形成有活性層714g，在活性層714g上形成有柵極絕緣膜713g。柵極電極712g以隔著柵極絕緣膜713g與中間電極718mg的整體(存在于2個(gè)溝道間的部分)、源極電極718sg的一部分以及漏極電極718dg的一部分重疊的方式形成。即，薄膜晶體管710G也與薄膜晶體管710同樣具有雙柵極結(jié)構(gòu)。此外，由與柵極電極712g相同的導(dǎo)電層形成源極引出電極718sgl和漏極引出電極718dgl，在形成于柵極絕緣膜713g、活性層714g以及各接觸區(qū)域716sg、716dg中的接觸孔內(nèi)分別與源極電極718sg以及漏極電極718dg電連接。這樣，具有如下優(yōu)點(diǎn)當(dāng)使用頂柵型時(shí)，能將由微晶硅膜形成的活性層714的最上面附近作為溝道區(qū)域利用。當(dāng)在基板上形成微晶硅膜時(shí)，有時(shí)在最下層形成有被稱為孵化層的包括非晶相的層。特別是與基板接觸的部分在成膜的初期形成，所以容易包含空隙，遷移率低。當(dāng)采用頂柵型時(shí)，不會在溝道區(qū)域包含孵化層，所以能最大限度利用微晶硅膜的高的遷移率。圖36(c)所示的薄膜晶體管710H具有形成于基板711上的活性層714h、形成于活性層714h上的源極接觸區(qū)域716sh、漏極接觸區(qū)域716dh以及中間接觸區(qū)域716mh。各接觸區(qū)域與薄膜晶體管710同樣通過溝道蝕刻被斷開。以覆蓋活性層714h、源極接觸區(qū)域716sh、漏極接觸區(qū)域716dh以及中間接觸區(qū)域716mh的方式形成有柵極絕緣膜713h。柵極電極712h以隔著柵極絕緣膜713h與中間接觸區(qū)域716mh(在此兼有中間電極)的整體(存在于2個(gè)溝道間的部分)、源極接觸區(qū)域716sh的一部分以及漏極接觸區(qū)域716dh的一部分重疊的方式形成。即，薄膜晶體管710H也與薄膜晶體管710同樣具有雙柵極結(jié)構(gòu)。此夕卜，由與柵極電極712h相同的導(dǎo)電層形成源極引出電極718sh和漏極引出電極718dh，在形成于柵極絕緣膜713h、活性層714h以及各接觸層716sh、716dh中的接觸孔內(nèi)分別與源極電極718sh以及漏極電極718dh電連接。薄膜晶體管710H也具有頂柵結(jié)構(gòu)，所以與薄膜晶體管710G同樣，得到如下優(yōu)點(diǎn)能將由微晶硅膜形成的活性層714h的最上面附近作為溝道區(qū)域利用。在薄膜晶體管710H中，而且因?yàn)橹虚g接觸區(qū)域716mh兼作中間電極，所以得到能省略形成中間電極的工序的優(yōu)點(diǎn)。如上所述，本發(fā)明的實(shí)施方式的TFT可以是底柵型和頂柵型中的任一種，能夠減小截止電流。另外，本發(fā)明的實(shí)施方式的TFT包含微晶硅膜作為活性層，由此可具有高的遷移率和低的截止電流。作為活性層，不僅對只具有微晶硅膜的情況，而且對具有微晶硅膜和非晶硅膜的層疊膜的情況也奏效。此外，為了有效利用微晶硅膜的高的遷移率，優(yōu)選以在微晶硅膜內(nèi)形成有溝道的方式配置于比非晶硅膜更靠柵極電極側(cè)。在此，以僅由硅形成的半導(dǎo)體膜為例說明本發(fā)明的實(shí)施方式的TFT，但本發(fā)明的實(shí)施方式不限于半導(dǎo)體膜的種類，能應(yīng)用于有望減小截止電流的、具有其它微晶半導(dǎo)體膜例如微晶SiGe膜、微晶SiC膜的TFT。此外，當(dāng)使用非晶硅或者微晶硅時(shí)，如上所述，在量產(chǎn)性上有利，但也能使用多晶硅。工業(yè)h的可利用件本發(fā)明的半導(dǎo)體裝置能廣泛應(yīng)用于有源矩陣基板等電路基板、液晶顯示裝置、有機(jī)電致發(fā)光(EL)顯示裝置和無機(jī)電致發(fā)光顯示裝置等顯示裝置、平板型X射線圖像傳感器裝置等攝像裝置、圖像輸入裝置、指紋讀取裝置等電子裝置等具備薄膜晶體管的裝置。特別是應(yīng)用于基于倍速驅(qū)動(dòng)等的顯示質(zhì)量優(yōu)良的液晶顯示裝置、低功耗的液晶顯示裝置、或者更大型的液晶顯示裝置等時(shí)有利。附圖標(biāo)記說明Dl、D2、D2a、D2b、D2c、D2d、D2e 保護(hù)用二極管550、552、554、556 配線MMd、MKd、MHd、MG、MJ、ML、MNd 薄膜晶體管I 基板2、103柵極電極3導(dǎo)電層4連接配線5柵極絕緣層6,7,107半導(dǎo)體層(微晶硅層)6c、107c 溝道區(qū)域7d電阻區(qū)域6a、6b、7a、7b半導(dǎo)體層的區(qū)域107a源極區(qū)域107b漏極區(qū)域8a、8b、9a、9b、109a、109b 接觸層10、110源極電極12、112漏極電極13鈍化層14接觸孔15、16、116 間隙部201、202、204、205、206、207 二極管301、302、710、790 薄膜晶體管
711基板(玻璃基板)712柵極電極713柵極絕緣膜714活性層(半導(dǎo)體層)714cl、714c2 溝道區(qū)域714s源極區(qū)域714d漏極區(qū)域714m中間區(qū)域716接觸層716s源極接觸區(qū)域716d漏極接觸區(qū)域716m中間接觸區(qū)域717蝕刻停止層718s源極電極718d漏極電極718m中間電極719保護(hù)膜
權(quán)利要求
1.一種半導(dǎo)體裝置，其具備包含多個(gè)薄膜晶體管和至少一個(gè)二極管的電路， 上述多個(gè)薄膜晶體管具有相同的導(dǎo)電型， 當(dāng)上述多個(gè)薄膜晶體管的導(dǎo)電型是N型時(shí)，上述至少一個(gè)二極管的陰極側(cè)的電極連接到與上述多個(gè)薄膜晶體管中任一個(gè)薄膜晶體管的柵極連接的配線， 當(dāng)上述多個(gè)薄膜晶體管的導(dǎo)電型是P型時(shí)，上述至少一個(gè)二極管的陽極側(cè)的電極連接到與上述多個(gè)薄膜晶體管中任一個(gè)薄膜晶體管的柵極連接的配線， 在上述配線上未形成以與上述至少一個(gè)二極管電流的流動(dòng)方向相反的方式配置的其它二極管。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，上述電路的電壓波高值是20V以上。
3.根據(jù)權(quán)利要求I或2所述的半導(dǎo)體裝置，上述至少一個(gè)薄膜二極管和上述任一個(gè)薄膜晶體管的半導(dǎo)體層由相同的半導(dǎo)體膜形成。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，上述相同的半導(dǎo)體膜是微晶硅膜。
5.根據(jù)權(quán)利要求I至4中的任一項(xiàng)所述的半導(dǎo)體裝置，上述電路包含移位寄存器。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，上述移位寄存器具有分別將輸出信號依次輸出的多個(gè)級， 上述多個(gè)級各自具有 第I晶體管，其輸出上述輸出信號；以及多個(gè)第2晶體管，其各自的源極區(qū)域或者漏極區(qū)域與上述第I晶體管的柵極電極電連接， 上述多個(gè)第2晶體管包含多溝道型晶體管，上述多溝道型晶體管具有活性層，上述活性層包含至少2個(gè)溝道區(qū)域、源極區(qū)域以及漏極區(qū)域。
7.根據(jù)權(quán)利要求I至6中的任一項(xiàng)所述的半導(dǎo)體裝置，上述至少一個(gè)二極管具備 柵極電極，其形成于基板上； 柵極絕緣層，其形成于上述柵極電極上； 至少一個(gè)半導(dǎo)體層，其形成于上述柵極絕緣層上，具有第I區(qū)域和第2區(qū)域； 第I電極，其設(shè)于上述第I區(qū)域上，與上述第I區(qū)域和上述柵極電極電連接；以及 第2電極，其設(shè)于上述第2區(qū)域上，與上述第2區(qū)域電連接。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，上述至少一個(gè)半導(dǎo)體層具有溝道區(qū)域，其隔著上述柵極絕緣層與上述柵極電極重疊；以及電阻區(qū)域，其隔著上述柵極絕緣層與上述柵極電極不重疊， 在上述二極管的導(dǎo)通狀態(tài)下，在上述第I電極與上述第2電極之間形成有電流路徑，上述電流路徑包含上述溝道區(qū)域和上述電阻區(qū)域。
全文摘要
一種半導(dǎo)體裝置，其具備包含多個(gè)薄膜晶體管和至少一個(gè)二極管(D2a)的電路，多個(gè)薄膜晶體管具有相同的導(dǎo)電型，當(dāng)多個(gè)薄膜晶體管的導(dǎo)電型是N型時(shí)，二極管(D2a)的陰極側(cè)的電極連接到與多個(gè)薄膜晶體管中任一個(gè)薄膜晶體管的柵極連接的配線(550)，當(dāng)多個(gè)薄膜晶體管的導(dǎo)電型是P型時(shí)，二極管的陽極側(cè)的電極連接到與多個(gè)薄膜晶體管中任一個(gè)薄膜晶體管的柵極連接的配線(550)，在配線(550)上未形成以與二極管(D2a)電流的流動(dòng)方向相反的方式配置的其它二極管。由此，能比以往更能抑制電路規(guī)模的增大，并且能抑制起因于ESD的薄膜晶體管的損傷。
文檔編號H01L27/04GK102804388SQ20108002715
公開日2012年11月28日 申請日期2010年6月9日 優(yōu)先權(quán)日2009年6月18日
發(fā)明者森脅弘幸 申請人:夏普株式會社