專利名稱：半導(dǎo)體封裝結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件及其制作方法，且特別是涉及一種四方扁平封裝結(jié)構(gòu)及其制作方法。
背景技術(shù)：
關(guān)于四方扁平無引腳封裝的制作方法，現(xiàn)今主流為采用批次生產(chǎn)(batch processing)，先將多個(gè)芯片配置于引腳框架(Ieadframe)上，然后通過多條焊線使這些芯片電性連接至引腳框架。之后，通過封裝膠體來包覆部分引腳框架、這些焊線以及這些芯片。最后，通過切割(punching)或鋸切(sawing)單體化上述結(jié)構(gòu)而得到多個(gè)四方扁平無引腳封裝。雖然批次生產(chǎn)較單一方式生產(chǎn)的產(chǎn)出能力(throughput)高，可節(jié)省一部分生產(chǎn)成本，但同時(shí)又多了單體化工藝，反而又增加成本。因而產(chǎn)生如何減少單體化工藝的需求。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體封裝結(jié)構(gòu)及其制作方法，其工藝步驟簡(jiǎn)單，可減少生產(chǎn)成本并提高生產(chǎn)效率。本發(fā)明提出一種半導(dǎo)體封裝結(jié)構(gòu)，其包括芯片座、多個(gè)環(huán)繞該芯片座配置的引腳、 芯片、多條焊線以及封裝膠體。每一引腳具有上傾斜部及下傾斜部，其中上傾斜部與下傾斜部接合至尖端。芯片配置于芯片座上。焊線配置于芯片與引腳之間。封裝膠體具有彼此相對(duì)的上表面與下表面以及連接上表面與下表面的側(cè)表面，且封裝膠體包覆芯片、焊線與引腳的上傾斜部，且引腳的下傾斜部至少部分從封裝膠體的下表面向外延伸。側(cè)表面與下表面的法線之間具有夾角，且夾角大于0度。本發(fā)明提出一種半導(dǎo)體封裝結(jié)構(gòu)的制作方法。提供載體。載體具有彼此相對(duì)的第一表面與第二表面、配置于第一表面上的第一金屬鍍層、多個(gè)凹穴以及多個(gè)由多個(gè)凹口之間所定義出的內(nèi)引腳部。內(nèi)引腳部環(huán)繞凹穴配置，且載體區(qū)分為多個(gè)載體單元以及多個(gè)連接載體單元的連接單元。配置多個(gè)芯片于載體的凹穴中，其中芯片透過多條焊線電性連接至內(nèi)引腳部。形成多個(gè)封裝膠體于載體上，以覆蓋芯片、焊線與內(nèi)引腳部，并填充于凹穴以及凹口。對(duì)載體的第二表面進(jìn)行蝕刻工藝，以蝕穿載體單元至填充于開口內(nèi)的封裝膠體暴露為止，以便形成多個(gè)引腳、多個(gè)芯片座以及多個(gè)開口，同時(shí)蝕穿連接單元，而形成多個(gè)各自獨(dú)立的封裝結(jié)構(gòu)。基于上述，由于本發(fā)明是先形成多個(gè)封裝膠體于載體上，而后再透過蝕刻工藝來形成多個(gè)各自獨(dú)立的半導(dǎo)體封裝結(jié)構(gòu)。因此，相較于已知需透過切割或鋸切來進(jìn)行單體化步驟而言，本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)的制作方法可有效減少工藝步驟，以減少生產(chǎn)成本并可提高生產(chǎn)效率。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。


圖IA至圖IK為本發(fā)明的實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)的制作方法的剖面示意圖。圖2為本發(fā)明的實(shí)施例一種半導(dǎo)體封裝結(jié)構(gòu)的剖面示意圖。 圖3A至圖3K為本發(fā)明的另一實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)的制作方法的剖面示
圖4為本發(fā)明的另一實(shí)施例一種半導(dǎo)體封裝結(jié)構(gòu)的剖面示意圖。 附圖標(biāo)記說明
IOaUOb 第一光致抗蝕劑層 lh、22b 第一圖案化光致抗蝕劑層 20a、20b 第二光致抗蝕劑層 21b 保護(hù)層 22a,22b 第二圖案化光致抗蝕劑層 23a、23a，第三光致抗蝕劑層 Ma:第四光致抗蝕劑層 32 罐M 封膠塑料
30 鑄模裝置
35a 第一連通道 35b 第二連通道 36 澆道 38 澆道口 39a 陣列模穴 39b 模穴 40 封膠模具 44 下模具 45a 可移動(dòng)模座 50 模制結(jié)構(gòu) 54 水平連接件 58 膠塊 110 載體 Illa 第一表面 Illc 側(cè)邊緣 112a 底表面 113b 凹口 114:引腳 114b 外表面 114d 下傾斜部 116、116a 載體單元 120 芯片 140 封裝膠體 140b 次澆道殘膠
35a，第一連接件 35b，第二連接件 37 柱塞 39 上模具 39a’ 陣列單元封膠體 39b，單元封膠體 42 上模具 44a 模穴 45b 支撐模具 52 芯片封裝結(jié)構(gòu) 56 垂直連接件 IOOaUOOb 半導(dǎo)體封裝結(jié)構(gòu) IlOa 金屬基板 Illb 第二表面 112 芯片座 113a 凹穴 113c 開口 114a 內(nèi)表面 114c 上傾斜部 115 內(nèi)引腳部 118、118a 連接單元 130 焊線 140a 澆道殘膠 142 上表面
144 下表面150a、150b:第一170 承載盤175、178:固定架α 夾角P 尖端
146 側(cè)表面金屬鍍層160a、160b 第二金屬鍍層
172 容納槽 180 膠帶
N:法線 S 封閉空間
具體實(shí)施例方式圖IA至圖IK為本發(fā)明的實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)的制作方法的剖面示意圖。依照本實(shí)施例的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，請(qǐng)先參考圖1A，提供金屬基板110a，其中金屬基板IlOa具有彼此相對(duì)的第一表面Illa與第二表面111b。接著，在金屬基板IlOa的第一表面Illa上涂布第一光致抗蝕劑層10a，以及于金屬基板IlOa的第二表面Illb上涂布第二光致抗蝕劑層20a。于此，第一光致抗蝕劑層IOa與第二光致抗蝕劑層20a分別全面性覆蓋金屬基板IlOa的第一表面Illa與第二表面111b。接著，請(qǐng)參考圖1B，同時(shí)對(duì)第一光致抗蝕劑層IOa及第二光致抗蝕劑層20a進(jìn)行曝光步驟與顯影步驟，以于金屬基板IlOa的第一表面Illa上形成第一圖案化光致抗蝕劑層12a，在金屬基板IlOa的第二表面Illb上形成第二圖案化光致抗蝕劑層22a。于此，第一圖案化光致抗蝕劑層1 暴露出部分第一表面111a，而第二圖案化光致抗蝕劑層2 暴露出部分第二表面111b。接著，請(qǐng)參考圖1C，形成第一金屬鍍層150a于第一圖案化光致抗蝕劑層1 所暴露出的部分第一表面Illa上，以及形成第二金屬鍍層160a于第二圖案化光致抗蝕劑層22a 所暴露出的部分第二表面Illb上。在本實(shí)施例中，第一金屬鍍層150a的材料與第二金屬鍍層160a的材料可實(shí)質(zhì)上相同或不同，例如是金、銀、錫、鉻、鎳/金復(fù)合層或鎳/鈀/金復(fù)合層。接著，請(qǐng)參考圖1D，移除第一圖案化光致抗蝕劑層1 及第二圖案化光致抗蝕劑層22a，以暴露出部分第一表面Illa與部分第二表面111b。接著，請(qǐng)參考圖1E，形成第三光致抗蝕劑層23a于金屬基板IlOa的第一表面Illa 上，以及形成第四光致抗蝕劑層2 于金屬基板IlOa的第二表面Illb上。接著，并以第三光致抗蝕劑層23a為蝕刻掩模，來半蝕刻金屬基板110a，以在金屬基板IlOa未被第三光致抗蝕劑層23a覆蓋的部分第一表面Illa上形成多個(gè)凹穴113a與多個(gè)凹口 113b。接著，請(qǐng)參考圖1F，移除第三光致抗蝕劑層23a與第四光致抗蝕劑層Ma，以暴露出第一金屬鍍層150a以及第二金屬鍍層160a。于此，這些凹口 11 之間定義出的多個(gè)內(nèi)引腳部115及多個(gè)芯片座112，其中這些凹穴113a配置于這些芯片座112中央，而這些內(nèi)引腳部115環(huán)繞這些芯片座112配置。至此，已形成載體110。在本實(shí)施例中，載體110具有彼此相對(duì)的第一表面Illa與第二表面111b、配置于第一表面Illa上的第一金屬鍍層150a、 這些凹穴113a以及由這些凹口 11 之間所定義出的這些內(nèi)引腳部115，其中這些內(nèi)引腳部 115環(huán)繞這些凹穴113a配置。此外，載體110可區(qū)分為多個(gè)載體單元116(圖IF中僅示意地繪示二個(gè)載體單元116)以及多個(gè)連接這些載體單元116的連接單元118。接著，請(qǐng)參考圖1G，配置多個(gè)芯片120于載體110的這些凹穴113a中，其中這些芯片120透過多條焊線130電性連接至這些內(nèi)引腳部115。接著，請(qǐng)參考圖1H，形成多個(gè)封裝膠體140于載體110上，以覆蓋這些芯片120、這些焊線130與這些內(nèi)引腳部115，并填充于這些凹穴113a以及這些凹口 113b。此時(shí)，每一封裝膠體140具有彼此相對(duì)的上表面142與下表面144以及連接上表面142與下表面144的側(cè)表面146，其中側(cè)表面146與下表面144的法線N之間具有夾角α，且夾角α大于0度。 優(yōu)選地，夾角α介于5度至45之間。在本實(shí)施例中，形成這些封裝膠體140于載體110上的方法包括進(jìn)行模制工藝(molding process)。圖lH(a)至圖IH(C)繪示為一種封裝膠體的形成方法的示意圖。請(qǐng)先參考圖 lH(a)，在側(cè)邊澆道的實(shí)施例中，形成封裝膠體140的步驟可包括先提供鑄模裝置30，其包括多個(gè)罐32與兩條分別配置于罐32兩側(cè)的載體110，這些芯片120陣列排列于載體110 上。至少一澆道36分別自罐32的兩側(cè)延伸至載體110的側(cè)邊緣111c。由澆道口 38與載體110上的上模具39相連接。通過柱塞37壓擠所產(chǎn)生的壓力，封膠塑料M從罐32中經(jīng)由澆道36流向澆道口 38進(jìn)入上模具39的陣列模穴39a內(nèi)。鑄模裝置30于澆道口 38前具有第一連通道3 將該上模具39的每一陣列模穴39a于載體110的側(cè)邊緣Illc相連接， 并且每一陣列模穴39a內(nèi)具有第二連通道3 連接于模穴39b之間，使上模具39每一模穴 39b內(nèi)的封膠塑料M得經(jīng)由第二連通道3 相互連接及每一陣列模穴39a間得經(jīng)由第一連通道3 相互連接。之后，請(qǐng)同時(shí)參考圖IH(b)與圖IH(C)，其中圖IH(C)繪示沿圖IH(b)的線II-II 的剖面示意圖。接著，將模制半成品自上模具39取出后之后，載體110上的每一陣列單元封膠體39a’的外側(cè)由第一連接件35a’相互連接，并且每一陣列單元封膠體39a’中的單元封膠體39b’是通過多個(gè)第二連接件35b’相互連接，因而使每一單元封膠體39b’(即圖IH 的封裝膠體140)形成一體的陣列結(jié)構(gòu)。接著，可透過頂針(未繪示)來移除這些第一連接件35a’(請(qǐng)參考圖lH(b))以及這些第二連接件35b’(請(qǐng)參考圖lH(c))。圖lH(d)繪示為另一種封裝膠體形成后的結(jié)構(gòu)示意圖。于垂直澆道的實(shí)施例中， 請(qǐng)參考圖lH(f)，封裝膠體形成后的模制結(jié)構(gòu)50包括以陣列方式排列的芯片封裝結(jié)構(gòu)52。 在圖lH(h)中，為了清楚說明，僅繪示出包覆承載器與芯片的封裝膠體部分(即圖IH的封裝膠體140)。此外，模制結(jié)構(gòu)50還包括水平連接件M、垂直連接件56以及膠塊58。詳細(xì)地說，水平的流道中的封裝膠體材料固化后形成了水平連接件M ；垂直的澆口中的封裝膠體材料固化后形成了垂直連接件56 ；料穴中的封裝膠體材料固化后形成了膠塊58。水平連接件M與膠塊58連接。此外，水平連接件M經(jīng)由垂直連接件56而與芯片封裝結(jié)構(gòu)52連接。接著，可再將垂直連接件56與芯片封裝結(jié)構(gòu)52分離。圖lH(e)至圖lH(f)繪示為另一種封裝膠體的形成方法的示意圖。于壓模 (compression mold)的實(shí)施例中，請(qǐng)同時(shí)參考圖lH(e)與圖lH(f)，形成封裝膠體140的方法亦可提供封膠模具40，其適于對(duì)安裝在載體110上的芯片120進(jìn)行封膠。封膠模具40包括上模具42與下模具44。詳細(xì)而言，上模具42用以安置載體110。下模具44配置于上模具42的下方，且下模具44具有模穴44a，其中模穴4 可容納封膠塑料M。特別是，在本實(shí)施例中，下模具44還可包括可移動(dòng)模座4 以及連接可移動(dòng)模座4 周緣的支撐模具45b， 其中支撐模具4 與可移動(dòng)模座4 形成模穴44a。接著，當(dāng)上模具42與下模具44相對(duì)移近時(shí)，載體110及下模具44的模穴4 構(gòu)成封閉空間S，如圖lH(h)所示。此時(shí)，模穴44a內(nèi)的封膠塑料M包覆位于上模具42的載體110上的芯片120，而完成圖IH的封裝膠體140 的制作。于封裝工藝完成后，可利用承載盤與固定架夾持于半導(dǎo)體封裝結(jié)構(gòu)的兩側(cè)再進(jìn)行后續(xù)工藝。圖11(a)繪示為承載盤與固定架夾持半導(dǎo)體封裝結(jié)構(gòu)的俯視圖，而圖II為沿圖11(a)的線III-III的剖面示意圖。接著，請(qǐng)同時(shí)參考圖II與圖11(a)，提供承載盤 (tray) 170與固定架175，其中承載盤170具有多個(gè)容納槽172，而這些封裝膠體140對(duì)應(yīng)位于這些容納槽172中，并暴露出載體110的第二表面111b。固定架175配置于載體110的第二表面Illb上，其中承載盤170與固定架175將載體110及其上的這些封裝膠體140夾持于其中，以使載體110及其上的這些封裝膠體140固定于承載盤170與固定架175之間。 之后，對(duì)載體110的第二表面Illb進(jìn)行蝕刻工藝，通過第二金屬鍍層160a作為蝕刻掩模， 蝕穿這些載體單元116至填充于這些凹口 11 內(nèi)的這些封裝膠體140暴露為止，以便形成多個(gè)引腳114、與這些引腳114分離的這些芯片座112以及多個(gè)開口 113c (如圖IJ所示)。 并且，在此蝕刻工藝，同時(shí)蝕穿這些連接單元118，以形成多個(gè)各自獨(dú)立的封裝結(jié)構(gòu)，意即半導(dǎo)體封裝結(jié)構(gòu)100a。在本實(shí)施例，因?qū)?duì)載體110的第二表面Illb進(jìn)行蝕刻工藝，故該固定架175的截面寬度應(yīng)小于連接單元118的寬度，如此，才可于蝕刻工藝中一并蝕穿這些連接單元118。值得一提的是，本發(fā)明并不限定承載盤170的形態(tài)，雖然此處所提及的承載盤 170具體化為具有這些容納槽172，且這些封裝膠體140對(duì)應(yīng)位于這些容納槽172中。但， 在其他未繪示的實(shí)施例中，承載盤亦可僅具有單一容納槽(例如是晶舟(boat))，而這些封裝膠體位于此容納槽中。再者，在另一未繪示的實(shí)施例中，封裝膠體可透過粘膠，例如是雙面膠帶貼附于平面承載盤上，并暴露出載體110的第二表面Illb ；又于另一未繪示的實(shí)施例中，亦可不提供承載盤，而僅提供膠帶于這些封裝膠體上，而這些封裝膠體貼附于此膠帶上。須說明的是，上述具有多個(gè)容納槽172的承載盤170、具有單一容納槽的承載盤、平面承載盤或是膠帶皆以用來盛接后續(xù)進(jìn)行完蝕刻工藝后所形成的封裝結(jié)構(gòu)。因此，已知的其他能達(dá)到同等盛接蝕刻工藝后所形成的封裝結(jié)構(gòu)效果的結(jié)構(gòu)設(shè)計(jì)皆屬于本發(fā)明可采用的技術(shù)方案，不脫離本發(fā)明所欲保護(hù)的范圍。然后，請(qǐng)參考圖IJ與圖lj(a)，圖lj(a)繪示為承載盤與固定架夾持半導(dǎo)體封裝結(jié)構(gòu)的俯視圖，圖IJ為沿圖lj(a)的線IV-IV的剖面示意圖。于蝕刻制成后，移除固定架 175并提供固定架178于載體110的第二表面Illb上，其中，固定架178透過接觸這些封裝膠體140的下表面144將半導(dǎo)體封裝結(jié)構(gòu)IOOa固定于承載盤170上，并提供支撐力，之后， 進(jìn)行水刀工藝(water-jet process)，以使第二金屬鍍層160b的側(cè)緣與這些引腳114的外表面114b實(shí)質(zhì)上切齊，如圖IK所示。在本實(shí)施例中，每一引腳114具有彼此相對(duì)的內(nèi)表面 11 與外表面114b、配置鄰近于內(nèi)表面11 的上傾斜部IHc以及配置鄰近外表面114b 的下傾斜部114d，其中上傾斜部IHc與下傾斜部114d接合至尖端P，而這些封裝膠體140 實(shí)質(zhì)上覆蓋這些引腳114的這些上傾斜部lHc，且這些引腳114的下傾斜部114d至少部分從這些封裝膠體140的下表面144向外延伸。最后，移除承載盤170或膠帶(未繪示)，而完成半導(dǎo)體封裝結(jié)構(gòu)IOOa的制作。圖2為本發(fā)明的實(shí)施例一種半導(dǎo)體封裝結(jié)構(gòu)的剖面示意圖。請(qǐng)參考圖2，本實(shí)施例的半導(dǎo)體封裝結(jié)構(gòu)IOOa包括載體110、芯片120、這些焊線130、封裝膠體140、第一金屬鍍層150a以及第二金屬鍍層160a。載體110具有芯片座112及這些環(huán)繞芯片座112配置的引腳114。芯片120配置于載體110的芯片座112上。這些焊線130配置于芯片120與這些引腳114之間，且芯片120透過這些焊線130與這些引腳114電性連接。每一引腳114 具有彼此相對(duì)的內(nèi)表面IHa與外表面114b、配置鄰近于內(nèi)表面11 的上傾斜部IHc以及配置鄰近外表面114b的下傾斜部114d，其中上傾斜部IHc與下傾斜部114d接合至尖端P。封裝膠體140實(shí)質(zhì)上包覆這些引腳114的這些上傾斜部114c、芯片120以及這些焊線130，且這些引腳114的下傾斜部114d至少部分從這些封裝膠體140的下表面144向外延伸。封裝膠體140具有彼此相對(duì)的上表面142與下表面144以及連接上表面142與下表面144的側(cè)表面146，其中側(cè)表面146與下表面144的法線N之間具有夾角α，且夾角α 大于0度。優(yōu)選地，夾角α介于5度至45之間。第一金屬鍍層150a配置于這些引腳114 的這些內(nèi)表面IHa上，且露出部分內(nèi)表面114a，而第二金屬鍍層160a配置于這些引腳114 的這些外表面114b與芯片座112的底表面11 上，且覆蓋所有底表面11加，其中第一金屬鍍層150a的材料與第二金屬鍍層160a的材料可實(shí)質(zhì)上相同或不同，例如是金、銀、錫、鉻、 鎳/金復(fù)合層或鎳/鈀/金復(fù)合層。由于本實(shí)施例是先形成這些封裝膠體140于載體110上，接著透過蝕穿載體110 的這些連接單元118來形成這些各自獨(dú)立的半導(dǎo)體封裝結(jié)構(gòu)100a。相較于已知需透過切割或鋸切來進(jìn)行單體化步驟而言，本實(shí)施例的半導(dǎo)體封裝結(jié)構(gòu)IOOa的制作方法無需進(jìn)行切割或鋸切來進(jìn)行單體化步驟，可有效減少工藝步驟，以減少生產(chǎn)成本并可提高生產(chǎn)效率。在此必須說明的是，下述實(shí)施例沿用前述實(shí)施例的元件標(biāo)號(hào)與部分內(nèi)容，其中采用相同的標(biāo)號(hào)來表示相同或近似的元件，并且省略了相同技術(shù)內(nèi)容的說明。關(guān)于省略部分的說明可參考前述實(shí)施例，下述實(shí)施例不再重復(fù)贅述。圖3A至圖: 為本發(fā)明的另一實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)的制作方法的剖面示意圖。依照本實(shí)施例的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，首先，請(qǐng)先參考圖3A，提供金屬基板 110a，其中金屬基板IlOa具有彼此相對(duì)的第一表面Illa與第二表面111b。接著，在金屬基板IlOa的第一表面Illa上涂布第一光致抗蝕劑層10b，以及于金屬基板IlOa的第二表面Illb上涂布第二光致抗蝕劑層20b。于此，第一光致抗蝕劑層IOb與第二光致抗蝕劑層 20b分別全面性覆蓋金屬基板IlOa的第一表面Illa與第二表面111b。接著，請(qǐng)參考圖3B，同時(shí)對(duì)第一光致抗蝕劑層IOb及第二光致抗蝕劑層20b進(jìn)行曝光步驟與顯影步驟，以于金屬基板IlOa的第一表面Illa上形成第一圖案化光致抗蝕劑層12b，在金屬基板IlOa的第二表面Illb上形成第二圖案化光致抗蝕劑層22b。于此，第一圖案化光致抗蝕劑層12b暴露出部分第一表面111a，而第二圖案化光致抗蝕劑層22b暴露出部分第二表面111b。之后，在第二圖案化光致抗蝕劑層22b及所暴露出部分的第二表面Illb上覆蓋保護(hù)層21b。接著，請(qǐng)參考圖3C，形成第一金屬鍍層150b于第一圖案化光致抗蝕劑層12b所暴露出的部分第一表面Illa上，其中第一金屬鍍層150b例如是鎳/鈀/金復(fù)合層。接著，請(qǐng)參考圖3D，移除第一圖案化光致抗蝕劑層12b，以暴露出部分第一表面 Ilia。接著，請(qǐng)參考圖3E，形成第三光致抗蝕劑層23a’于金屬基板IlOa的第一表面Illa 上，并以第三光致抗蝕劑層23a’為蝕刻掩模，來半蝕刻金屬基板110a，以在金屬基板IlOa 未被第三光致抗蝕劑層23a’所覆蓋的部分第一表面Illa上形成多個(gè)凹穴113a與多個(gè)凹口 11北。接著，請(qǐng)參考圖3F，移除第三光致抗蝕劑層23a’，以暴露出第一金屬鍍層150b。于此，這些凹口 11 之間定義出的多個(gè)內(nèi)引腳部115，其中這些內(nèi)引腳部115環(huán)繞這些凹穴 113a配置，且此時(shí)金屬基板IlOa可區(qū)分為多個(gè)基板單元116a以及多個(gè)連接基板單元116a 的連接單元118a。接著，請(qǐng)參考圖3G，配置多個(gè)芯片120于金屬基板IlOa的這些凹穴113a中，其中這些芯片120透過多條焊線130電性連接至這些內(nèi)引腳部115。接著，請(qǐng)參考圖3H，使用同前述實(shí)施例的模制工藝形成多個(gè)封裝膠體140于金屬基板IlOa上，以覆蓋這些芯片120、這些焊線130與這些內(nèi)引腳部115，并填充于這些凹穴 113a以及這些凹口 113b。此時(shí)，每一封裝膠體140具有彼此相對(duì)的上表面142與下表面 144以及連接上表面142與下表面144的側(cè)表面146，其中側(cè)表面146與下表面144的法線 N之間具有夾角α，且夾角α大于0度，優(yōu)選地，夾角α介于5度至45之間。接著，請(qǐng)參考圖31，移除保護(hù)層21b，以曝出金屬基板IlOa的部分第二表面Illb 及第二圖案化光致抗蝕劑層22b。接著，請(qǐng)參考圖3J，以電鍍的方式形成第二金屬鍍層160b于第二圖案化光致抗蝕劑層22b所暴露出的部分第二表面Illb上，其中第二金屬鍍層160b例如是焊料層，其材料可包括錫或錫銀合金。值得一提的是，本實(shí)施例可通過第二圖案化光致抗蝕劑層22b的厚度來控制第二金屬鍍層160b的厚度，因而于后續(xù)與外部電路(未繪示)的應(yīng)用中，可直接透過第二金屬鍍層160b而連接至外部電路上。于本實(shí)施例中，第二金屬鍍層160b的厚度可為50um至150um，優(yōu)選為80um至120um。之后，請(qǐng)參考圖3K，移除第二圖案化光致抗蝕劑層22b，以暴露出金屬基板IlOa的部分第二表面111b，并對(duì)所暴露的金屬基板1 IOa的第二表面11 Ib進(jìn)行蝕刻工藝，以蝕穿基板單元116a至填充于這些凹口 11 內(nèi)的這些封裝膠體140暴露為止，以便形成多個(gè)引腳 114、多個(gè)芯片座112以及多個(gè)開口 113c。并且，在此蝕刻工藝，同時(shí)蝕穿連接單元118a，以形成多個(gè)各自分離的封裝結(jié)構(gòu)，意即半導(dǎo)體封裝結(jié)構(gòu)100b。在本實(shí)施例中，每一引腳114具有彼此相對(duì)的內(nèi)表面IHa與外表面114b、配置鄰近于內(nèi)表面11 的上傾斜部IHc以及配置鄰近外表面114b的下傾斜部114d，其中上傾斜部IHc與下傾斜部114d接合至尖端P， 且這些封裝膠體140實(shí)質(zhì)上覆蓋這些引腳114的這些上傾斜部114c，且這些引腳114的下傾斜部114d至少部分從這些封裝膠體140的下表面144向外延伸。至此，已完成半導(dǎo)體封裝結(jié)構(gòu)IOOb的制作。圖4為本發(fā)明的另一實(shí)施例一種半導(dǎo)體封裝結(jié)構(gòu)的剖面示意圖。請(qǐng)參考圖4，本實(shí)施例的半導(dǎo)體封裝結(jié)構(gòu)IOOb包括載體110、芯片120、這些焊線130、封裝膠體140、第一金屬鍍層150b以及第二金屬鍍層160b。載體110具有芯片座112及這些環(huán)繞芯片座112配置的引腳114。芯片120配置于載體110的芯片座112上。這些焊線130配置于芯片120 與這些引腳114之間，且芯片120透過這些焊線130與這些引腳114電性連接。每一引腳 114具有彼此相對(duì)的內(nèi)表面IHa與外表面114b、配置鄰近于內(nèi)表面11 的上傾斜部IHc 以及配置鄰近外表面114b的下傾斜部114d，其中上傾斜部IHc與下傾斜部114d接合至尖端P。封裝膠體140實(shí)質(zhì)上包覆這些引腳114的這些上傾斜部114c、芯片120以及這些焊線130，且這些引腳114的下傾斜部114d至少部分從這些封裝膠體140的下表面144向外延伸。封裝膠體140具有彼此相對(duì)的上表面142與下表面144以及連接上表面142與下表面144的側(cè)表面146，其中側(cè)表面146與下表面144的法線N之間具有夾角α，且夾角α大于0度，優(yōu)選地，夾角α介于5度至45之間。第一金屬鍍層150b配置于這些引腳114的這些內(nèi)表面IHa上，而第二金屬鍍層160b配置于這些引腳114的這些外表面114b與芯片座112的底表面11 上，其中第一金屬鍍層150b例如是金、銀、錫、鉻、鎳/金復(fù)合層或鎳 /鈀/金復(fù)合層，而第二金屬鍍層160a例如是焊料層，其材料可包括錫。于本實(shí)施例中，是先形成這些封裝膠體140于載體110上，之后再形成第二金屬鍍層160b及進(jìn)行蝕刻工藝。然而，在其他實(shí)施例中，亦可先形成第二金屬鍍層160b，并于形成這些封裝膠體140于載體110上后再進(jìn)行蝕刻工藝。此外，由于本實(shí)施例的第二金屬鍍層160b為焊料層，因此于后續(xù)與外部電路(未繪示)的應(yīng)用中，本實(shí)施例無須再涂布焊料膏，即可透過第二金屬鍍層160b而連接至外部電路上。如此一來，可有效減少后續(xù)應(yīng)用的工藝步驟，以減少生產(chǎn)成本并可提高生產(chǎn)效率。綜上所述，由于本發(fā)明是先形成多個(gè)封裝膠體于載體上，而后透過蝕穿載體的連接單元(或金屬基板的連接單元)來形成多個(gè)各自獨(dú)立的半導(dǎo)體封裝結(jié)構(gòu)。因此，相較于已知需透過切割或鋸切來進(jìn)行單體化步驟而言，本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)的制作方法可有效減少工藝步驟，以減少生產(chǎn)成本并可提高生產(chǎn)效率。再者，由于第二金屬鍍層可為焊料層， 因此于后續(xù)與外部電路(未繪示)的應(yīng)用中，本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)可直接透過第二金屬鍍層而連接至外部電路上，可減少程步驟與生產(chǎn)成本。雖然本發(fā)明已以實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體封裝結(jié)構(gòu)，包括芯片座；多個(gè)環(huán)繞該芯片座配置的引腳，其中每一引腳具有上傾斜部及下傾斜部，該上傾斜部與該下傾斜部接合至尖端；芯片，配置于該芯片座上；多條焊線，配置于該芯片與該多個(gè)引腳之間；以及封裝膠體，具有彼此相對(duì)的上表面與下表面以及連接該上表面與該下表面的側(cè)表面， 該封裝膠體包覆該芯片、該多個(gè)焊線與該多個(gè)引腳的該多個(gè)上傾斜部，且該多個(gè)引腳的該多個(gè)下傾斜部至少部分從該封裝膠體的該下表面向外延伸，其中該側(cè)表面與該下表面的法線之間具有夾角，且該夾角大于0度。
2.如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中各該引腳具有彼此相對(duì)的內(nèi)表面與外表面，該上傾斜部配置鄰近于該內(nèi)表面，而該下傾斜部配置鄰近該外表面。
3.如權(quán)利要求2所述的半導(dǎo)體封裝結(jié)構(gòu)，還包括第一金屬鍍層，配置于該多個(gè)引腳的該多個(gè)內(nèi)表面上；以及第二金屬鍍層，配置于該多個(gè)引腳的該多個(gè)外表面與該芯片座的底表面上。
4.如權(quán)利要求3所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該第一金屬鍍層為鎳/鈀/金復(fù)合層。
5.如權(quán)利要求3所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該第二金屬鍍層為焊料層。
6.如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該夾角介于5度至45之間。
7.一種半導(dǎo)體封裝結(jié)構(gòu)的制作方法，包括提供載體，該載體具有彼此相對(duì)的第一表面與第二表面、配置于該第一表面上的第一金屬鍍層、多個(gè)凹穴以及由多個(gè)凹口之間所定義出的多個(gè)內(nèi)引腳部，其中該多個(gè)內(nèi)引腳部環(huán)繞該多個(gè)凹穴配置，且該載體區(qū)分為多個(gè)載體單元以及多個(gè)連接該多個(gè)載體單元的連接單元；配置多個(gè)芯片于該載體的該多個(gè)凹穴中，其中該多個(gè)芯片透過多條焊線電性連接至該多個(gè)內(nèi)引腳部；形成多個(gè)封裝膠體于該載體上，以覆蓋該多個(gè)芯片、該多個(gè)焊線與該多個(gè)內(nèi)引腳部，并填充于該多個(gè)凹穴以及該多個(gè)凹口 ；以及對(duì)該載體的該第二表面進(jìn)行蝕刻工藝，以蝕穿該多個(gè)載體單元至填充于該多個(gè)凹口內(nèi)的該多個(gè)封裝膠體暴露為止，以便形成多個(gè)引腳、多個(gè)芯片座以及多個(gè)開口，同時(shí)蝕穿該多個(gè)連接單元，而形成多個(gè)各自獨(dú)立的封裝結(jié)構(gòu)。
8.如權(quán)利要求7所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，還包括對(duì)該載體的該第二表面進(jìn)行該蝕刻工藝之前，提供承載盤，該承載盤具有至少一容納槽，其中該多個(gè)封裝膠體對(duì)應(yīng)位于該容納槽中，并暴露出該載體的該第二表面。
9.如權(quán)利要求8所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其中該至少一容納槽為多個(gè)容納槽，該多個(gè)封裝膠體分別對(duì)應(yīng)位于該多個(gè)容納槽中。
10.如權(quán)利要求7所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，還包括對(duì)該載體的該第二表面進(jìn)行該蝕刻工藝之前，提供承載盤及粘膠，其中該承載盤具有平面，該多個(gè)封裝膠體透過該粘膠粘貼于該平面，并暴露出該載體的該第二表面。
11.如權(quán)利要求7所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，還包括提供金屬基板，該金屬基板具有該第一表面與該第二表面；分別涂布第一光致抗蝕劑層及第二光致抗蝕劑層于該金屬基板的該第一表面及該第二表面上；對(duì)該第一光致抗蝕劑及該第二光致抗蝕劑層層進(jìn)行曝光步驟與顯影步驟，以于該金屬基板的該第一表面及該第二表面上形成第一圖案化光致抗蝕劑層及第二圖案化光致抗蝕劑層，其中該第一圖案化光致抗蝕劑層暴露出部分該第一表面，該第二圖案化光致抗蝕劑層暴露出部分該第二表面；形成第一金屬鍍層于該第一圖案化光致抗蝕劑層所暴露出的部分該第一表面上； 形成第二金屬鍍層于該第二圖案化光致抗蝕劑層所暴露出的部分該第二表面上； 移除該第一圖案化光致抗蝕劑層；蝕刻該第一金屬鍍層之外的該金屬基板的部分該第一表面，以形成該多個(gè)凹穴與該多個(gè)開口 ；以及移除該第二圖案化光致抗蝕劑層。
12.如權(quán)利要求11所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其中形成該第二金屬鍍層于該第二圖案化光致抗蝕劑層所暴露出的部分該第二表面上是在對(duì)該載體的該第二表面進(jìn)行該蝕刻工藝之前。
13.如權(quán)利要求12所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其中該第二金屬鍍層為焊料層。
14.如權(quán)利要求11所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其中形成該第二金屬鍍層于該第二圖案化光致抗蝕劑層所暴露出的部分該第二表面上是在提供該多個(gè)芯片于該載體的該多個(gè)凹穴中之前，且通過該第二金屬鍍層作為蝕刻掩模來進(jìn)行該蝕刻工藝，而形成該多個(gè)引腳以及該多個(gè)芯片座。
15.如權(quán)利要求14所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其中該第二金屬鍍層的材料與該第一金屬鍍層的材料相同。
全文摘要
本發(fā)明公開一種半導(dǎo)體封裝結(jié)構(gòu)及其制作方法，該半導(dǎo)體封裝結(jié)構(gòu)包括載體、芯片、多條焊線以及封裝膠體。載體具有芯片座及多個(gè)環(huán)繞芯片座配置的引腳。芯片配置于載體的芯片座上。焊線配置于芯片與引腳之間。封裝膠體包覆芯片、焊線與引腳的部分。封裝膠體具有彼此相對(duì)的上表面與下表面以及連接上表面與下表面的側(cè)表面。側(cè)表面與下表面的法線之間具有夾角，且夾角大于0度。
文檔編號(hào)H01L21/56GK102214635SQ20111014028
公開日2011年10月12日 申請(qǐng)日期2011年5月27日 優(yōu)先權(quán)日2011年5月27日
發(fā)明者江柏興, 胡平正, 蔡裕方 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司