專利名稱：靜態(tài)隨機存儲器的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜態(tài)隨機存儲器(Static Random Access Memory, SRAM)的制備方法，尤其涉及一種采用大馬士革(damascene)工藝制備靜態(tài)隨機存儲器的方法。
背景技術(shù)：
隨機存儲器為一種揮發(fā)性(Volatile)的存儲器，其中，靜態(tài)隨機存儲器以存儲單元內(nèi)晶體管的導(dǎo)電狀態(tài)來儲存數(shù)據(jù)，靜態(tài)隨機存儲器具有高速運轉(zhuǎn)、低功率消耗與操作簡單的特性，具有容易設(shè)計和不需經(jīng)常更新所存取數(shù)據(jù)的優(yōu)點。隨著集成電路制造技術(shù)的不斷發(fā)展，半導(dǎo)體芯片的特征線寬不斷縮小，目前，CMOS 生產(chǎn)工藝已經(jīng)達到0. 13um水平。同時隨著芯片內(nèi)的晶體管數(shù)不斷增加，功能越來越強，芯片的金屬連線在越來越細的同時，也越來越長，層次也越來越多，因此，目前通常采用大馬士革工藝來實現(xiàn)芯片的金屬連線。請參閱圖1至圖5，圖1至圖5是一種現(xiàn)有技術(shù)的靜態(tài)隨機存儲器的制備方法的各步驟示意圖?，F(xiàn)有技術(shù)的靜態(tài)隨機存儲器的制備方法包括如下步驟提供半導(dǎo)體基板11，所述半導(dǎo)體基板11包括所述靜態(tài)隨機存儲器的存儲單元電路12以及接觸孔(Contact Hole) 13，如圖1所示。在所述半導(dǎo)體基板11的表面和所述接觸孔13內(nèi)形成鈦(Ti)層和氮化鈦(TiN) 層，如圖2所示。在圖2中，所述鈦層和氮化鈦層表示為復(fù)合層14。形成鈦層和氮化鈦層后，在所述接觸孔13內(nèi)沉積金屬鎢(tungsten) 15，如圖3所示。所述金屬鎢15與所述存儲單元電路12電性連接。具體的，所述金屬鎢15可以與存儲單元電路中的晶體管的源區(qū)電性連接，所述金屬鎢15也可以與存儲單元電路中的晶體管的漏區(qū)或者柵電極電性連接。采用化學(xué)機械研磨(Chemical Mechanical Polishing,CMP)的方式平坦化所述金屬鎢15，形成填充所述接觸孔13的插塞(Plug) 15，并去除所述半導(dǎo)體基板11表面的所述粘附層和擴散阻擋層，如圖4所述。在所述半導(dǎo)體基板11表面形成絕緣層16。利用大馬士革工藝制備導(dǎo)電線路17， 所述導(dǎo)電線路17與所述接觸孔13內(nèi)的插塞15電性連接，從而使得所述導(dǎo)電線路17與所述存儲單元電路12電性連接，如圖5所述。然而，采用化學(xué)機械研磨的方式去除所述半導(dǎo)體基板11表面的粘附層和擴散阻擋層后，所述半導(dǎo)體基板11的部分表面常常會殘留鈦層和氮化鈦層的復(fù)合薄層(flakes)， 采用大馬士革工藝制作所述導(dǎo)電線路17時，所述鈦層和氮化鈦層的復(fù)合薄層并不會被去除，從而影響所述靜態(tài)隨機存儲器的可靠性，進而降低所述靜態(tài)隨機存儲器的初始良率 (Virgin yield)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠提高良率的靜態(tài)隨機存儲器的制備方法。
一種靜態(tài)隨機存儲器的制備方法，包括如下步驟提供半導(dǎo)體基板，所述半導(dǎo)體基板包括所述靜態(tài)隨機存儲器的存儲單元電路以及接觸孔；在所述半導(dǎo)體基板的表面和所述接觸孔內(nèi)形成粘附層和擴散阻擋層；在所述接觸孔內(nèi)沉積第一導(dǎo)電材料，所述第一導(dǎo)電材料與所述存儲單元電路電性連接；采用化學(xué)機械研磨的方式平坦化所述第一導(dǎo)電材料，形成填充所述接觸孔的插塞，并去除所述半導(dǎo)體基板表面的所述粘附層和擴散阻擋層；采用微刻蝕的方式去除化學(xué)機械研磨后所述半導(dǎo)體基板表面殘留的粘附層和擴散阻擋層；利用大馬士革工藝形成第二導(dǎo)電材料，所述第二導(dǎo)電材料與所述插塞電性連接。上述方法優(yōu)選的一種技術(shù)方案，所述第一導(dǎo)電材料為鎢。上述方法優(yōu)選的一種技術(shù)方案，所述第二導(dǎo)電材料為銅。上述方法優(yōu)選的一種技術(shù)方案，所述粘附層為鈦層。上述方法優(yōu)選的一種技術(shù)方案，所述擴散阻擋層為氮化鈦層。上述方法優(yōu)選的一種技術(shù)方案，采用干法微刻蝕的方式去除所述殘留的粘附層和擴散阻擋層。本發(fā)明的靜態(tài)隨機存儲器的制備方法，采用干法微刻蝕的方式去除所述半導(dǎo)體基板表面殘留的粘附層和擴散阻擋層，有利于提高所述靜態(tài)隨機存儲器的可靠性，進而提高所述靜態(tài)隨機存儲器的初始良率。


圖1至圖5是一種現(xiàn)有技術(shù)的靜態(tài)隨機存儲器的制備方法的各步驟示意圖。圖6是本發(fā)明的靜態(tài)隨機存儲器的制備方法的流程圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面結(jié)合附圖對本發(fā)明作進一步的詳細描述。請參閱圖6，圖6是本發(fā)明的靜態(tài)隨機存儲器的制備方法的流程圖。本發(fā)明的靜態(tài)隨機存儲器的制備方法包括如下步驟提供半導(dǎo)體基板，所述半導(dǎo)體基板包括所述靜態(tài)隨機存儲器的存儲單元電路以及接觸孔。所述半導(dǎo)體基板可以包括半導(dǎo)體襯底和形成在襯底表面的介質(zhì)層，所述半導(dǎo)體基板也可以包括各種電子元件及元件之間的互聯(lián)導(dǎo)線。在所述半導(dǎo)體基板的表面和所述接觸孔內(nèi)形成粘附層和擴散阻擋層。優(yōu)選的，所述粘附層為鈦層，所述擴散阻擋層為氮化鈦層。優(yōu)選的，采用濺射沉積的方式形成所述粘附層，采用化學(xué)氣相沉積的方法形成所述擴散阻擋層。形成所述粘附層和擴散阻擋層后，在所述接觸孔內(nèi)沉積第一導(dǎo)電材料。所述第一導(dǎo)電材料與所述存儲單元電路電性連接。具體的，所述第一導(dǎo)電材料可以與存儲單元電路中的晶體管的源區(qū)或者漏區(qū)電性連接，所述第一導(dǎo)電材料也可以與存儲單元電路中的晶體管的柵電極電性連接，所述第一導(dǎo)電材料還可以與存儲單元電路中的互聯(lián)線路連接。優(yōu)選的，所述第一導(dǎo)電材料為金屬鎢(W)。采用化學(xué)機械研磨的方式平坦化所述第一導(dǎo)電材料，形成填充所述接觸孔的插塞，并去除所述半導(dǎo)體基板表面的所述粘附層和擴散阻擋層。
由于采用化學(xué)機械研磨的方式并不能充分的去除所述半導(dǎo)體基板表面的粘附層和擴散阻擋層，所述半導(dǎo)體基板表面會殘留粘附層和擴散阻擋層。因此，采用微刻蝕的方式去除化學(xué)機械研磨后所述半導(dǎo)體基板表面殘留的粘附層和擴散阻擋層。優(yōu)選的，采用干法微刻蝕(soft dry etch)的方式去除殘留的粘附層和擴散阻擋層。去除殘留的粘附層和擴散阻擋層后，在所述半導(dǎo)體基板的表面形成絕緣層。然后利用大馬士革工藝形成第二導(dǎo)電材料，所述第二導(dǎo)電材料與所述插塞電性連接。具體的，所述第二導(dǎo)電材料形成所述靜態(tài)隨機存儲器的導(dǎo)電線路，所述導(dǎo)電線路可以為所述靜態(tài)隨機存儲器的位線或者字線或者其他互聯(lián)的導(dǎo)電線路。優(yōu)選的，所述第二導(dǎo)電材料為銅。與現(xiàn)有技術(shù)相比，本發(fā)明的靜態(tài)隨機存儲器的制備方法，采用干法微刻蝕的方式去除所述半導(dǎo)體基板表面殘留的粘附層和擴散阻擋層，有利于提高所述靜態(tài)隨機存儲器的可靠性，進而提高所述靜態(tài)隨機存儲器的初始良率。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明并不限于在說明書中所述的具體實施例。
權(quán)利要求
1.一種靜態(tài)隨機存儲器的制備方法，其特征在于，包括如下步驟提供半導(dǎo)體基板，所述半導(dǎo)體基板包括所述靜態(tài)隨機存儲器的存儲單元電路以及接觸孔；在所述半導(dǎo)體基板的表面和所述接觸孔內(nèi)形成粘附層和擴散阻擋層；在所述接觸孔內(nèi)沉積第一導(dǎo)電材料，所述第一導(dǎo)電材料與所述存儲單元電路電性連接；采用化學(xué)機械研磨的方式平坦化所述第一導(dǎo)電材料，形成填充所述接觸孔的插塞，并去除所述半導(dǎo)體基板表面的所述粘附層和擴散阻擋層；采用微刻蝕的方式去除化學(xué)機械研磨后所述半導(dǎo)體基板表面殘留的粘附層和擴散阻擋層；利用大馬士革工藝形成第二導(dǎo)電材料，所述第二導(dǎo)電材料與所述插塞電性連接。
2.如權(quán)利要求1所述的靜態(tài)隨機存儲器的制備方法，其特征在于，所述第一導(dǎo)電材料為鎢。
3.如權(quán)利要求1所述的靜態(tài)隨機存儲器的制備方法，其特征在于，所述第二導(dǎo)電材料為銅。
4.如權(quán)利要求1所述的靜態(tài)隨機存儲器的制備方法，其特征在于，所述粘附層為鈦層。
5.如權(quán)利要求1所述的靜態(tài)隨機存儲器的制備方法，其特征在于，所述擴散阻擋層為氮化鈦層。
6.如權(quán)利要求1所述的靜態(tài)隨機存儲器的制備方法，其特征在于，采用干法微刻蝕的方式去除所述殘留的粘附層和擴散阻擋層。
全文摘要
本發(fā)明涉及一種靜態(tài)隨機存儲器的制備方法。所述方法包括提供半導(dǎo)體基板，所述半導(dǎo)體基板包括所述靜態(tài)隨機存儲器的存儲單元電路以及接觸孔；在所述半導(dǎo)體基板的表面和所述接觸孔內(nèi)形成粘附層和擴散阻擋層；在所述接觸孔內(nèi)沉積第一導(dǎo)電材料，所述第一導(dǎo)電材料與所述存儲單元電路電性連接；采用化學(xué)機械研磨的方式平坦化所述第一導(dǎo)電材料，形成填充所述接觸孔的插塞，并去除所述半導(dǎo)體基板表面的所述粘附層和擴散阻擋層；采用微刻蝕的方式去除化學(xué)機械研磨后所述半導(dǎo)體基板表面殘留的粘附層和擴散阻擋層；利用大馬士革工藝形成第二導(dǎo)電材料，所述第二導(dǎo)電材料與所述插塞電性接觸。本發(fā)明的方法能夠提高靜態(tài)隨機存儲器的可靠性，降低初始良率。
文檔編號H01L21/768GK102214612SQ20111014217
公開日2011年10月12日 申請日期2011年5月27日 優(yōu)先權(quán)日2011年5月27日
發(fā)明者時廷, 肖海波 申請人:上海宏力半導(dǎo)體制造有限公司