專利名稱：半導體結構及其制作方法以及制作半導體布局的方法
技術領域：
本發(fā)明涉及一種半導體結構及其制作方法以及制作半導體布局的方法，且特別涉及一種采用雙重圖案化技術(double patterning technique,DPT)的制作半導體布局的方法及半導體結構。
背景技術：
集成電路(integrated circuit, IC)是通過形成于基底或不同膜層中的圖案化特征(feature)構成的元件裝置以及內連線結構所建構。在IC的制作過程中，光刻(photolithography)工藝為不可或缺的技術,其主要是將所設計的圖案,例如注入?yún)^(qū)域布局圖案或電路布局圖案等形成于一個或多個光掩模上，然后再通過曝光(exposure)與顯影(development)步驟將光掩模上的圖案轉移至膜層上的光致抗蝕劑層內，以將此復雜的 布局圖案精確地轉移至半導體芯片上。伴隨著后續(xù)的離子注入工藝、蝕刻工藝以及沉積工藝等半導體工藝步驟，可完成復雜的IC結構。而隨著半導體產(chǎn)業(yè)的微型化發(fā)展以及半導體制作技術的進步，已知作為廣用技術的曝光技術已逐漸接近其極限。因此，可以在現(xiàn)有的基礎設施上加大最小圖案距離(高達二倍)的雙重圖案化技術(DPT)幾乎已成為32納米(nanometer, nm)與22nm線寬技術中最有可能的解決方法。請參閱圖1，圖I為已知雙重圖案化技術的分解方法的示意圖。如圖I所不，雙重圖案化技術主要是將原始布局圖案100分解(decompose)形成于不同的二個光掩模上，其中光掩模包括布局圖案102,另一光掩模則包括布局圖案104,而布局圖案102與布局圖案104組合成原始布局圖案100。另外，當一個完整而連續(xù)的原始布局圖案因最小圖案距離的考慮被分割成布局圖案102與布局圖案104 (如圖I中圓圈A所強調)時，該連續(xù)的布局圖案被稱作待切割圖案(to-be-split pattern)。請參閱圖2，圖2為利用雙重圖案化技術制作的半導體布局結構。值得注意的是，由于雙重圖案化技術必需經(jīng)歷多次曝光(multiple exposure)步驟，因此重疊控制(overlay control)與對準一直是雙重圖案化技術所關注的問題,且重疊控制與對準的問題在待切割圖案被分解為兩個切割圖案(split pattern)時又被更加突顯。當雙重圖案化技術發(fā)生了重疊錯誤或對準不精確時，都有可能造成應該相連的切割圖案在雙重圖案化技術之后并未相連。除此之外，光刻工藝中常發(fā)生的線末短縮(line-end shortening)現(xiàn)象，亦可能導致如圖2中圓圈B所示的，切割圖案并未相連等斷線結果，而造成嚴重的斷路問題。由此可知，業(yè)界仍需要一種可克服上述問題的制作半導體布局圖案的方法及半導體布局結構。

發(fā)明內容
因此，本發(fā)明提供一種半導體結構及其制作方法以及制作半導體布局的方法，用以解決雙重圖案化技術中發(fā)生的斷線等問題。
根據(jù)本發(fā)明的一個方面，提供一種半導體結構，該半導體結構包括有布線圖案，該布線圖案包括有至少一第一線段與一第二線段，且至少部分該第一線段與部分該第二線段于鄰接區(qū)域內彼此鄰接。該半導體結構還包括連接圖案，該連接圖案設置于該鄰接區(qū)域內，且電性連接該第一線段與該第二線段。根據(jù)本發(fā)明的另一個方面，提供一種制作半導體布局的方法，該方法首先提供第一布局與第二布局，該第一布局包括有多個布線圖案，而該第二布局包括有多個連接圖案。接下來于該第一布局的這些布線圖案中定義至少一個第一待切割圖案，這些第一待切割圖案分別與這些連接圖案重疊。而在定義出這些第一待切割圖案后，于該第一待切割圖案與該連接圖案的重疊處切分這些第一待切割圖案，以分解該第一布局形成第三布局與第四布局，并分別輸出該第三布局與該第四布局至第一光掩模與第二光掩模上。根據(jù)本發(fā)明的再一個方面，提供一種制作半導體布局的方法，該方法首先提供第一布局，該第一布局包括有多個布線圖案，隨后于這些布線圖案中定義出多個待切割圖案。接下來提供第二布局，該第二布局包括有多個第一連接圖案，隨后于該第二布局中加入多個第二連接圖案，且這些第二連接圖案分別與這些待切割圖案重疊，最后輸出該第二布局 至第一光掩模上。根據(jù)本發(fā)明的又再一個方面，還提供一種制作半導體結構的方法，該方法首先提供第一原始布局與第二原始布局，該第一原始布局包括有多個布線圖案，該第二原始布局包括有多個連接圖案。接下來，在該第一原始布局中定義多個待切割圖案，且這些待切割圖案分別與這些連接圖案重疊。在定義出這些待切割圖案后，分解該第一原始布局，以將這些布線圖案與這些待切割圖案分別形成于第一分解布局與第二分解布局，隨后將該第一分解布局與該第二分解布局分別形成于第一光掩模與第二光掩模上。待形成該第一光掩模與該第二光掩模后，進行雙重圖案化技術，依序轉移該第一分解布局與該第二分解布局至膜層，并使該膜層包括有這些布線圖案與這些待切割圖案。根據(jù)本發(fā)明所提供的制作半導體布局的方法，分別提供包括這些布線圖案的該第一原始布局與包括這些連接圖案的第二原始布局。接下來，將第一原始布局中與這些連接圖案重疊的布線圖案定義為這些待切割圖案?；蛘咭嗫稍诘诙疾季种?，相對于這些待切割圖案處提供連接圖案。由此可知，該第一原始布局中，凡是待切割圖案處，皆與連接圖案相對應。因此，當?shù)谝辉疾季直环纸鉃榈谝环纸獠季峙c第二分解布局，并分別通過雙重圖案化技術轉移至某一膜層上后，凡是待切割圖案處，尤其是待切割圖案的分割處，后續(xù)皆會形成連線圖案。是以，即使在雙重圖案化技術中被分解的待切割圖案因對準不正確問題或線末短縮的問題發(fā)生斷線等缺陷，仍可通過連接圖案的形成移除該缺陷，確保后續(xù)形成的半導體結構的可靠度。簡單地說，本發(fā)明提供一種半導體布局的設計與制作方法，在不增加工藝復雜度的前提下，得以有效地解決雙重圖案化技術固有的斷線問題。


圖I為已知雙重圖案化技術的分解方法的示意圖。圖2為利用雙重圖案化技術制作的半導體布局結構。圖3至圖11為本發(fā)明所提供的制作半導體布局的方法的第一優(yōu)選實施例的示意圖。
圖3與圖6至圖12為本發(fā)明所提供的制作半導體布局的方法的第二優(yōu)選實施例的示意圖。圖13與圖14為根據(jù)本發(fā)明所提供的第一優(yōu)選實施例或/與第二優(yōu)選實施例所提供的制作半導體布局的方法所形成的半導體結構。附圖標記說明100原始布局圖案 102布局圖案104 布局圖案200 第一原始布局202布線圖案
202a 第一布線圖案202b第二布線圖案204a 待切割圖案204b待切割圖案206a 切割部分206b對應切割部分210 第二原始布局212a連接圖案212b 連接圖案220第一分解布局230 第二分解布局222第一光掩模232 第二光掩模300基底302 導電層304底層306 介電層308覆蓋層310 復合金屬硬掩模312抗反射底層314 光致抗蝕劑層316a第一開口316b 第二開口318殘余物320a 溝槽開口320b殘余物322 抗反射底層324光致抗蝕劑層330 第三光掩模332第三開口400 半導體結構402布線圖案402a 第一線段402b第二線段404 鄰接區(qū)域406連接圖案A、B 圓圈
具體實施例方式請參閱圖3至圖11，圖3至圖11為本發(fā)明所提供的制作半導體布局的方法的第一優(yōu)選實施例的不意圖。如圖3所首先提供第一原始布局200,在本優(yōu)選實施例中第一原始布局200為金屬內連線的溝槽布局，其包括有多個布線圖案202如溝槽圖案，但不限于此。本優(yōu)選實施例的布線圖案202亦可以為多晶娃柵極布線(polysilicon line)。值得注意的是，當?shù)谝辉疾季?00中的任一布線圖案202與相鄰的至少兩個布線圖案202的間距違反預定規(guī)則(predetermined rule)時，例如小于最小設計規(guī)則(minimum design rule)時，即可考慮利用雙重圖案化技術分解這些布線圖案202。然而，當此至少三個布線圖案202在利用雙重圖案化技術而被分別定義至不同的兩個分解光掩模中，其違反預定規(guī)則的問題仍未解決時，本優(yōu)選實施例是將其中之一定義為待切割圖案204a。換句話說，第一原始布局200的布線圖案202中定義有至少一個待切割圖案204a，且待切割圖案204a與其他布線圖案202的間距違反上述的預定規(guī)則。請參閱圖4。接下來提供第二原始布局210，第二原始布局210包括有多個連接圖案212a。在本優(yōu)選實施例中,第二原始布局210可以是金屬內連線的介層洞布局、虛設介層洞布局或接觸洞布局，但不限于此。且第二原始布局210所欲形成的目標膜層與第一原始布局200所欲形成的目標膜層為上下堆疊的膜層。值得注意的是，為了顯示出第二原始布局210與第一原始布局200的相對關系,在圖4中，是將第一原始布局200以虛線標不,然而本領域一般技術人員應知第二原始布局210僅包括實線所示的連接圖案212a。請參閱圖5。接下來，比對第一原始布局200與第二原始布局210，同時開始分解第一原始布局200。詳細地說，首先將第一原始布局200中違反規(guī)則的相鄰兩布線圖案202區(qū)分定義為多個第一布線圖案202a與多個第二布線圖案202b，使得第一布線圖案202a彼此之間的距離符合上述的預定規(guī)則，同理亦使得第二布線圖案202b彼此之間的距離符合上述的預定規(guī)則。由于本優(yōu)選實施例是用于雙重圖案化技術，因此第一布線圖案202a與第二布線圖案202b被分解并于后續(xù)形成于不同的二個光掩模上，其中光掩模包括第一布線 圖案202a，另一光掩模則包括第二布線圖案202b。此外，待切割圖案204a則被切分為切割部分206a與對應(counterpart)切割部分206b。切割部分206a可與第一布線圖案202a形成于相同的光掩模上；而對應切割部分206b則可與第二布線圖案202b同時形成于另一光掩模上。值得注意的是，本優(yōu)選實施例還比對第一原始布局200與第二原始布局210，當?shù)谝辉疾季?00中的布線圖案202與第二原始布局210中的連接圖案212a重疊時，即將該布線圖案另定義為待切割圖案204b。換句話說，本優(yōu)選實施例是在第一原始布局200中的布線圖案202中定義至少一個待切割圖案204b，而此待切割圖案204b與連接圖案212a重疊。此外，本優(yōu)選實施例還于切分待切割圖案204a的同時亦切分待切割圖案204b，且是于待切割圖案204b與連接圖案212a的重疊處切分待切割圖案204b，而將待切割圖案204b切分形成切割部分206a與對應切割部分206b。請同時參閱圖6與圖7。接下來分解第一原始布局200，并切分待切割圖案204a與待切割圖案204b。將第一布線圖案202a、待切割圖案204a的切割部分206a、與待切割圖案204b的切割部分206a定義為第一分解布局220。同時，將第二布線圖案202b、待切割圖案204a的對應切割部分206b、與待切割圖案204b的對應切割部分206b定義為第二分解布局230。值得注意的是，在第一分解布局220中，第一布線圖案202a、待切割圖案204a的切割部分206a、與待切割圖案204b的切割部分206a彼此的間距，皆符合前述的預定規(guī)則。同理，在第二分解布局230中，第二布線圖案202b、待切割圖案204a的對應切割部分206b、與待切割圖案204b的對應切割部分206b彼此的間距，亦皆符合前述的預定規(guī)則。此外，在形成第一分解布局220與第二分解布局230之后,可對第一分解布局220與第二分解布局230分別進行光學鄰近修正(optical proximity correction, 0PC)方法。值得注意的是，本優(yōu)選實施例還在形成第一分解布局220與第二分解布局230之后，提供修正步驟。此修正步驟特別針對第一分解布局220與第二分解布局230中的各切割部分206a與各對應切割部分206b進行。詳細地說，本修正步驟是以指向對應切割部分206b的方向延長或加大第一分解布局220中的各切割部分206a ;同時，本修正步驟亦以指向切割部分206a的方向延長或加大第二分解布局230中的各對應切割部分206b，而形成縫合圖案(stitch pattern)。通過此修正步驟,可增加切割部分206a與對應切割部分206bl的重疊范圍，并由此降低后續(xù)雙重圖案化技術中因對準不精確或線末短縮而造成切割部分206a與對應切割部分206b并未相連的機率。請參閱圖8與圖9。在完成上述步驟之后，是將第一分解布局220輸出形成于第一光掩模222 (不于圖8)上，同時將第二分解布局230輸出形成于第二光掩模232 (不于圖9)上。接下來，利用第一光掩模222與第二光掩模232，可于預定膜層上進行雙重圖案化技術。詳細地說，本優(yōu)選實施例是于此提供基底300，基底300包括導電層302，而導電層302與基底300上則形成底層304。在本優(yōu)選實施例中，底層304可包括碳氮化娃(siliconcarbonnitride, SiCN)，但不限于此。在底層304上形成有介電層306，在本優(yōu)選實施例中，介電層306可包括超低介電常數(shù)(ultra low_K，ULK)材料，但亦不限于此。而在介電層306上則依序形成有覆蓋層308、復合金屬硬掩模310、抗反射底層(bottom anti-reflectivecoating,以下簡稱為BARC)312、與光致抗蝕劑層314。
請繼續(xù)參閱圖8。接下來，利用第一光掩模222與第二光掩模232進行雙重圖案化技術首先，將第一光掩模222上的第一分解布局220轉移至光致抗蝕劑層314內，而形成至少一第一開口 316a。首先注意的是，由于在本優(yōu)選實施例中采用二次曝光一次顯影(2P1D)方式進行雙重圖案化技術，因此第一分解布局220轉移至光致抗蝕劑層314時，先形成如圖8所示，以虛線繪示的第一開口 316a。請參閱圖9。接下來，將第二光掩模232上的第二分解布局230轉移至光致抗蝕劑層314內，而形成至少一第二開口 316b。值得注意的是，在雙重圖案化技術中，待切割圖案204a/204b的切割部分206a與對應切割部分206b在轉移圖案后形成的第一開口 316a與第二開口 316b常有可能因為對準不精確等問題而無法相連，而如圖9所示，在第一開口 316a與第二開口 316b中形成包括光致抗蝕劑層314、抗反射底層(BARC) 312、金屬硬掩模310與覆蓋層308的殘余物318。另外，本領域一般技術人員應知，本優(yōu)選實施例亦可采用二次曝光二次顯影(2P2D)方式將第一光掩模222所包括的第一分解布局220與第二光掩模232所包括的第二分解布局230轉移至光致抗蝕劑層314內。請參閱圖10。隨后，進行雙重圖案化技術的蝕刻工藝，將光致抗蝕劑314內所包括的開口 316a與開口 316b,即第一分解布局220與第二分解布局230轉移至復合金屬硬掩模310與覆蓋層308內，而形成溝槽開口 320a，隨后并去除光致抗蝕劑層314與抗反射底層(BARC) 312。本領域一般技術人員應知，完成雙重圖案化技術之后，復合金屬硬掩模310與覆蓋層308內即形成有第一原始布局200的各布線圖案202與待切割圖案204a/204b。值得注意的是，由于開口 316a與開口 316b存有殘余物318，因此形成于復合金屬硬掩模310與覆蓋層308內的溝槽開口 320a內亦具有殘余物320b。另外值得注意的是，在本優(yōu)選實施例中，雙重圖案化技術是采用顯影-顯影-蝕刻(litho-litho-etch)的單一光致抗蝕劑層或雙光致抗蝕劑層的二次顯影一次蝕刻(2P1E)方式，但亦不限于采用顯影-蝕刻-顯影-蝕刻(litho-etch-litho-etch)的雙光致抗蝕劑層的二次顯影二次蝕刻(2P2E)方式。當雙重圖案化技術采用二次顯影二次蝕刻(2P2E)方式時，除了對準問題之外，更可能因為兩次蝕刻步驟發(fā)生的線末短縮問題，使得殘余物320b的缺陷更加嚴重。請繼續(xù)參閱圖10。接下來，在金屬硬掩模310與開口 320a、殘余物320b上重新形成抗反射底層(BARC) 322與光致抗蝕劑層324。并利用包括前述第二原始布局210的第三光掩模330再次進行圖案化工藝的顯影步驟，將第二原始布局210的連接圖案212a轉移至光致抗蝕劑層324內，而形成第三開口 332，第三開口 332可為接觸洞開口或介層洞開口。另外，此轉移第二原始布局210的步驟可進行于上述雙重圖案化技術之前或之后。請參閱圖11。接下來進行圖案化工藝的蝕刻步驟，自光致抗蝕劑層324內的第三開口 332向下蝕刻抗反射底層(BARC) 322、金屬硬掩模310、覆蓋層308、與介電層306，直至暴露出底層304。之后，再移除光致抗蝕劑層324與抗反射底層(BARC) 322。換句話說，是將第二原始布局210轉移至介電層306內。另外，在本優(yōu)選實施例的變化型中，第二原始布局210的轉移亦可通過雙重圖案化技術進行。值得注意的是，由于定義第一分解布局220與第二分解布局230時，是將與連接圖案212a重疊處的布線圖案定義為待切割圖案204b，且在分解第一分解布局220與第二分解布局230時，更是由連接圖案212a與待切割圖案204b重疊處切分待切割圖案204b形成切割部分206a與對應切割部分206b。因此，當切割部分206a與對應切割部分206b轉移至金屬硬掩模310與覆蓋層308發(fā)生對準不精確與線末短縮等問題時，殘余物320b如前所述形成于切割部分206a與對應切割部分206b接壤處。更重要的是，由于切割部分206a與對應·切割部分206b對應且與連接圖案212a重疊，因此殘余物320b可于將連接圖案212a轉移至介電層306時完全去除。換句話說，切割部分206a與對應切割部分206b可在形成連接圖案212a后完全相連，故由于殘余物320b造成的蝕刻不完全以及斷線問題亦可完全排除。根據(jù)本第一優(yōu)選實施例所提供的制作半導體布局的方法，是將第一原始布局200中與第二原始布局210內的連接圖案212a重疊的布線圖案202定義為待切割圖案204b。換句話說，第一原始布局200中，凡是待切割圖案204b處，皆與連接圖案212a相對應。因此，當?shù)谝辉疾季?00被分解為第一分解布局220與第二分解布局230，并分別通過雙重圖案化技術轉移至目標膜層上后，凡是待切割圖案204b處，尤其是待切割圖案204b的分割處(切割部分206a與對應切割部分206b接壤處)，后續(xù)皆會形成連接圖案212a。是以，SP使在雙重圖案化技術中切割部分206a與對應切割部分206b因對準不正確問題或線末短縮的問題發(fā)生斷線等缺陷，仍可通過連接圖案212a的形成移除該缺陷。接下來請參閱圖3與圖6至圖12，圖3與圖6至圖12為本發(fā)明所提供的制作半導體布局的方法的第二優(yōu)選實施例的示意圖。首先需注意的是，在第二優(yōu)選實施例中，與第一優(yōu)選實施例相同的元件以相同的符號說明標示，同時，其相關的說明可參閱第一優(yōu)選實施例的披露，故于此不再贅述。如圖3所示，本優(yōu)選實施例首先亦提供第一原始布局200，在本優(yōu)選實施例中第一原始布局200亦為金屬內連線的溝槽布局，其包括有多個布線圖案202，但不限于此。本優(yōu)選實施例所包括的第一原始布局亦可以為多晶娃柵極布線(polysilicon line)。如前所述，當?shù)谝辉疾季?00中的任一布線圖案202與相鄰的至少兩個布線圖案的間距違反預定規(guī)則時，例如小于最小設計規(guī)則時，即可考慮利用雙重圖案化技術分解這些布線圖案202。然而，當此至少三個布線圖案202在利用雙重圖案化技術而被分別定義至不同的兩個分解光掩模中，其違反預定規(guī)則的問題仍未解決時，本優(yōu)選實施例是將其中之一定義為待切割圖案204a。換句話說，第一原始布局200的布線圖案202中定義有至少一個待切割圖案204a，且待切割圖案204a與其他布線圖案202的間距違反上述的預定規(guī)則。請參閱圖12。接下來提供第二原始布局210，第二原始布局210包括有多個連接圖案212a。在本優(yōu)選實施例中，第二原始布局210可以是金屬內連線的介層洞布局、虛設介層洞布局或接觸洞布局，但不限于此。且第二原始布局210所欲形成的目標膜層與第一原始布局200所欲形成的目標膜層為上下堆疊的膜層。值得注意的是，為了顯示出第二原始布局210與第一原始布局200的相對關系,在圖12中，第一原始布局200亦以虛線標不,然而本領域一般技術人員應知第二原始布局210僅包括實線所示的連接圖案212a。請參閱圖5與圖12。接下來，比對第一原始布局200與第二原始布局210，同時開始分解第一原始布局200。詳細地說，首先將第一原始布局200中違反規(guī)則的相鄰兩布線圖案202區(qū)分定義為多個第一布線圖案202a與多個第二布線圖案202b，使得第一布線圖案202a彼此之間的距離符合上述的預定規(guī)則，同理亦使得第二布線圖案202b彼此之間的距離符合上述的預定規(guī)則。由于本優(yōu)選實施例是用于雙重圖案化技術，因此第一布線圖案202a與第二布線圖案202b可于被分解形成于不同的二個光掩模上，其中光掩模包括第一布線圖案202a，另一光掩模則包括第二布線圖案202b。此外，待切割圖案204a則被切分形成切割部分206a與對應切割部分206b。切割部分206a可與第一布線圖案202a形成于相同的光掩模上；而對應切割部分206b則可與第二布線圖案202b同時形成于另一光掩模上。 值得注意的是，當待切割圖案204a的切割部分206a與對應切割部分206b定義出來后，本優(yōu)選實施例還提供連接圖案212b，且連接圖案212b與待切割圖案204a，尤其是待切割圖案204a的切割部分206a與對應切割部分206b接壤處重疊。在本優(yōu)選實施例中，連接圖案212b插入定義于第二原始布局210中，但本優(yōu)選實施例亦不限于提供另一第三原始布局(圖未示)，而該第三原始布局即包括連接圖案212b。另外，本優(yōu)選實施例中，優(yōu)選如第一優(yōu)選實施例所述，在比對第一原始布局200與第二原始布局210時，當?shù)谝辉疾季?00中的布線圖案202與第二原始布局210中的連接圖案212a重疊時，即將該布線圖案另定義為待切割圖案204b。請同時重新參閱圖6與圖7。接下來分解第一原始布局200，并切分待切割圖案204a與待切割圖案204b。將第一布線圖案202a、待切割圖案204a的切割部分206a、與待切割圖案204b的切割部分206a定義為第一分解布局220。同時，將第二布線圖案202b、待切割圖案204a的對應切割部分206b、與待切割圖案204b的對應切割部分206b定義為第二分解布局230。值得注意的是，在第一分解布局220中，第一布線圖案202a、待切割圖案204a的切割部分206a、與待切割圖案204b的切割部分206a彼此的間距，皆符合前述的預定規(guī)則。同理，在第二分解布局230中，第二布線圖案202b、待切割圖案204a的對應切割部分206b、與待切割圖案204b的對應切割部分206b彼此的間距，亦皆符合前述的預定規(guī)則。此外，在形成第一分解布局220與第二分解布局230之后,可對第一分解布局220與第二分解布局230分別進行光學鄰近修正方法。此外，本優(yōu)選實施例亦在形成第一分解布局220與第二分解布局230之后，提供修正步驟。此修正步驟特別針對第一分解布局220與第二分解布局230中的各切割部分206a與各對應切割部分206b進行。詳細地說，本修正步驟是以指向對應切割部分206b的方向延長或加大第一分解布局220中的各切割部分206a ;同時，本修正步驟亦以指向切割部分206a的方向延長或加大第二分解布局230中的各對應切割部分206b，而形成縫合圖案。通過此修正步驟，可增加切割部分206a與對應切割部分206b的重疊范圍，并由此降低后續(xù)雙重圖案化技術中因對準不精確或線末短縮而造成切割部分206a與對應切割部分206b并未相連的機率。請重新參閱圖8至圖10。在完成上述步驟之后，本優(yōu)選實施例可將第一分解布局220輸出形成于第一光掩模222 (不于圖8)上，同時將第二分解布局230輸出形成于第二光掩模232 (不于圖9)上。接下來,利用第一光掩模222與第二光掩模232,可于預定膜層上進行雙重圖案化技術。舉例來說，可如圖8與圖9所示，將第一光掩模222上的第一分解布局220與第二光掩模232上的第二分解布局230分別轉移至光致抗蝕劑層314內，而形成第一開口 316a與第二開口 316b。如前所述，在雙重圖案化技術中，待切割圖案204a/204b的切割部分206a與對應切割部分206b在轉移圖案后形成的第一開口 316a與第二開口 316b之間常有可能因為對準不精確等問題而形成殘余物318。且殘余物318是在雙重圖案化技術的蝕刻工藝后轉移至復合金屬硬掩模310與覆蓋層308內，而形成如圖10所示的殘余物320b ο請參閱圖10與圖11。接下來，在金屬硬掩模310與溝槽開口 320a、殘余物320b上 重新形成抗反射底層(BARC) 322與光致抗蝕劑層324。并利用包括前述第二原始布局210的第三光掩模330再次進行圖案化工藝的顯影步驟，將第二原始布局210的連接圖案212a與連接圖案212b轉移至光致抗蝕劑層324內，而形成至少一第三開口 332。接下來進行圖案化工藝的蝕刻步驟，將第二原始布局210轉移至介電層306內形成第三開口 332。值得注意的是，由于形成第二原始布局210時,于對應于第一原始布局200的待切割圖案204a，尤其是重疊于待切割圖案204a的切割部分206a與對應切割部分206b接壤處更提供連接圖案212b。因此，當切割部分206a與對應切割部分206b轉移至金屬硬掩模310與覆蓋層3208時發(fā)生對準不精確與線末短縮，導致殘余物320b如前所述形成于切割部分206a與對應切割部分206b接壤處時，可通過轉移與切割部分206a與對應切割部分206b對應且重疊的連接圖案212b完全去除殘余物320b。換句話說，切割部分206a與對應切割部分206b可在形成連接圖案212b后完全相連，因殘余物320b造成之后續(xù)蝕刻不完全以及斷線問題亦可完全排除。根據(jù)本第二優(yōu)選實施例所提供的制作半導體布局的方法，在對應第一原始布局200的待切割圖案204a，尤其是重疊于待切割圖案204a的切割部分206a與對應切割部分206b接壤處更提供連接圖案212b，且連接圖案212b可插入于第二原始布局210中，或形成于第三原始布局中。因此，第一原始布局200中，凡是待切割圖案204a處，皆與連接圖案212b相對應。因此，當?shù)谝辉疾季?00被分解為第一分解布局220與第二分解布局230，并分別通過雙重圖案化技術轉移至某一膜層上后，凡是待切割圖案204a處，尤其是待切割圖案204a的分割處(切割部分206a與對應切割部分206b接壤處)，后續(xù)皆會形成連線圖案212b。是以，即使在雙重圖案化技術中切割部分206a與對應切割部分206b因對準不正確問題或線末短縮的問題發(fā)生斷線等缺陷，仍可通過連接圖案212b的形成移除該缺陷。最后請參閱圖13與圖14，圖13與圖14為根據(jù)本發(fā)明所提供的第一優(yōu)選實施例或/與第二優(yōu)選實施例所提供的制作半導體布局的方法所形成的半導體結構的示意圖。如圖13所示，根據(jù)本發(fā)明所提供的第一優(yōu)選實施例或/與第二優(yōu)選實施例所提供的方法所形成的半導體結構400形成于前述的基底300上，半導體結構400包括多個布線圖案402，布線圖案402通過雙重圖案化技術將前述的第一分解布局220與第二分解布局230形成于基底300上的膜層中，故布線圖案402與第一原始布局200所提供的布線圖案202相同，其可以包括金屬內連線的溝槽圖案，但不限于此。值得注意的是，布線圖案402可以是完整的圖案，也可以是由不同的圖案所組成。因此，本發(fā)明所提供的半導體結構400中，有部分的布線圖案402至少包括有第一線段402a與第二線段402b，且第一線段402a與第二線段402b等于第一原始布局200中待切割圖案204a/204b的切割部分206a與對應切割部分206b。而第一線段402a與第二線段402b于鄰接區(qū)域404(圓圈404標示)內彼此鄰接。此外如前所述，由于第一線段402a與第二線段402b所形成的布線圖案402是由第一原始布局200轉移而成，因此第一線段402a與第二線段402b共平面。另外，第一線段402a與第二線段402b可以如圖13所示，以對齊方式排列，且如圖13所示，第一線段402a與第二線段402b形成一字形形狀或T字形形狀。另外，第一線段402a與第二線段402亦可如圖14所示，以不對齊方式排列，且還可形成L字形形狀。請繼續(xù)參閱圖13。本根據(jù)本發(fā)明所提供的第一優(yōu)選實施例或/與第二優(yōu)選實施例所提供的方法所形成的半導體結構400還包括連接圖案406，設置于鄰接區(qū)域404內，且電性連接第一線段402a與第二線段402b。需注意的是，連接圖案406設置于第一線段402a 與第二線段402b，以及其他的布線圖案402之上或之下，即連接圖案406與第一線段402a、第二線段402b與布線圖案402不共平面。如前所述，連接圖案406通過圖案化工藝將前述的第二原始布局210形成于基底300上的膜層中，故連接圖案406與第二原始布局210所提供的布線圖案212a/212b相同，其可以包括金屬內連線的金屬內連線的介層洞圖案、虛設介層洞圖案或接觸洞圖案，但不限于此。根據(jù)本發(fā)明所提供的第一優(yōu)選實施例或/與第二優(yōu)選實施例所提供的方法所形成的半導體結構400，凡是由第一線段402a與第二線段402b所組成的布線圖案402，在其上方或下方必定形成用以電性連接第一線段402a與第二線段402b的連接圖案。因此，SP使在形成第一線段402a與第二線段402b時，即進行雙重圖案化技術時，因對準不正確問題或線末短縮的問題發(fā)生第一線段402a與第二線段402b斷線等缺陷，仍可通過連接圖案406的形成移除該缺陷，故本發(fā)明所提供的半導體結構400具有更加的可靠度。綜上所述，根據(jù)本發(fā)明所提供的制作半導體布局的方法，分別提供包括這些布線圖案的該第一原始布局與包括這些連接圖案的第二原始布局。接下來，將第一原始布局中與這些連接圖案重疊的布線圖案定義為這些待切割圖案。或者，亦可在第二原始布局甚或另一布局中，相對于這些待切割圖案處提供連接圖案。由此可知，該第一原始布局中，凡是待切割圖案處，皆與連接圖案相對應。因此，當?shù)谝辉疾季直环纸鉃榈谝环纸獠季峙c第二分解布局，并分別通過雙重圖案化技術轉移至某一膜層上后，凡是待切割圖案處，尤其是待切割圖案的分割處，后續(xù)皆會形成連線圖案。是以，即使在雙重圖案化技術中待切割圖案因對準不正確問題或線末短縮的問題發(fā)生斷線等缺陷，仍可通過連接圖案的形成移除該缺陷，確保后續(xù)形成的半導體結構的可靠度。簡單地說，本發(fā)明提供一種半導體布局的設計與制作方法，在不增加工藝復雜度的前提下，得以有效地解決雙重圖案化技術固有的斷線問題。以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所做的等同變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1.一種半導體結構,包括 布線圖案，該布線圖案包括至少一第一線段與一第二線段，且至少部分該第一線段與部分該第二線段于鄰接區(qū)域內彼此鄰接；以及 連接圖案，設置于該鄰接區(qū)域內，且電性連接該第一線段與該第二線段。
2.如權利要求I所述的半導體結構，其中該第一線段與該第二線段以對齊或不對齊方式排列。
3.如權利要求I所述的半導體結構，其中該第一線段與該第二線段形成一字形形狀、T字形形狀、或L字形形狀。
4.如權利要求I所述的半導體結構，其中該第一線段與該第二線段共平面。
5.如權利要求I所述的半導體結構，其中該連接圖案設置于該第一線段與該第二線段之上或之下。
6.如權利要求I所述的半導體結構，其中該布線圖案包括金屬內連線的溝槽圖案。
7.如權利要求I所述的半導體結構，其中該連接圖案包括金屬內連線的介層洞、虛設介層洞圖案或接觸洞圖案。
8.一種制作半導體布局的方法，包括 提供第一布局，該第一布局包括多個布線圖案； 提供第二布局，該第二布局包括多個連接圖案； 于該第一布局的該多個布線圖案中定義至少一個第一待切割圖案，該多個第一待切割圖案分別與該多個連接圖案重疊； 于該第一待切割圖案與該連接圖案的重疊處切分該多個第一待切割圖案，以分解該第一布局形成第三布局與第四布局；以及 分別輸出該第三布局與該第四布局至第一光掩模與第二光掩模上。
9.如權利要求8所述的方法，還包括于該第一布局的該多個布線圖案中定義至少一個第二待切割圖案，且該多個第二待切割圖案與該多個布線圖案的間距違反預定規(guī)則。
10.如權利要求9所述的方法，還包括于切分該多個第一待切割圖案時同時切分該多個第二待切割圖案，以分解該第一布局形成該第三布局與該第四布局。
11.如權利要求10所述的方法，其中該第三布局與該第四布局分別包括部分該多個布線圖案與部分該第二待切割圖案，且該多個布線圖案與該多個第二待切割圖案的間距皆符合該預定規(guī)則。
12.如權利要求8所述的方法，其中該多個第一待切割圖案分別被切分形成切割部分與對應切割部分，該第三布局包括該多個切割部分，而該第四布局包括該多個對應切割部分。
13.如權利要求12所述的方法，還包括于形成該第三布局與該第四布局之后對該第三布局與該第四布局進行修正步驟，以指向該多個對應切割部分的方向延長該第三布局的該多個切割部分，并以指向該多個切割部分的方向延長該第四布局的該多個對應切割部分。
14.如權利要求8所述的方法，還包括于形成該第三布局與該第四布局之后對該第三布局與該第四布局分別進行光學鄰近修正方法。
15.如權利要求8所述的方法,其中該第一布局包括金屬內連線的溝槽布局。
16.如權利要求8所述的方法，其中該第二布局包括金屬內連線的介層洞布局、虛設介層洞布局或接觸洞布局。
17.—種制作半導體布局的方法,包括 提供第一布局，該第一布局包括多個布線圖案； 于該多個布線圖案中定義出多個待切割圖案； 提供第二布局，該第二布局包括多個第一連接圖案； 于該第二布局中加入多個第二連接圖案，且該多個第二連接圖案分別與該多個切割圖案重疊；以及 輸出該第二布局至第一光掩模上。
18.如權利要求17所述的方法，其中該多個待切割圖案與該多個布線圖案的間距違反預定規(guī)則。
19.如權利要求18所述的方法，還包括進行切分該多個待切割圖案的步驟，以切分該多個待切割圖案而形成第三布局與第四布局。
20.如權利要求19所述的方法，其中該第三布局與該第四布局分別包括部分該多個布線圖案，且該多個布線圖案的間距皆符合該預定規(guī)則。
21.如權利要求19所述的方法，其中該多個待切割圖案分別被切分形成切割部分與對應切割部分，該第三布局包括該多個切割部分，而該第四布局包括該多個對應切割部分。
22.如權利要求21所述的方法，還包括于形成該第三布局與該第四布局之后對該第三布局與該第四布局進行修正步驟，以指向該多個對應切割部分的方向延長該第三布局的該多個切割部分，并以指向該多個切割部分的方向延長該第四布局的該多個對應切割部分。
23.如權利要求22所述的方法，其中該修正方法進行于形成該第三布局與該第四布局之后或形成該多個第二連接圖案之后。
24.如權利要求19所述的方法，還包括對該第三布局與該第四布局分別進行光學鄰近修正方法。
25.如權利要求24所述的方法，其中該光學鄰近修正方法進行于形成該第三布局與該第四布局之后或形成該多個第二連接圖案之后。
26.如權利要求17所述的方法，其中該第一布局的該多個布線圖案包括金屬內連線的溝槽圖案。
27.如權利要求17所述的方法，其中該第二布局的該多個第一連接圖案包括金屬內連線的介層洞圖案或接觸洞圖案。
28.如權利要求17所述的方法，其中該多個第二連接圖案包括金屬內連線的介層洞圖案、接觸洞圖案、或虛設介層洞圖案。
29.—種制作半導體結構的方法，包括 提供第一原始布局與第二原始布局，該第一原始布局包括多個布線圖案，該第二原始布局包括多個連接圖案； 于該第一原始布局中定義多個待切割圖案，且該多個待切割圖案分別與該多個連接圖案重疊； 分解該第一原始布局，以將該多個布線圖案與該多個待切割圖案分別形成于第一分解布局與第二分解布局； 將該第一分解布局與該第二分解布局分別形成于第一光掩模與第二光掩模上；以及進行雙重圖案化技術，依序轉移該第一分解布局與該第二分解布局至膜層，并使該膜層包括有該多個布線圖案與該多個待切割圖案。
30.如權利要求29所述的方法，還包括轉移該第二原始布局的該多個連接圖案至該膜層上。
31.如權利要求30所述的方法，其中轉移該第二原始布局的步驟進行于該雙重圖案化技術之前或之后。
32.如權利要求29所述的方法，其中該第一原始布局中該多個待切割圖案與該多個布線圖案的間距違反預定規(guī)則。
33.如權利要求32所述的方法，其中該第一分解布局的該多個布線圖案與部分該多個待切割圖案的間距符合該預定規(guī)則，且該第二分解布局的該多個布線圖案與部分該多個待切割圖案的間距符合該預定規(guī)則。
34.如權利要求29所述的方法，其中該多個待切割圖案分別被切分形成切割部分與對應切割部分，該第一分解布局包括該多個切割部分，而該第二分解布局包括該多個對應切割部分。
35.如權利要求34所述的方法，其中該多個待切割圖案與該連接圖案的重疊處被切分形成該切割部分與該對應切割部分。
36.如權利要求34所述的方法，還包括于形成該第一分解布局與該第二分解布局之后進行修正步驟，以指向該多個對應切割部分的方向延長該第一分解布局的該多個切割部分，并以指向該多個切割部分的方向延長該第二分解布局的該多個對應切割部分。
37.如權利要求29所述的方法，其中該第一原始布局的該多個布線圖案包括金屬內連線的溝槽圖案。
38.如權利要求37所述的方法，其中該第二原始布局的該多個連接圖案包括金屬內連線的介層洞圖案、虛設介層洞圖案或接觸洞圖案。
全文摘要
本發(fā)明公開一種半導體結構及其制作方法以及制作半導體布局的方法，該方法首先提供第一布局與第二布局，該第一布局包括有多個布線圖案，而該第二布局包括有多個連接圖案。接下來于該第一布局的這些布線圖案中定義多個第一待切割圖案，這些第一待切割圖案分別與這些連接圖案重疊。而在定義出這些第一待切割圖案后，于該第一待切割圖案與該連接圖案的重疊處切分這些第一待切割圖案，以分解該第一布局形成第三布局與第四布局。最后，分別輸出該第三布局與該第四布局至第一光掩模與第二光掩模上。
文檔編號H01L21/768GK102867811SQ20111018643
公開日2013年1月9日 申請日期2011年7月5日 優(yōu)先權日2011年7月5日
發(fā)明者黃家緯, 陳明瑞, 黃俊憲 申請人:聯(lián)華電子股份有限公司