專利名稱：一種應變硅nmos器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路工藝制造技術(shù)，尤其涉及一種提高NMOS器件性能的應變硅NMOS器件的制造方法。
背景技術(shù)：
近年來，電子消費品、通訊業(yè)的爆炸式發(fā)展使得高速、低功耗的處理器芯片在市場上有著極為廣大的需求，進一步提升晶體管的工作速度成為當務之急。直到最近為止，提高MOS器件速度的方法都在于減小溝道長度以及柵介質(zhì)層的厚度，然而在小于IOOnm的溝道長度情況下，器件進一步縮小受到了物理極限以及設(shè)備成本的限制。隨著工藝逐步進入 90nm、65nm甚至是45nm時代，柵氧厚度和柵極長度的減小趨勢都已經(jīng)逐步放緩。這是因為，如果柵氧厚度進一步變短、變薄，即使柵上并未施加電壓，也將會有更多泄漏電流通過柵極；而且，對于芯片制造廠商來說，不斷減小晶體管面積也使得設(shè)備成本逐漸攀升，難以接受。隨著硅器件的尺寸縮小面對越來越多成本和技術(shù)的挑戰(zhàn)，微電子工業(yè)界開始尋找其他方式以繼續(xù)提高CMOS器件性能。其中，提升載流子遷移率被視為提高器件工作速度最佳的替代方案之一。應變硅是一種通過多種不同的物理方法拉伸或是壓縮硅晶格來達到提高MOS晶體管載流子遷移率以至提高晶體管性能而不用減小晶體管面積的技術(shù)，以提高溝道中電荷載流子的遷移率(NM0S中的電子和PMOS中的空穴)，這種方法的附加收益是可以降低源/漏的串聯(lián)電阻。壓縮應變產(chǎn)生于PMOS晶體管，通常應用外延生長SiGe源/漏與/ 或在柵上使用一個壓縮應變氮化物層。NMOS晶體管中使用了應力記憶技術(shù)(SMTAtress Memorization Technique)0現(xiàn)有技術(shù)中利用應變硅改善MOS晶體管性能，通常采用離子注入的方法，將碳注入到半導體襯底的源漏區(qū)中，然后經(jīng)過1000°c以上的高溫退火，使之變成碳化硅(SiC)JI 化硅在所述半導體襯底中產(chǎn)生應力作用。然而，利用離子注入將碳注入量不易控制，且高溫退火工藝對半導體器件會產(chǎn)生不良的影響，降低半導體器件的性能。此外，常見的應力改善MOS晶體管還包括應力記憶技術(shù)，所述應力記憶技術(shù)主要增加了三步工藝步驟1、淀積氮化硅材質(zhì)的應力層薄膜頂蓋層(capping layer)引入應力；2、高溫快速退火(Spike)將應力記憶在器件中；3刻蝕去除應力層薄膜。該技術(shù)將會對 NMOS器件和PMOS器件增加垂直溝道平面方向的拉伸應力以及溝道平行方向的壓縮應力。 這種SMT引入壓縮應力在提高NMOS遷移率的同時，卻會降低PMOS的遷移率，進而降低了 PMOS的性能。為了降低SMT對PMOS的影響，需要增加退火或是紫外線照射修復(UV Cure) 的步驟，這不但增加了一次高溫熱過程，同時使工藝更加復雜，制造成本增加。

發(fā)明內(nèi)容
本發(fā)明的目的是提供了一種應變硅NMOS器件的制造方法，以提高NMOS器件性能， 降低了制造成本，同時有利于NMOS器件的散熱，降低功耗。
為解決上述問題，本發(fā)明提供一種應變硅NMOS器件的制造方法，其特征在于，包括提供一半導體基底，所述半導體基底上具有柵極；在所述柵極側(cè)壁上形成邊墻，以保護所述柵極；在所述柵極兩側(cè)的半導體基底中刻蝕形成源極凹槽和漏極凹槽；沉積摻碳氧化硅直至填充所述源極凹槽和漏極凹槽；去除所述源極凹槽和漏極凹槽外的摻碳氧化硅；在所述半導體基底和所述柵極上沉積應力層。進一步的，所述摻碳氧化硅采用離子增強化學氣相沉積工藝沉積形成。進一步的，沉積所述摻碳氧化硅的工藝溫度是300°C 400°C，反應氣體為硅烷， 甲烷和氧氣。進一步的，所述應力層的材質(zhì)為氮化硅。進一步的，所述應力層采用離子增強化學氣相沉積工藝生成。進一步的，形成所述應力層的工藝溫度是250°C 400°C，反應氣體為硅烷和氨氣。進一步的，所述應力層的厚度為30nm 70nm。進一步的，所述應力層具有張應力，所述張應力大于1. 2GPa。進一步的，去除所述源極凹槽和漏極凹槽外的摻碳氧化硅采用RIE干法刻蝕去除。進一步的，源極凹槽和漏極凹槽深度為500nm 550nm。相比于現(xiàn)有技術(shù)，本發(fā)明在應變NMOS器件的制造過程中采用摻碳氧化硅填充形成源極凹槽和漏極凹槽，以形成柵極和漏極，由于摻碳氧化硅的晶格常數(shù)小于硅，能夠在 NMOS器件的溝道中引入張應力；同時制造過程中還在所述半導體基底和所述柵極上覆蓋一層具有高張應力的應力層。上述兩種應變硅方法相結(jié)合，可以進一步提高NMOS電子的遷移率，改善NMOS器件性能，相比現(xiàn)有技術(shù)減少了一次高溫熱過程，簡化了制造工藝，降低了器件制造成本，有利于器件的散熱，降低功耗，同時避免了 SMT技術(shù)中在提高NMOS器件遷移率的同時會降低PMOS的遷移率，保護PMOS的性能。


圖1為本發(fā)明一實施例中應變硅NMOS器件的制造方法的流程示意圖。圖2 7為本發(fā)明一實施例中應變硅NMOS器件的制造過程中的結(jié)構(gòu)示意圖。
具體實施例方式為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對本發(fā)明的內(nèi)容作進一步說明。當然本發(fā)明并不局限于該具體實施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內(nèi)。其次，本發(fā)明利用示意圖進行了詳細的表述，在詳述本發(fā)明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應以此作為對本發(fā)明的限定。圖1為本發(fā)明一實施例中應變硅NMOS器件的制造方法的流程示意圖。圖2 7 為本發(fā)明一實施例中應變硅NMOS器件的制造過程中的結(jié)構(gòu)示意圖。請參考圖1及圖2 圖7，本發(fā)明提供一種應變硅NMOS器件的制造方法包括以下步驟步驟SOl 如圖2所示，提供一半導體基底100，所述半導體基底100上具有柵極102 ；所述半導體基底100的材料為單晶硅、多晶硅或非晶硅形成的硅材料，或是絕緣硅材料(SOI)，還可以是其他半導體材料或其他結(jié)構(gòu)。在所述半導體基底100中具有P阱區(qū)101， 所述P阱去101通過離子注入工藝形成，其摻雜離子可以為硼。在所述半導體基底100還具有隔離結(jié)構(gòu)，在本實施例中，所述隔離結(jié)構(gòu)是淺槽隔離結(jié)構(gòu)(STI) 103，該淺槽隔離結(jié)構(gòu)103可以用本領(lǐng)域技術(shù)人員所熟悉的工藝方法形成。所述淺槽隔離結(jié)構(gòu)103用于隔離有源區(qū)，從而在有源區(qū)中制造NMOS器件。所述柵極102可以為多晶硅材料或多晶硅與金屬硅化物疊加的材料，還可以為金屬及其氧化物(High-K材料)。步驟S02 如圖3所示，在所述柵極102上形成邊墻105，以保護所述柵極102 ；所述邊墻105為氮化硅和氧化硅的疊層結(jié)構(gòu)或氧化硅、氮化硅和氧化硅的疊層結(jié)構(gòu)。步驟S03 如圖4所示，在所述柵極102兩側(cè)的半導體基底100中刻蝕形成源極凹槽10 和漏極凹槽104b ；形成所述源極凹槽10 和漏極凹槽104b深度為500nm 550nm ； 形成所述源極凹槽10 和漏極凹槽104b采用干法刻蝕形成，在所述半導體基底100上涂覆光刻膠，并利用掩膜板對光刻膠進行曝光，曝光后進行顯影，從而暴露半導體基底100上將形成源極凹槽10 和漏極凹槽104b的位置。步驟S04 如圖5所示，沉積摻碳氧化硅107直至填充所述源極凹槽103和漏極凹槽104 ；所述摻碳氧化硅(Carbon Doped Oxide, CDO) 107采用離子增強化學氣相沉積工藝沉積形成。沉積所述摻碳氧化硅107的工藝溫度是300°C 400°C，其中較佳的反應溫度為350，反應氣體為硅烷，甲烷和氧氣。所述摻碳氧化硅的含碳量超過1%，所述摻碳氧化硅 107的厚度根據(jù)源極凹槽10 和漏極凹槽104b的深度確定，以確保完全填滿所述源極凹槽 10 和漏極凹槽104b，由于摻碳氧化硅107的晶格常數(shù)小于硅，提高電遷移率，能夠在溝道中引入張應力，從而提高NMOS器件的性能?，F(xiàn)有技術(shù)采用離子注入的方法，將碳注入到Si02中，然后經(jīng)過1000°C以上的高溫退火，使之變成碳化硅(SiC)，以達到應變的作用。本發(fā)明在所述柵極102兩側(cè)的半導體基底100中刻蝕形成源極凹槽10 和漏極凹槽104b后沉積摻碳氧化硅，直至填充所述源極凹槽10 和漏極凹槽104b，從而通過引入應變硅的方法，提高半導體器件的性能，不僅減少了現(xiàn)有技術(shù)碳離子注入的步驟，降低了工藝時間和工藝成本，并避免了一次1000°C以上的高溫退火工藝，降低了高溫對半導體器件產(chǎn)生的不良影響，并提高到了生產(chǎn)效率。步驟S05 如圖6所示，去除所述源極凹槽10 和漏極104b凹槽外的摻碳氧化硅 107，從而所述源極凹槽10 和漏極104b中形成源極108a和漏極108b ；去除所述源極凹槽 104a和漏極104b外的摻碳氧化硅采用RIE干法刻蝕去除。在所述半導體基底100上涂覆光刻膠，并利用掩膜板對光刻膠進行曝光，曝光后進行顯影，從而暴露半導體基底100上將源極凹槽10 和漏極凹槽104b以外的位置，保留所述源極凹槽10 和漏極凹槽104b上的光刻膠，接著利用RIE干法刻蝕去除所述源極凹槽10 和漏極凹槽104b以外的摻碳氧化硅107，最終形成源極108a和漏極10 。步驟S06 如圖7所示，在所述半導體基底100和所述柵極102上沉積應力層110。 所述應力層110的材質(zhì)為氮化硅。所述應力層110采用離子增強化學氣相沉積工藝生成。采用離子增強化學氣相沉積工藝能夠更好的形成均勻度良好且厚度易于控制的應力層110。 形成所述應力層110的工藝溫度是250°c 400°C，反應氣體為硅烷和氨氣。所述應力層110的厚度為30nm 70nm，其中較佳的工藝溫度為300°C，較佳的應力層110厚度為50nm， 較低的反應溫度和較佳的厚度能夠形成具有高張應力的應力層110，實驗表明工藝溫度為 300°C下形成的50nm厚的應力層110能夠形成良好的高張應力，且張應力在1. 2GPa以上。 在本實施例中形成的應力層110本身具有很高的張應力，故可以不進行現(xiàn)有技術(shù)中高溫快速退火，同樣可以將應力記憶在半導體器件中，從而省略高溫快速退火工藝，進一步保護的半導體器件，提高了半導體器件性能。此外，在完成上述步驟后，繼續(xù)執(zhí)行形成NMOS器件的其他步驟，例如，形成層間介質(zhì)層，在所述源極和漏極以及柵極上形成金屬硅化物，例如NiPt等，以及刻蝕層間介質(zhì)層， 以形成接觸孔的執(zhí)行銅后道工藝，其中在刻蝕層間介質(zhì)層以形成接觸孔的工藝過程中，應力層110還起到刻蝕停止層的作用。上述工藝步驟可以采用本領(lǐng)域技術(shù)人員所熟悉的方法形成，在此不贅述。相比于現(xiàn)有技術(shù)，本發(fā)明在應變NMOS器件的制造過程中采用摻碳氧化硅填充形成源極凹槽和漏極凹槽，以形成柵極和漏極，由于摻碳氧化硅的晶格常數(shù)小于硅，能夠在 NMOS器件的溝道中引入張應力；同時制造過程中還在所述半導體基底和所述柵極上覆蓋一層具有高張應力的應力層。上述兩種應變硅方法相結(jié)合，可以進一步提高NMOS電子的遷移率，改善NMOS器件性能，相比現(xiàn)有技術(shù)減少了一次高溫熱過程，簡化了制造工藝，降低了器件制造成本，有利于器件的散熱，降低功耗，同時避免了 SMT技術(shù)中在提高NMOS器件遷移率的同時會降低PMOS的遷移率，保護PMOS的性能。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視權(quán)利要求書所界定者為準。
權(quán)利要求
1.一種應變硅NMOS器件的制造方法，包括提供一半導體基底，所述半導體基底上具有柵極；在所述柵極側(cè)壁上形成邊墻，以保護所述柵極；在所述柵極兩側(cè)的半導體基底中刻蝕形成源極凹槽和漏極凹槽；沉積摻碳氧化硅直至填充所述源極凹槽和漏極凹槽；去除所述源極凹槽和漏極凹槽外的摻碳氧化硅；在所述半導體基底和所述柵極上沉積應力層。
2.如權(quán)利要求1所述的一種應變硅NMOS器件的制造方法，其特征在于，所述摻碳氧化硅采用離子增強化學氣相沉積工藝沉積形成。
3.如權(quán)利要求1所述的一種應變硅NMOS器件的制造方法，其特征在于，沉積所述摻碳氧化硅的工藝溫度是300°C 400°C，反應氣體為硅烷，甲烷和氧氣。
4.如權(quán)利要求1所述的一種應變硅NMOS器件的制造方法，其特征在于，所述應力層的材質(zhì)為氮化硅。
5.如權(quán)利要求1所述的一種應變硅NMOS器件的制造方法，其特征在于，所述應力層采用離子增強化學氣相沉積工藝生成。
6.如權(quán)利要求1所述的一種應變硅NMOS器件的制造方法，其特征在于，形成所述應力層的工藝溫度是250°C 400°C，反應氣體為硅烷和氨氣。
7.如權(quán)利要求1所述的一種應變硅NMOS器件的制造方法，其特征在于，所述應力層的厚度為30nm 70nm。
8.如權(quán)利要求1所述的一種應變硅NMOS器件的制造方法，其特征在于，所述應力層具有張應力，所述張應力大于1. 2GPa。
9.如權(quán)利要求1所述的一種應變硅NMOS器件的制造方法，其特征在于，去除所述源極凹槽和漏極凹槽外的摻碳氧化硅采用RIE干法刻蝕去除。
10.如權(quán)利要求1所述的一種應變硅NMOS器件的制造方法，其特征在于，源極凹槽和漏極凹槽深度為500nm 550nm。
全文摘要
本發(fā)明提供一種應變硅NMOS器件的制造方法，包括提供一半導體基底，所述半導體基底上具有柵極；在所述柵極側(cè)壁上形成邊墻，以保護所述柵極；在所述柵極兩側(cè)的半導體基底中刻蝕形成源極凹槽和漏極凹槽；沉積摻碳氧化硅直至填充所述源極凹槽和漏極凹槽；去除所述源極凹槽和漏極凹槽外的摻碳氧化硅；在所述半導體基底和所述柵極上沉積應力層。本發(fā)明所述應變硅NMOS器件的制造方法能夠提高NMOS器件性能，降低了制造成本，同時有利于NMOS器件的散熱，降低功耗。
文檔編號H01L21/285GK102280379SQ20111025990
公開日2011年12月14日 申請日期2011年9月5日 優(yōu)先權(quán)日2011年9月5日
發(fā)明者曾少海 申請人:上海集成電路研發(fā)中心有限公司