專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，特別是具有優(yōu)異的ESD耐受程度的LDMOS晶體管。
背景技術(shù)：
與雙極型功率晶體管相比，LDMOS晶體管和IGBT同樣具有電流大、高耐壓、開關(guān)特性好且使用方便等特點(diǎn)，所以被廣泛應(yīng)用于DC-DC轉(zhuǎn)換器等開關(guān)電源、照明設(shè)備的變頻電路、電動(dòng)機(jī)的變頻電路等。在此要說明的是，LDMOS晶體管是Lateral Double Diffused Metal Oxide Semiconductor的簡(jiǎn)稱，是指橫向型雙重?cái)U(kuò)散柵極MOS晶體管。ESD是 Electro-Static Discharge的簡(jiǎn)稱，是指靜電放電。所述LDMOS晶體管的剖面簡(jiǎn)略結(jié)構(gòu)例如圖12⑶所示。該圖表示N溝道MOS晶體管的結(jié)構(gòu)。即，包括N型半導(dǎo)體層51、N-型漂移層52、N+型漏極層57、P型基極層53、N+ 型源極層56、P+型接觸層58、柵極絕緣膜M及柵極電極55。圖12(A)是從圖12(B)去除 P+型接觸層58后的結(jié)構(gòu)。如果要了解LDMOS晶體管的動(dòng)作，通過不存在P+型接觸層58的圖12(A)的結(jié)構(gòu)了解就足夠了。但是，在圖12 (A)所示的不存在P+型接觸層58的LDMOS晶體管中，當(dāng)在N+型漏極層57上施加正的高電壓+Vd，使N+型源極層56接地，并在柵極電極55上施加正電壓而使LDMOS晶體管導(dǎo)通時(shí)，產(chǎn)生以下問題。即，如果導(dǎo)通LDMOS晶體管使電子電流從N+型源極層56流向N+型漏極層57，則由于下述原因，存在以N+型源極層56為發(fā)射極、P型基極層53為基極、N+型漏極層57等為集電極的寄生NPN晶體管導(dǎo)通，從而由LDMOS晶體管的柵極電極陽無法控制的無用電流增大的問題。如果LDMOS晶體管導(dǎo)通，則電子從N+型源極層56通過溝道層流入N-型漂移層52 內(nèi)，在N-型漂移層52內(nèi)的高電場(chǎng)的作用下加速，并流入N+型漏極層57。在這種情況下， 在N-型漂移層52加速的電子成為具有高能量的熱電子，并在N-型漂移層52內(nèi)等作用于晶格等，從而產(chǎn)生多個(gè)電子-空穴對(duì)。圖12(A)中用圓圈起來的e_是熱電子，e_、e+是通過熱電子的作用而產(chǎn)生的電子-空穴對(duì)。由此產(chǎn)生的電子流入N+型漏極層57，但空穴流向具有接地電位的N+型源極層 56。到達(dá)N+型源極層56的空穴因被N+型源極層56的勢(shì)壘阻礙而在N+型源極層56周邊的P型基極層53內(nèi)分布，該P(yáng)型基極層53的電位比具有接地電位的N+型源極層56的電位高。于是，由于成為基極層的P型基極層53的電位變得比成為發(fā)射極層的N+型源極層56的電位高，所以所述以N+型源極層56為發(fā)射極、P型基極層53為基極、N+型漏極層 57為集電極的寄生NPN晶體管導(dǎo)通，電子電流從N+型源極層56流向P型基極層53。流入 P型基極層53的電子電流流入具有正電壓+Vd的N+型漏極層57。于是產(chǎn)生了由LDMOS晶體管的柵極電極陽無法控制的無用電流增大的問題。而圖12⑶所示的P+型接觸層58形成為和N+型源極層56并列，且延伸到P型基極層53內(nèi)的情況下，就難以產(chǎn)生上述寄生NPN晶體管導(dǎo)通的問題。和圖12(A)所示的情況一樣，因熱電子而在N-型漂移層52內(nèi)產(chǎn)生電子-空穴對(duì)，電子流入N+型漏極層57內(nèi)， 但是有關(guān)空穴的情況就不同。和圖12㈧的情況不同的是因?yàn)榇嬖赑+型接觸層58，所以流向具有接地電位的 N+型源極層56的大部分空穴流入該P(yáng)+型接觸層58，所述P+型接觸層58和N+型源極層 56并列且延伸到P型基極層53內(nèi)，但不成為空穴的勢(shì)壘。因此，N+型源極層56和N+型源極層56附近的P型基極層53的電位差變小，上述寄生NPN晶體管導(dǎo)通的概率降低。但是，當(dāng)電壓比通常電源電壓大很多的ESD引起的正電涌電壓施加在N+型漏極層57上時(shí)，如果所述寄生NPN晶體管不處于導(dǎo)通狀態(tài)，則源漏極間的絕緣被破壞，從而導(dǎo)致 LDMOS晶體管損壞。下面的專利文獻(xiàn)1公開了上述ESD引起的大的正電涌電壓施加在N+型漏極層57上時(shí)出現(xiàn)的問題及其對(duì)策。S卩，當(dāng)ESD引起的大的正電涌電壓施加在N+型漏極層57上時(shí)，在強(qiáng)電場(chǎng)的N+型漏極層57附近發(fā)生雪崩擊穿，產(chǎn)生大量的電子-空穴對(duì)。產(chǎn)生的電子流入N+型漏極層57， 空穴流入P型基極層53內(nèi)。流入P型基極層53內(nèi)的空穴引起P型基極層53的電位變得比N+型源極層56的電位高。結(jié)果，以N+型源極層56為發(fā)射極、P型基極層53為基極、N+型漏極層57等為集電極的寄生NPN晶體管處于導(dǎo)通狀態(tài)。由于該寄生NPN晶體管處于導(dǎo)通狀態(tài)，所以N+型源極層56和N+型漏極層57之間的電壓箝位、”、“、在低電壓，從而阻止了 ESD引起的元件損壞。但是，在N+型漏極層57附近產(chǎn)生局部的電流集中，因此在該區(qū)域發(fā)生熱散逸。因此，得不到足夠的ESD耐受程度，在極端情況下產(chǎn)生N+型漏極層57附近被損壞的問題。為了解決該問題，提出了與N+型漏極層57鄰接形成未圖示的P+型陽極層，提高 ESD耐受程度的LDMOS晶體管。專利文獻(xiàn)1 (日本)特開2001-320047號(hào)公報(bào)在專利文獻(xiàn)1中，將在N+型漏極層57等附近雪崩電流局部集中而導(dǎo)致的熱散逸作為ESD耐受程度較小的原因，并通過改變漏極側(cè)的結(jié)構(gòu)來應(yīng)對(duì)。關(guān)于寄生NPN晶體管假設(shè)當(dāng)然處于導(dǎo)通狀態(tài)。但是，P+型接觸層58還起到防止寄生NPN晶體管處于導(dǎo)通狀態(tài)的作用。因此，所需解決的課題是如何構(gòu)成P+型接觸層58及N+型源極層56，使得在通常工作時(shí)防止寄生NPN晶體管處于導(dǎo)通狀態(tài)，并且在施加了異常大的電涌電壓時(shí)使寄生NPN 晶體管處于導(dǎo)通狀態(tài)。

發(fā)明內(nèi)容
本發(fā)明的半導(dǎo)體裝置的特征在于，具有第一導(dǎo)電型的半導(dǎo)體層、在所述半導(dǎo)體層中形成的第一導(dǎo)電型的漂移層、在所述漂移層中形成的第一導(dǎo)電型的漏極層、在離開所述漂移層的所述半導(dǎo)體層中形成的第二導(dǎo)電型的基極層、在所述基極層中形成的中心部具有多個(gè)開口部的第一導(dǎo)電型源極層、填入所述開口部而形成的第二導(dǎo)電型的接觸層、在所述基極層上從所述源極層的端部延伸至所述半導(dǎo)體層的柵極絕緣膜、在所述柵極絕緣膜上形成的柵極電極，從填入有所述接觸層的所述開口部的端部到所述源極層的端部的距離是隨著該距離的增加而增大的ESD耐受程度開始飽和時(shí)的距離。
本發(fā)明的半導(dǎo)體裝置的特征還在于，等間隔地設(shè)有多個(gè)所述開口部。本發(fā)明的半導(dǎo)體裝置的特征還在于，與所述接觸層連續(xù)的第二導(dǎo)電型半導(dǎo)體層從所述開口部端延伸到所述開口部周圍的所述源極層下部的所述基極層內(nèi)而形成延伸部，該延伸部在所述多個(gè)開口部之間連接。本發(fā)明的半導(dǎo)體裝置能夠大幅度改善包括ESD耐受程度的偏差在內(nèi)的LDMOS晶體管的ESD耐受程度。


圖1㈧ (C)是比較例的半導(dǎo)體裝置的源極區(qū)域的俯視圖及剖面圖。圖2㈧ (C)是比較例的半導(dǎo)體裝置的源極區(qū)域的俯視圖及剖面圖。圖3(A) (C)是本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的源極區(qū)域的俯視圖及剖面圖。圖4(A) (C)是比較例的半導(dǎo)體裝置的源極區(qū)域的俯視圖以及剖面圖。圖5是HBM耐受程度試驗(yàn)用的電路圖。圖6 (A) (C)是比較本實(shí)施方式和比較例的NBM+耐受程度的HBM+耐受程度分布圖。圖7(A)、(B)是表示因P+型接觸層形成用接觸槽相對(duì)于N+型源極層的開口部的大小差別而產(chǎn)生的HBM+耐受程度之差的HBM+耐受程度分布圖。圖8是表示從N+型源極層的開口部端到N+型源極層端部的距離和HBM+耐受程度關(guān)系的圖表。圖9 (A)、⑶是N+型源極層的中心部形成有開口槽的比較例的半導(dǎo)體裝置的俯視圖以及剖面圖。圖10㈧ (C)是比較本實(shí)施方式的半導(dǎo)體裝置的HBM+耐受程度和比較例的 HBM+耐受程度的HBM+耐受程度分布Il(A) (C)是比較例的半導(dǎo)體裝置的源極區(qū)域的俯視圖以及剖面圖。圖12 (A)、⑶是對(duì)寄生NPN晶體管根據(jù)高耐壓LDMOS晶體管中P+型接觸層的有無而產(chǎn)生的導(dǎo)通動(dòng)作進(jìn)行說明的剖面圖。附圖標(biāo)記說明IN型外延層；2P型基極層；3N+型源極層；4P+型接觸層；4aP型層；5柵極電極；6 層間絕緣膜；7開口部；8接觸槽；9開口槽；51P型半導(dǎo)體基板；52N-型漂移層；53P型基極層力4柵極絕緣膜；55柵極電極；56N+型源極層；57N+型漏極層；58P+型接觸層
具體實(shí)施例方式本發(fā)明的實(shí)施方式所涉及結(jié)構(gòu)和圖3所示結(jié)構(gòu)相同且X3為1. 5 μ m左右的LDMOS 晶體管。以下基于圖1 圖11對(duì)該結(jié)構(gòu)進(jìn)行說明。本發(fā)明所涉及梯形的N+型源極層3的面積的擴(kuò)大，該N+型源極層3具有在中心部等間隔地形成的多個(gè)開口部。特別是涉及從填入有P+型接觸層4的該開口部的端部到N+型源極層3的端部的距離X和ESD耐受程度之間的關(guān)系，所述ESD耐受程度為隨著上述距離X的增加而增大，最后達(dá)到飽和的HBM耐受程度。因此，在圖中省略了漏極區(qū)域的記載，對(duì)源極區(qū)域也通過以一個(gè)N+型源極層3為中心的簡(jiǎn)略圖進(jìn)行說明。
圖1 圖4是將從一個(gè)N+型源極層3的開口部7的端部到N+型源極層3的端部的距離X從Xl擴(kuò)大到X4時(shí)的視圖。圖1表示的是從N+型源極層3的開口部7的端部到 N+型源極層3的端部的距離Xl具體為0. 6 μ m的情況。在圖1 圖4中N+型源極層3的開口部7的寬度均為1.2μπι。圖I(A)是俯視圖，圖I(B)是圖I(A)的沿A-A的剖面圖，其中包含N+型源極層3 的開口部7。從形成在層間絕緣膜6上的接觸槽8向開口部7離子注入硼等，從而在開口部 7形成P+型接觸層4。圖1 (C)是圖1 (A)的沿B-B的剖面圖，N+型源極層3的一部分從接觸槽8露出。在露出的N+型源極層的下方形成P型層4a，所述P型層如與形成在開口部 7上的P+型接觸層4連接。圖2表示的是從N+型源極層3的開口部7的端部到N+型源極層3的端部的距離 X為X2、具體為1. 6 μ m時(shí)的情況。包括接觸槽8的寬度在內(nèi)的其他結(jié)構(gòu)和圖1相同。因此， 與圖1的情況相比，N+型源極層3整體的寬度增大2 μ m,電流變得容易流過。在圖3中，從N+型源極層3的開口部7的端部到N+型源極層3的端部的距離X3 和圖2中相同，即為1. 6 μ m。但是，如圖3 (B)所示，形成在層間絕緣膜6上的接觸槽8的寬度比N+型源極層3的開口部7的寬度大。而且，只有分別在該接觸槽8兩端外側(cè)的層間絕緣膜6下方的0. 6 μ m的N+型源極層3被層間絕緣膜6覆蓋，這與圖1的結(jié)構(gòu)相似。但是，在該情況下，從N+型源極層3的開口部7的端部到N+型源極層3的端部的距離X3也和圖2所示情況下的X2相同，都為1. 6 μ m。在圖2中，N+型源極層3的開口部7 和連接孔8的開口寬度相同，所以存在因光刻工序中的掩模偏移而導(dǎo)致N+型源極層3的開口部7內(nèi)沒有完全被P+型接觸層4填入的情況。因此，可能會(huì)產(chǎn)生空穴吸收能力不均衡。而在圖3中，也作為用于形成P+型接觸層4的掩模的接觸槽8的寬度比N+型源極層3的開口部7的寬度大。因此，通過從所述接觸槽8離子注入硼等，使N+型源極層3 的開口部7內(nèi)完全被P+型接觸層4填入。在該情況下，在接觸槽8內(nèi)露出的N+型源極層 3的下方也注入硼等，從而形成與P+型接觸層4連續(xù)的P型層如。圖4表示的是從N+型源極層3的開口部7的端部到N+型源極層3的端部的距離 X為X4、具體為進(jìn)一步擴(kuò)大至2. 6 μ m時(shí)的情況。在層間絕緣膜6上形成比N+型源極層3 的開口部7大的接觸槽8，除兩端的0. 6 μ m以外露出N+型源極層3的結(jié)構(gòu)與圖3中的情況相同。以下，通過HBM+耐受程度，比較說明如圖1 圖4所示的從N+型源極層3的開口部7的端部到N+型源極層3的端部的距離X增大時(shí)，LDMOS晶體管的ESD耐受程度如何改善。認(rèn)為ESD是帶有靜電荷的人或者物體等接觸半導(dǎo)體裝置時(shí)被釋放的高能量脈沖。在比較所述ESD耐受程度時(shí)，有通過人體模型(HBM =Human body model)耐受程度和機(jī)器模型(MM=Machine model)耐受程度進(jìn)行比較的方法，但通常采用通過HBM耐受程度進(jìn)行比較的方法。人體是內(nèi)部電容C= 100pF、皮膚電阻R= UkQ的帶電體，通過圖5所示的試驗(yàn)電路測(cè)定HBM耐受程度。即，在同圖中，將C= IOOpF的電容器C以電壓Vesd進(jìn)行充電，然后將開關(guān)推至右側(cè)，使脈沖狀的Vesd經(jīng)過R= IjkQ的電阻施加在被試驗(yàn)裝置上并進(jìn)行放電。圖6和圖7表示的是通過上述試驗(yàn)電路測(cè)定的圖1 圖4中各樣本LDMSO晶體管的HBM+耐受程度。HBM+耐受程度具體指在LDMOS晶體管的未圖示的N+型漏極層上輸入了較大的正ESD脈沖時(shí)LDMOS晶體管的耐損程度。圖6表示的是從N+型源極層3的開口部7的端部到N+型源極層3的端部的距離 X不同的圖1、圖3及圖4所對(duì)應(yīng)的HBM+耐受程度的分布情況。圖6 (A)表示的是從N+型源極層3的開口部7的端部到N+型源極層3的端部的距離X為0. 6 μ m的圖1所對(duì)應(yīng)的HBM+ 耐受程度的分布情況，平均值為較低的1330V。圖6 (B)表示的是從N+型源極層3的開口部7的端部到N+型源極層3的端部的距離X為1. 6 μ m的圖3所對(duì)應(yīng)的HBM+耐受程度的分布情況。其平均值改善為2143V。圖 6⑶的分布情況與圖3相對(duì)應(yīng)，而圖7比較表示了與圖3和圖2相對(duì)應(yīng)的HBM+耐受程度的分布情況。圖7 (B)和圖6(B)采用的是同一樣本，與圖3相對(duì)應(yīng)。圖7㈧與圖2相對(duì)應(yīng)。能看出兩者有60V左右的差，但是在偏差范圍內(nèi)將兩者的HBM+耐受程度判斷為幾乎相同。最后，圖6 (C)表示的是從N+型源極層3的開口部7的端部到N+型源極層3的端部的距離X為2. 6μπι的圖4所對(duì)應(yīng)的HBM+耐受程度的分布情況。雖然與圖6(B)相比低了 30V左右，但認(rèn)為該差在偏差范圍之內(nèi)。根據(jù)上述圖6中的HBM+耐受程度的結(jié)果可知即使從N+型源極層3的開口部7 的端部到N+型源極層3的端部的距離X比規(guī)定的距離長，HBM+耐受程度也不會(huì)隨著距離的增大而持續(xù)增加，而是達(dá)到規(guī)定的程度就飽和。通過基于圖6和圖7在圖8中所整理的曲線，表示以從N+型源極層3的開口部7 的端部到N+型源極層3的端部的距離X為橫軸、HBM+耐受程度為縱軸時(shí)的該兩者之間的關(guān)系。根據(jù)圖8可知，通過將從N+型源極層3的開口部7的端部到N+型源極層3的端部的距離X設(shè)為1. 5 μ m左右，可以實(shí)現(xiàn)最大HBM+耐受程度為2100V左右的本實(shí)施方式的LDMOS
晶體管。在圖8中距離X為1.6μπι的位置處的符號(hào)X表示的是，在使圖3(A)中的N+型源極層3的多個(gè)開口部7連續(xù)而成為圖9(A)中所示的一個(gè)條狀的開口槽9時(shí)的HBM+耐受程度的平均值。圖10 (B)表示HBM+耐受程度的分布情況。和表示與圖3相對(duì)應(yīng)的HBM+耐受程度的分布情況的圖10(C)相比，平均值在2000V的附近，總體上良好，但是不利的是HBM+ 耐受程度以更低的狀態(tài)分布。圖11表示的是和圖3所示的情況不同的LDMOS晶體管的結(jié)構(gòu)，其不同之處僅在于擴(kuò)大了 N+型源極層3的開口部7。從形成有P+型接觸層4的開口部7的端部到N+型源極層3的端部的距離縮短到和圖1中相同的0. 6 μ m。由此，如圖10 (A)所示，HBM+耐受程度比圖10(C)所示的與圖3相對(duì)應(yīng)的HBM+耐受程度平均值低了將近600V。下面，說明從N+型源極層3的開口部7的端部到N+型源極層3的端部的距離X 一增大HBM+耐受程度就增大的原因。之所以圖3(B)等所示的距離X與圖I(B)相比增大， 是因?yàn)閳D3(B)等的源極面積與圖I(B)相比增大，電流容易均勻地流向N+型源極層3。而且，距離X增大，會(huì)產(chǎn)生P+型接觸層4不能瞬時(shí)吸收盡在由HBM+耐受程度的異常高的電涌電壓引起的雪崩擊穿發(fā)生時(shí)產(chǎn)生并集結(jié)于N+型源極層3的大量空穴的現(xiàn)象?；蛘?，大量的空穴流入P+型接觸層4，從而在作為其通道的N+型源極層3的下部的P型基極層2上產(chǎn)生電位梯度。S卩，由N+型源極層3和P型基極層2形成的PN結(jié)被正向偏置。結(jié)果，使以N+型源極層3為發(fā)射極、以P型基極層2為基極、以N+型漏極層為集電極的寄生NPN晶體管導(dǎo)通。寄生NPN晶體管一旦在N+型源極層3的一部分上導(dǎo)通，則寄生NPN晶體管的導(dǎo)通狀態(tài)擴(kuò)展到擴(kuò)張而具有較寬的電流路徑的整個(gè)N+型源極層3上，從而保護(hù)LDMOS晶體管不受HBM+耐受程度產(chǎn)生的電涌電壓的影響。由此，可以確保HBM+耐受程度較高。另一方面，如圖I(B)所示，在距離X為較短的0.6μπι的情況下，所述雪崩擊穿時(shí)產(chǎn)生的空穴的多半瞬時(shí)被P+型接觸層4吸收等，因此所述寄生NPN晶體管難以導(dǎo)通。例如， 即使寄生NPN晶體管在N+型源極層3的一部分上導(dǎo)通，由于N+型源極層3的面積小，因此寄生NPN晶體管不會(huì)在整個(gè)N+型源極層3上導(dǎo)通。所以，HBM+耐受程度也不得不降低。可以通過施加具有一定寬度的脈沖電壓并觀察其響應(yīng)的傳輸線脈沖(TLP Transmission Line Pulse)法確認(rèn)寄生NPN晶體管的導(dǎo)通狀態(tài)。如果寄生NPN晶體管導(dǎo)通，則相應(yīng)位置發(fā)光，因此可以通過微光顯微鏡進(jìn)行確認(rèn)。在圖1 (B)中距離X為較小的0. 6 μ m的情況下，在N+型源極層3的局部位置確認(rèn)有幾個(gè)點(diǎn)狀的發(fā)光點(diǎn)。N+型源極層3的面積較小，因此看不出其擴(kuò)散。而在圖3(B)中距離 X為較大的1. 6 μ m的情況下，可以看到細(xì)小的發(fā)光點(diǎn)均勻地分布在整個(gè)N+型源極層3上。也就是說，如果距離X的增大，起初局部的點(diǎn)狀發(fā)光點(diǎn)在短時(shí)間內(nèi)擴(kuò)散到整個(gè)N+ 型源極層3，從而N+型源極層3成為細(xì)小發(fā)光點(diǎn)的集合體。根據(jù)該發(fā)光情況，可以確認(rèn)寄生 NPN晶體管在N+型源極層3的大范圍內(nèi)導(dǎo)通。使用上述TLP法和微光顯微鏡，還可以確認(rèn)圖3⑶中在N+型源極層3的開口部7 上形成P+型接觸層4的情況下表示寄生NPN晶體管的導(dǎo)通狀態(tài)的發(fā)光狀態(tài)和圖9中在N+ 型源極層3的開口槽9上形成P+型接觸層4的情況下表示寄生NPN晶體管的導(dǎo)通狀態(tài)的發(fā)光狀態(tài)的差別。確認(rèn)結(jié)果是在圖3(B)中，開口部7的兩側(cè)的N+型源極層3發(fā)光，而在圖9中只有開口槽9的一側(cè)的N+型源極層3發(fā)光。因?yàn)樵趫D9中N+型源極層3被開口槽9分開，即使寄生NPN晶體管在該開口槽9 一側(cè)處于導(dǎo)通狀態(tài)，該導(dǎo)通狀態(tài)也難以向相反側(cè)傳播。而且，因?yàn)樵趫D9中開口部7變成開口槽9，因此P+型接觸層4的面積增大，更容易吸收空穴，寄生NPN晶體管變得難以導(dǎo)通。使用TLP法和微光顯微鏡，進(jìn)一步對(duì)N+型源極層3的各開口部7之間的間隔為不規(guī)則情況下的發(fā)光狀態(tài)進(jìn)行了調(diào)查，結(jié)果觀察到在各開口部7之間的間隔較寬的部分發(fā)光較強(qiáng)，在間隔較窄的部分發(fā)光較弱。該結(jié)果與HBM+耐受程度的偏差有關(guān)。由此可以判斷應(yīng)該使各開口部7之間的間隔相等。換而言之，將各開口部7之間的間隔從該間隔部分的發(fā)光狀態(tài)不均勻的間隔設(shè)定成發(fā)光狀態(tài)均勻的間隔，能有效改善HBM+耐受程度的偏差等問題。由以上說明可知，在包括中心部具有開口部7的N+型源極層3和填入在該開口部 7內(nèi)的P+型接觸層4而形成的LDMOS晶體管中，通過擴(kuò)大N+型源極層3的面積，能夠確保較寬的電流路徑，能夠使寄生NPN晶體管在N+型源極層3的較寬區(qū)域內(nèi)導(dǎo)通。特別是，通過將從N+型源極層3的開口部7的端部即P+型接觸層4的端部到N+ 型源極層3的端部的距離設(shè)定在規(guī)定距離以上，能夠使寄生NPN晶體管在N+型源極層3的較寬區(qū)域內(nèi)導(dǎo)通，從而能夠使HBM+耐受程度最大。所述規(guī)定距離如圖8所示，在本實(shí)施方式中為1.5μπι左右。通常，通過測(cè)試組件組(TEG:Test Element Group)確定HBM+耐受程度開始飽和時(shí)的距離X，然后在LDMOS晶體管中設(shè)定該距離X。
在本實(shí)施方式中，形成P+型接觸層4的深度比N+型源極層3深。因此，在圖3 (C) 中沒有N+型源極層的開口部的位置也形成P型層如。P型層如和在圖3(B)中填入N+型源極層3的開口部的P+型接觸層4相連，減小了圖3 (C)中P型基極層2和圖3 (B)中P型基極層2的電位之差。由此，圖3(B)中寄生NPN晶體管和圖3(C)中寄生NPN晶體管之間的動(dòng)作容易度差別減小，因此，寄生NPN晶體管的導(dǎo)通狀態(tài)容易擴(kuò)展，保護(hù)LDMOS晶體管不受ESD產(chǎn)生的電涌的影響。需要說明的是，通過形成圖9中的開口槽9，能夠消除圖3(B)和圖3(C)中形成的寄生NPN晶體管的結(jié)構(gòu)上的不同，但在這種情況下，由于N+型源極層3被左右分開，因此產(chǎn)生N+型源極層3的兩側(cè)的寄生NPN晶體管難以導(dǎo)通的問題。以下根據(jù)圖3等對(duì)本實(shí)施方式的半導(dǎo)體裝置即LDMOS晶體管的制造方法進(jìn)行簡(jiǎn)要說明。首先準(zhǔn)備未圖示的P型半導(dǎo)體基板，在該P(yáng)型半導(dǎo)體基板上形成未圖示的N+型掩埋層。然后，通過規(guī)定的外延法，在形成有N+型掩埋層的P型半導(dǎo)體基板上形成N型外延層 1。接著，通過規(guī)定的方法，形成從N型外延層1的表面延伸到P型半導(dǎo)體基板內(nèi)的未圖示的P+型分離層，并通過規(guī)定的方法，在必要區(qū)域形成未圖示的元件分離絕緣膜。接著，通過規(guī)定的離子注入法等，向隔著元件分離絕緣膜分離的某個(gè)區(qū)域的N型外延層1離子注入磷(P)等，從而形成未圖示的N型漂移層。接著，在除去了所述元件分離絕緣膜的N型外延層1上形成未圖示的柵極絕緣膜。 之后，通過規(guī)定的方法，使用多晶硅膜等，形成從所述柵極絕緣膜上延伸到元件分離絕緣膜上的柵極電極5。并且，通過以柵極電極5及未圖示的抗蝕劑膜為掩模的離子注入法等，向隔著元件分離絕緣膜與形成有N型漂移層的N型外延層1相鄰接的N型外延層1離子注入硼(B) 等，從而形成P型基極層2。接著，通過規(guī)定的離子注入法，以柵極電極5及抗蝕劑膜為掩模離子注入砷(As) 等，從而形成中心部具有多個(gè)開口部7的N+型源極層3。在該情況下，本發(fā)明的特征在于，將開口部7的端部和N+型源極層的端部之間的距離定為使LDMOS晶體管的HBM+耐受程度最大的距離。所述最大的HBM+耐受程度，是指隨著開口部7的端部和N+型源極層3的端部之間的距離增加而增大的HBM+耐受程度飽和時(shí)的HBM+耐受程度。此時(shí)，在N型漂移層上同時(shí)形成未圖示的N+型漏極層。然后，通過規(guī)定的CVD法等，在形成有N+型源極層3等的P型半導(dǎo)體基板上覆蓋層間絕緣膜6。然后，經(jīng)過規(guī)定的光蝕刻工序，在層間絕緣膜6上形成接觸槽8等。接著，形成用于通過硼(B)等的離子注入法在N+型源極層3上形成P+型接觸層 4的抗蝕劑掩模CP，所述抗蝕劑掩模CP覆蓋形成在N+型漏極層上的接觸槽8等。然后，通過規(guī)定的離子注入法形成P+型接觸層4。此時(shí)，通過任意設(shè)定離子注入的能量，形成P+型接觸層4的深度比N+型源極層3深。接著，通過規(guī)定的濺射法等，在形成有接觸槽8等的P型半導(dǎo)體基板上沉積由鋁等構(gòu)成的金屬膜，經(jīng)過規(guī)定的光蝕刻工序，形成未圖示的源極電極等。根據(jù)需要形成多層配線等，最后，通過規(guī)定的CVD法等形成鈍化膜，從而制成LDMOS晶體管。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具有 第一導(dǎo)電型的半導(dǎo)體層、在所述半導(dǎo)體層中形成的第一導(dǎo)電型的漂移層、 在所述漂移層中形成的第一導(dǎo)電型的漏極層、 在離開所述漂移層的所述半導(dǎo)體層中形成的第二導(dǎo)電型的基極層、 在所述基極層中形成的中心部具有多個(gè)開口部的第一導(dǎo)電型的源極層、 填入所述開口部而形成的第二導(dǎo)電型接觸層、在所述基極層上從所述源極層的端部延伸至所述半導(dǎo)體層的柵極絕緣膜、 在所述柵極絕緣膜上形成的柵極電極，從填入有所述接觸層的所述開口部的端部到所述源極層的端部的距離是隨著該距離的增加而增大的靜電放電耐受程度開始飽和時(shí)的距離。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，等間隔地設(shè)有多個(gè)所述開口部。
3.如權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，與所述接觸層連續(xù)的第二導(dǎo)電型的半導(dǎo)體層從所述開口部的端部延伸到所述開口部周圍的所述源極層下部的所述基極層內(nèi)而形成延伸部，所述延伸部在所述多個(gè)開口部之間連接。
全文摘要
一種半導(dǎo)體裝置，謀求改善LDMOS晶體管的ESD耐受程度。通過柵極電極(5)和抗蝕劑膜，在P型基板層(2)上形成中心部具有多個(gè)開口部(7)的梯形N+型源極層(3)。在開口部(7)上形成填入該開口部(7)的P+型接觸層(4)。此時(shí)，將從開口部(7)的端部即P+型接觸層(4)的端部到N+型源極層(3)的端部的距離設(shè)為規(guī)定距離。所述規(guī)定距離是指隨著距離的增加而增大的LDMOS晶體管的HBM+耐受程度開始飽和時(shí)的距離。
文檔編號(hào)H01L29/78GK102403337SQ20111026199
公開日2012年4月4日 申請(qǐng)日期2011年9月6日 優(yōu)先權(quán)日2010年9月9日
發(fā)明者中谷清史, 平野哲郎, 藤原秀二 申請(qǐng)人:安森美半導(dǎo)體貿(mào)易公司