專利名稱：鰭式晶體管的鰭部的形成方法
技術領域：
本發(fā)明涉及半導體技術領域，尤其涉及鰭式晶體管的鰭部的形成方法。
背景技術：
隨著半導體工藝技術的不斷發(fā)展，工藝節(jié)點逐漸減小，后柵(gate-last)工藝得到了廣泛應用，以獲得理想的閾值電壓，改善器件性能。但是當器件的特征尺寸(CD，Critical Dimension)進一步下降時，即使采用后柵工藝,常規(guī)的MOS場效應管的結(jié)構也已經(jīng)無法滿足對器件性能的需求，多柵器件作為常規(guī)器件的替代得到了廣泛的關注。鰭式場效應晶體管(Fin FET)是一種常見的多柵器件，圖1示出了現(xiàn)有技術的一種鰭式場效應晶體管的立體結(jié)構示意圖。如圖1所示，鰭式場效應晶體管包括:半導體襯底10，所述半導體襯底10上形成有凸出的鰭部14，鰭部14 一般是通過對半導體襯底10刻蝕后得到的；介質(zhì)層11，覆蓋所述半導體襯底10的表面以及鰭部14的側(cè)壁的一部分；柵極結(jié)構，橫跨在所述鰭部14上，覆蓋所述鰭部14的頂部和側(cè)壁，柵極結(jié)構包括柵介質(zhì)層(圖中未示出)和位于柵介質(zhì)層上的柵電極12。對于Fin FET，鰭部14的頂部以及兩側(cè)的側(cè)壁與柵極結(jié)構相接觸的部分都成為溝道區(qū)，即具有多個柵，有利于增大驅(qū)動電流，改善器件性能。更多關于鰭式場效應晶體管的結(jié)構及形成方法請參考公開號為“US7868380B2”的美國專利。但是，現(xiàn)有的鰭式場效應晶體管的鰭部14的形成工藝通常采用光刻工藝，在半導體襯底表面形成與鰭部14對應的光刻膠圖形，以光刻膠圖形為掩膜，刻蝕半導體襯底形成凸出的鰭部14，光刻膠圖形對應一個鰭部14，形成鰭部14的效率低。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種形成效率高的鰭式晶體管的鰭部的形成方法。為解決上述問題，本發(fā)明提供一種鰭式晶體管的鰭部的形成方法，包括:提供半導體襯底；在所述半導體襯底表面形成具有開口的硬掩膜層；以所述硬掩膜層為掩膜，刻蝕第一深度的所述半導體襯底，在所述半導體襯底形成溝槽；沿平行半導體襯底表面方向刻蝕部分寬度的所述硬掩膜層；在所述溝槽內(nèi)填充介質(zhì)層直至所述介質(zhì)層與所述硬掩膜層齊平；去除所述硬掩膜層；以所述介質(zhì)層為掩膜，刻蝕第一深度的所述半導體襯底。可選的，所述溝槽的側(cè)壁為豎直的形貌或為傾斜角度的形貌?？蛇x的，當溝槽的側(cè)壁具有傾斜角度時，傾斜角度為80度至90度。可選的，所述硬掩膜層材料為氮化硅?？蛇x的，所述硬掩膜層厚度為200nm至500nm。可選的，刻蝕所述硬掩膜層的部分寬度為100埃至250埃?？蛇x的，所述介質(zhì)層的材料為氧化硅?？蛇x的，所述介質(zhì)層的厚度為200nm至500nm。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點:本發(fā)明的實施例能夠同時形成兩個鰭部，并且能夠減少刻蝕的步驟，提高了效率。進一步地，本發(fā)明的實施例能夠同時形成兩個形貌不同的鰭部且不需要額外的光刻步驟，減少工藝步驟和制造成本。


圖1是現(xiàn)有技術的一種鰭式場效應晶體管的立體結(jié)構示意圖；圖2是本發(fā)明的實施例的鰭式晶體管的鰭部的形成方法流程示意圖；圖3至圖10是本發(fā)明的實施例的鰭式晶體管的鰭部的形成方法的過程示意圖。
具體實施例方式由背景技術可知，現(xiàn)有的鰭式場效應晶體管的鰭部14的形成工藝通常采用光刻工藝，在半導體襯底表面形成與鰭部14對應的光刻膠圖形，以光刻膠圖形為掩膜，刻蝕半導體襯底形成凸出的鰭部14，光刻膠圖形對應一個鰭部14，形成鰭部14的效率低。此外，本發(fā)明的發(fā)明人還發(fā)現(xiàn)，采用現(xiàn)有技術形成的鰭部14形貌通常類似，無法采用一次光刻工藝形成形貌不同的鰭部14，在形成鰭式CMOS晶體管，當NMOS晶體的鰭部與PMOS的鰭部形貌要求不同時，需要額外的光刻工藝，才能滿足上述的需求，這樣增加了工藝步驟和制造成本。為此，本發(fā)明的發(fā)明人提供一種鰭部的形成方法，請參考圖2，包括如下步驟:步驟S101，提供半導體襯底；步驟S102，在所述半導體襯底表面形成具有開口的硬掩膜層；步驟S103，以所述硬掩膜層為掩膜，刻蝕第一深度的所述半導體襯底，在所述半導體襯底形成溝槽；步驟S104，沿平行半導體襯底表面方向刻蝕部分寬度的所述硬掩膜層；步驟S105，在所述溝槽內(nèi)填充介質(zhì)層直至所述介質(zhì)層與所述硬掩膜層齊平；步驟S106，去除所述硬掩膜層；步驟S107，以所述介質(zhì)層為掩膜，刻蝕第一深度的所述半導體襯底；步驟S108,去除所述介質(zhì)層。下面結(jié)合以具體實施例對本發(fā)明的鰭部的形成方法做詳細描述，圖3 圖10為本發(fā)明具體實施例的形成鰭部的形成方法的剖面結(jié)構示意圖。請參考圖3，提供半導體襯底100。所述半導體襯底100為后續(xù)形成鰭部提供工作平臺，所述半導體襯底100可以為η型硅襯底、P型硅襯底或者SOI襯底。請依舊參考圖3，在所述半導體襯底100表面形成具有開口 101的硬掩膜層110。所述硬掩膜110作用刻蝕半導體襯底100的掩膜，所述硬掩膜110的材料為氮化硅，所述硬掩膜110的厚度為200nm至500nm。所述開口 101的尺寸與待形成的兩個鰭部的間距對應，在本實施例中，所述開口101的寬度對應于待形成的兩個鰭部的間距。請參考圖4，以所述硬掩膜層110為掩膜，刻蝕第一深度的所述半導體襯底100，在所述半導體襯底100形成溝槽102。
所述溝槽102用于定義后續(xù)形成的兩個鰭部的間距，所述溝槽102的深度(即第一深度)用于定義后續(xù)形成的鰭部的長度，本領域的技術人員可以根據(jù)實際制造的鰭部選擇所述溝槽102深度，在這里特意說明，不應過分限制本發(fā)明的保護范圍。所述溝槽的形貌可以是側(cè)壁為豎直的形貌也可以是側(cè)壁具有傾斜角度的形貌，請參考圖5，當所述溝槽的形貌是側(cè)壁為豎直的形貌時，采用本發(fā)明實施例的方法可以形成形貌相同的兩個鰭部；在本實施例中，請參考圖4，所述溝槽102的形貌是側(cè)壁具有傾斜角度的形貌，溝槽102的側(cè)壁具有傾斜角度時，能夠形成形貌不同的兩個鰭部，進一步地，可以根據(jù)NMOS和PMOS對鰭部需求不同，采用一步形成兩個不同形貌的鰭部，且滿足NMOS和PMOS對鰭部需求。具體地，當溝槽102的側(cè)壁具有傾斜角度時，傾斜角度為80度至90度時，滿足NMOS和PMOS對鰭部需求效果佳。所述刻蝕工藝可以為干法刻蝕工藝，在刻蝕側(cè)壁為豎直的形貌的溝槽時，采用聚合物保護側(cè)墻的干法刻蝕工藝，刻蝕氣體為SF6、CF4、CHF3、HBr、Cl2、O2其中之一或者上述刻蝕氣體的組合，形成豎直的形貌的溝槽；在刻蝕壁為傾斜的形貌的溝槽時，可以采用干法刻蝕工藝，刻蝕氣體為SF6、CF4、CHF3其中之一與氧氣的組合或者上述刻蝕氣體的組合，具有傾斜角度形貌的溝槽。下面以溝槽102的側(cè)壁具有傾斜角度對本發(fā)明的鰭部的形成方法做示范性說明，所述溝槽的側(cè)壁為豎直的形貌可以相應參考本實施例。請參考圖6，沿平行半導體襯底100表面方向刻蝕部分寬度的所述硬掩膜層110。去除部分寬度的所述硬掩膜層110的作用為定義待形成的兩個鰭部的頂部寬度?？涛g部分寬度的所述硬掩膜層110的工藝為濕法刻蝕工藝，具體地，采用熱磷酸浸泡去除部分寬度的所述硬掩膜層110，需要說明的是，在去除過程中會損失部分厚度的所述硬掩膜層110，但對本發(fā)明的實施例的鰭部的形成方法無不利影響，且在本實施例中，刻蝕的部分寬度為100埃至250埃，上述寬度對于所述硬掩膜層110的整體厚度而言，完全可以忽略影響。請參考圖7，在所述溝槽102內(nèi)填充介質(zhì)層120直至所述介質(zhì)層120與所述硬掩膜層110齊平。所述介質(zhì)層120的材料為氧化娃,所述介質(zhì)層120的厚度為200nm至500nm。具體地，采用化學氣相沉積工藝沉積介質(zhì)層120填充滿所述溝槽102，且所述介質(zhì)層120覆蓋所述硬掩膜層110 ;然后采用化學機械拋光工藝平坦化所述介質(zhì)層120直至暴露出所述硬掩膜層110，所述硬掩膜層110還可以作為化學機械拋光工藝的刻蝕停止層，使得所述介質(zhì)層120與所述硬掩膜層110齊平。需要說明的是，所述介質(zhì)層120覆蓋刻蝕部分寬度的所述硬掩膜層110后暴露出的半導體襯底100，從而能夠在后續(xù)以所述介質(zhì)層120作為刻蝕鰭部的掩膜層刻蝕半導體襯底100形成鰭部時,能夠保護鰭部的頂部。請參考圖8，去除所述硬掩膜層110。去除所述硬掩膜層110的工藝為濕法刻蝕工藝，采用熱磷酸作為刻蝕劑，去除所述硬掩膜層110。請參考圖9，以所述介質(zhì)層120為掩膜，刻蝕第一深度的所述半導體襯底100。
所述刻蝕工藝為干法刻蝕工藝，刻蝕第一深度的所述半導體襯底100，形成相對應的兩個鰭部123。具體地，刻蝕工藝參數(shù)為:刻蝕氣體為Cl2、NF3或SF6,刻蝕設備的偏壓為OV至300V，刻蝕設備腔室的壓力為5毫托至30毫托，采用上述豎直的形貌刻蝕工藝，刻蝕后形成的鰭部的形貌為一側(cè)為豎直，一側(cè)為傾斜，且同時形成的兩個鰭部對稱分布在溝槽102偵U。請參考圖10，去除所述介質(zhì)層120。所述去除工藝可以為干法或濕法去除工藝，在這里不再贅述。本發(fā)明的實施例能夠同時形成兩個鰭部，并且能夠減少刻蝕的步驟，提高了效率。進一步地，本發(fā)明的實施例能夠同時形成兩個形貌不同的鰭部且不需要額外的光刻步驟，減少工藝步驟和制造成本。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術內(nèi)容對本發(fā)明技術方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術方案的保護范圍。
權利要求
1.一種鰭式晶體管的鰭部的形成方法，其特征在于，包括: 提供半導體襯底； 在所述半導體襯底表面形成具有開口的硬掩膜層； 以所述硬掩膜層為掩膜，刻蝕第一深度的所述半導體襯底，在所述半導體襯底形成溝槽； 沿平行半導體襯底表面方向刻蝕部分寬度的所述硬掩膜層； 在所述溝槽內(nèi)填充介質(zhì)層直至所述介質(zhì)層與所述硬掩膜層齊平； 去除所述硬掩膜層； 以所述介質(zhì)層為掩膜，刻蝕第一深度的所述半導體襯底。
2.按權利要求1所述的鰭部的形成方法，其特征在于，所述溝槽的側(cè)壁為豎直的形貌或為傾斜角度的形貌。
3.按權利要求2所述的鰭部的形成方法，其特征在于，當溝槽的側(cè)壁具有傾斜角度時，傾斜角度為80度至90度。
4.按權利要求1所述的鰭部的形成方法，其特征在于，所述硬掩膜層材料為氮化硅。
5.按權利要求1所述的鰭部的形成方法，其特征在于，所述硬掩膜層厚度為200nm至500nmo
6.按權利要求1所述的鰭部的形成方法，其特征在于，刻蝕所述硬掩膜層的部分寬度為100埃至250埃。
7.按權利要求1所述的鰭部的形成方法，其特征在于，所述介質(zhì)層的材料為氧化硅。
8.按權利要求1所述的鰭部的形成方法，其特征在于，所述介質(zhì)層的厚度為200nm至500nmo
全文摘要
一種鰭式晶體管的鰭部的形成方法，包括提供半導體襯底；在所述半導體襯底表面形成具有開口的硬掩膜層；以所述硬掩膜層為掩膜，刻蝕第一深度的所述半導體襯底，在所述半導體襯底形成溝槽；沿平行半導體襯底表面方向刻蝕部分寬度的所述硬掩膜層；在所述溝槽內(nèi)填充介質(zhì)層直至所述介質(zhì)層與所述硬掩膜層齊平；去除所述硬掩膜層；以所述介質(zhì)層為掩膜，刻蝕第一深度的所述半導體襯底。本發(fā)明的實施例能夠同時形成兩個鰭部，并且能夠減少刻蝕的步驟，提高了效率。
文檔編號H01L21/336GK103094112SQ201110338440
公開日2013年5月8日 申請日期2011年10月31日 優(yōu)先權日2011年10月31日
發(fā)明者鮑宇 申請人:中芯國際集成電路制造(上海)有限公司