專利名稱：電容器及其形成方法、半導體存儲器裝置及其制造方法
技術領域：
這里描述的本發(fā)明構思大體上涉及半導體存儲裝置制造領域，更具體地，涉及高介電常數(shù)材料的領域。
背景技術：
諸如動態(tài)隨機存取存儲(DRAM)裝置的半導體存儲裝置包括作為金屬氧化物半導體(M0Q晶體管的單元存儲單元和用于存儲數(shù)據(jù)的存儲單元電容器。隨著DRAM裝置尺寸的減小，需要具有高且穩(wěn)定的介電常數(shù)的介電材料。

發(fā)明內(nèi)容
在本發(fā)明構思的實施例中，一種半導體存儲器裝置中的電容器包括下電極，在基板上，所述下電極由具有金紅石晶體結(jié)構的導電金屬氧化物形成；氧化鈦介電層，在下電極上，氧化鈦介電層具有金紅石晶體結(jié)構并包括用于減小漏電流的雜質(zhì)；上電極，位于氧化鈦介電層上。在本發(fā)明構思的進一步的實施例中，下電極包括氧化釕。下電極具有圓柱形狀、橢圓柱形狀或多邊柱狀形狀。下電極具有大約30A至大約500A的范圍內(nèi)的厚度。氧化鈦介電層中的雜質(zhì)包括從由鋁(Al)、硅(Si)、鉿(Hf)、鋯(Zr)組成的組中選擇的至少一種。所述雜質(zhì)濃度在大約0. 1原子重量％至大約20. 0原子重量％的范圍內(nèi)。氧化鈦介電層具有大約30A至大約IOOA范圍內(nèi)的厚度。上電極包括具有金紅石晶體結(jié)構的導電金屬氧化物。 導電金屬氧化物為氧化釕。在本發(fā)明構思的實施例中，一種形成半導體存儲器裝置中的電容器的方法包括以下步驟在基板上形成下電極，所述下電極包括具有金紅石晶體結(jié)構的導電金屬氧化物； 在下電極上形成氧化鈦介電層，氧化鈦介電層具有金紅石晶體結(jié)構并具有用于減小漏電流的雜質(zhì)；在氧化鈦介電層上形成上電極。在本發(fā)明構思的進一步的實施例中，通過化學氣相沉積(CVD)工藝或原子層沉積 (ALD)工藝利用氧化釕來形成下電極。形成下電極的步驟在大約200°C至大約400°C的溫度下執(zhí)行。形成下電極的步驟包括以下步驟在基板上形成具有開口的模制層；形成導電金屬氧化物層以填充開口 ；將金屬氧化物層平坦化以在開口中形成下電極；去除模制層。形成氧化鈦介電層的步驟通過CVD工藝或ALD工藝利用下電極作為種子層來執(zhí)行。所述雜質(zhì)包括從由鋁(Al)、硅(Si)、鉿(Hf)、鋯(Zr)組成的組中選擇的至少一種。氧化鈦介電層具有其濃度在大約原子重量0. 1 %至大約20. 0原子重量％的范圍內(nèi)的雜質(zhì)。通過原位工藝將所述雜質(zhì)摻雜到氧化鈦介電層中。利用具有金紅石晶體結(jié)構的導電金屬氧化物形成上電極。 形成下電極的步驟還包括在大約300°C至大約600°C的溫度范圍內(nèi)在包括氧的氣氛中執(zhí)行熱處理工藝的步驟。形成氧化鈦介電層的步驟還包括在大約300°C至大約600°C的溫度范圍內(nèi)在包括氧的氣氛中執(zhí)行熱處理工藝的步驟。形成上電極的步驟還包括在大約300°C至大約600°C的溫度范圍內(nèi)在包括氧的氣氛中對上電極執(zhí)行熱處理工藝的步驟。在本發(fā)明構思的實施例中，一種半導體存儲器裝置包括晶體管，在支撐結(jié)構中； 位線結(jié)構，被構造為電連接到晶體管的第一雜質(zhì)區(qū)域；焊盤，被構造為電連接到晶體管的第二雜質(zhì)區(qū)域。半導體存儲器裝置還包括電容器，所述電容器包括下電極、氧化鈦介電層和上電極，下電極被構造為電連接到所述焊盤，下電極包括具有金紅石晶體結(jié)構的導電金屬氧化物，氧化鈦介電層在下電極上，氧化鈦介電層具有金紅石晶體結(jié)構并包括用于減小漏電流的雜質(zhì)，上電極位于氧化鈦介電層上。在本發(fā)明構思的進一步的實施例中，下電極包括氧化釕。下電極具有大約30A至大約500A的范圍內(nèi)的厚度。在本發(fā)明構思的實施例中，一種半導體存儲器裝置的制造方法包括以下步驟在支撐結(jié)構中形成晶體管的步驟；形成電連接到晶體管的第一雜質(zhì)區(qū)域的位線結(jié)構的步驟； 形成與晶體管的第二雜質(zhì)區(qū)域電接觸的焊盤的步驟；在支撐結(jié)構上形成下電極的步驟，所述下電極電連接到支撐結(jié)構中的焊盤并包括具有金紅石晶體結(jié)構的導電金屬氧化物；在下電極上形成氧化鈦介電層的步驟，氧化鈦介電層具有金紅石晶體結(jié)構并包括用于減小漏電流的雜質(zhì)；在氧化鈦介電層上形成上電極的步驟。在本發(fā)明構思的進一步的實施例中，通過CVD工藝或ALD工藝利用氧化釕來形成下電極。形成氧化鈦介電層的步驟包括CVD工藝或ALD工藝，氧化鈦介電層具有與下電極的導電金屬氧化物的晶體結(jié)構相同的晶體結(jié)構。在本發(fā)明構思的實施例中，一種半導體存儲器裝置包括支撐結(jié)構和電容器，支撐結(jié)構具有晶體管、位線和焊盤，其中，位線被構造為電連接到晶體管的第一雜質(zhì)區(qū)域，焊盤被構造為電連接到晶體管的第二雜質(zhì)區(qū)域。所述半導體存儲器裝置還包括電容器，所述電容器包括下電極，被構造為直接接觸焊盤，所述下電極包括具有金紅石晶體結(jié)構的導電金屬氧化物；氧化鈦介電層，在下電極上，氧化鈦介電層具有金紅石晶體結(jié)構并包括用于減小漏電流的雜質(zhì)；上電極，在氧化鈦介電層上。在本發(fā)明構思的進一步的實施例中，下電極包括氧化釕。下電極具有大約30A至大約500A的范圍內(nèi)的厚度并用作用于形成氧化鈦介電層的種子層。


包括附圖以提供對本發(fā)明構思的進一步理解，附圖與說明書結(jié)合并構成說明書的一部分。附圖與說明書一起示出了本發(fā)明構思的示例性實施例，并用于解釋本發(fā)明的原理。 在附圖中圖1是示出根據(jù)示例實施例的電容器的剖視圖；圖2至圖5是示出根據(jù)示例實施例的形成電容器的方法的剖視圖；圖6是示出根據(jù)示例實施例的包括電容器的半導體裝置的剖視圖；圖7至圖12是示出根據(jù)示例實施例的制造半導體裝置的方法的剖視圖；圖13是示出根據(jù)示例實施例的包括電容器的半導體裝置的剖視圖；圖14至圖17是示出根據(jù)示例實施例的制造半導體裝置的方法的剖視圖18是示出等效氧化物層的厚度和介電層的擊穿電壓的曲線圖；圖19是示出根據(jù)示例實施例的存儲器系統(tǒng)的框圖；圖20是示出根據(jù)示例實施例的存儲器系統(tǒng)的框圖；圖21是示出根據(jù)示例實施例的存儲器系統(tǒng)的框圖。
具體實施例方式下面將參照附圖更詳細地描述本發(fā)明構思的示例性實施例。然而，本發(fā)明構思可以以不同的形式來實施，且不應該被解釋為局限于在這里所提出的實施例。相反，提供這些實施例使得本公開將是徹底和完全的，并將本發(fā)明構思的范圍充分地傳達給本領域的技術人員。在附圖中，為了清晰起見，會夸大層和區(qū)域的尺寸和相對尺寸。相似的標號始終表示相似的元件。應該理解的是，當元件或?qū)颖环Q作在另一元件或?qū)印吧稀?、“連接到”或“結(jié)合到”另一元件或?qū)訒r，該元件或?qū)涌梢灾苯釉谠摿硪辉驅(qū)由?、直接連接或結(jié)合到另一元件或?qū)?，或者可以存在中間元件或中間層。相反，當元件被稱作“直接”在另一元件“上”、“直接連接到”或“直接結(jié)合到”另一元件或?qū)訒r，不存在中間元件或中間層。相似的標號始終表示相似的元件。如在這里使用的，術語“和/或”包括一個或多個相關所列項的任意組合和所有組合。應該理解的是，盡管在這里可使用術語第一、第二、第三等來描述不同的元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應該受這些術語的限制。這些術語僅是用來將一個元件、組件、區(qū)域、層或部分與另一個區(qū)域、層或部分區(qū)分開來。因此，在不脫離本發(fā)明構思的教導的情況下，下面討論的第一元件、組件、區(qū)域、層或部分可被稱作第二元件、組件、區(qū)域、層或部分。為了便于描述，在這里可使用空間相對術語，如“在...之下”、“在...下方”、“下面的”、“在...上方”、“上面的”等，用來描述如在圖中所示的一個元件或特征與其他元件或特征的關系。應該理解的是，空間相對術語意在包含除了在附圖中描述的方位之外的裝置在使用或操作中的不同方位。例如，如果附圖中的裝置被翻轉(zhuǎn)，則描述為“在”其他元件或特征“下方”或“之下”的元件隨后將被定位為“在”其他元件或特征“上方”。因而，示例性術語“在...下方”可包括“在...上方”和“在...下方”兩種方位。所述裝置可被另外定位(旋轉(zhuǎn)90度或者在其他方位)，并對在這里使用的空間相對描述符做出相應的解釋。這里使用的術語僅為了描述特定示例實施例的目的，而不意圖限制本發(fā)明的構思。如這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復數(shù)形式。還應理解的是，當在本說明書中使用術語“包含”和/或“包括”時，說明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或添加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組。在此參照作為理想的示例實施例(和中間結(jié)構)的示意圖的剖視圖來描述示例實施例。這樣，預計會出現(xiàn)例如由制造技術和/或公差引起的圖示的形狀的變化。因此，示例實施例不應該被解釋為局限于在此示出的區(qū)域的具體形狀，而將包括例如由制造導致的形狀偏差。例如，示出為矩形的注入?yún)^(qū)域?qū)⑼ǔＴ谄溥吘壘哂械箞A或彎曲的特征和/或具有注入濃度的梯度，而不是從注入?yún)^(qū)域到非注入?yún)^(qū)域的二元變化。同樣，通過注入形成的埋區(qū)會導致在埋區(qū)和通過其發(fā)生注入的表面之間的區(qū)域中的一些注入。因此，在圖中示出的區(qū)域本質(zhì)上是示意性的，它們的形狀并不意圖示出裝置的區(qū)域的實際形狀，也不意圖限制本發(fā)明構思的范圍。除非另有定義，否則這里使用的所有術語(包括技術術語和科學術語)具有與本發(fā)明構思所屬領域的普通技術人員所通常理解的意思相同的意思。還將理解的是，除非這里明確定義，否則術語(諸如在通用字典中定義的術語)應該被解釋為具有與相關領域的環(huán)境中它們的意思一致的意思，而將不以理想的或者過于正式的含義來解釋它們。圖1是示出根據(jù)示例實施例的電容器的剖視圖。參照圖1，根據(jù)本發(fā)明構思的一個實施例的半導體裝置的存儲電容器200可形成在支撐結(jié)構10上。支撐結(jié)構10可包括半導體基板和其上的其他結(jié)構。例如，半導體基板可以是硅(Si)基板、鍺(Ge)基板、硅鍺基板、絕緣體上硅(SOI)基板、絕緣體上鍺(GOI)基板、氧化鋁(AlOx)基板、氧化鈦(TiOx)基板。這些基板可單獨使用或以它們的組合的方式使用。其他結(jié)構可包括金屬層和絕緣層。在示例實施例中，存儲電容器200可包括下電極16、氧化鈦(TiOx)介電層18和上電極20。下電極16可包括具有金紅石晶體結(jié)構的氧化釕(RuOx)。氧化鈦介電層18可摻雜有雜質(zhì)。氧化鈦介電層18可具有金紅石晶體結(jié)構并可用下電極16作為種子層來沉積。結(jié)果，氧化鈦介電層18可具有與下電極16的晶體結(jié)構基本相同或基本相似的晶體結(jié)構。上電極20可形成在氧化鈦介電層18上。下電極16可具有各種柱狀形狀。例如，所述形狀可以是大致圓柱形狀、大致橢圓柱形狀或大致多邊柱形狀。下電極16可具有大約30A至大約500A的范圍內(nèi)的厚度?？蛇x擇地，下電極16的厚度可在大約30A至大約IOOA的范圍內(nèi)。下電極16的氧化釕(RuOx)層可通過各種沉積方法來形成。例如，所述沉積方法可包括化學氣相沉積(CVD)工藝和原子層沉積(ALD)工藝。還可在支撐結(jié)構200上形成釕 (Ru)層之后通過使釕(Ru)層氧化來形成氧化釕(RuOx)層。通過CVD工藝或ALD工藝形成的氧化釕可具有基本沒有晶格缺陷或其中僅有極少量晶格缺陷的金紅石晶體結(jié)構，結(jié)果， 通過CVD工藝或ALD工藝形成的氧化釕(RuOx)層可具有明顯高于通過使釕(Ru)層氧化而形成的氧化釕(RuOx)層的導電率的導電率?，F(xiàn)在參照圖1，氧化鈦介電層18可形成在下電極16上。氧化鈦介電層18可均勻地沉積在下電極16上。因此，當下電極16具有各種柱狀形狀時，氧化鈦介電層18可圍繞下電極16以接觸下電極16的側(cè)壁和上表面。當下電極16具有基本沒有晶格缺陷的金紅石晶體結(jié)構時，可利用下電極16作為種子層來生長氧化鈦介電層18，從而氧化鈦介電層18也可具有基本沒有晶格缺陷的金紅石晶體結(jié)構。氧化鈦介電層18可具有與下電極16的晶體結(jié)構基本相同或基本相似的晶體結(jié)構。當氧化鈦介電層18具有大約150A以上的厚度時，在氧化鈦介電層18的生長期間，在金紅石晶體結(jié)構中會產(chǎn)生缺陷，從而氧化鈦介電層18的介電常數(shù)會減小。當氧化鈦介電層18的厚度大于大約150A時，氧化鈦介電層18可能開始具有缺陷。同時，當氧化鈦介電層18具有大約30A以下的厚度時，氧化鈦介電層18可能具有漏電流。因此，厚度在大約3 OA至大約15 OA之間的氧化鈦介電層18可具有根據(jù)介電常數(shù)和漏電流的用于存儲應用的電學特性?？蛇x擇地，氧化鈦介電層18可具有大約50A至大約IOOA范圍內(nèi)的厚度，以用于要求相對高的介電常數(shù)和相對低的漏電流的存儲應用。氧化鈦介電層18可摻雜有雜質(zhì)。 所述雜質(zhì)可包括鋁(Al)、硅(Si)、鉿(Hf)、鋯(Zr)?？蓡为殦诫s這些雜質(zhì)或以它們的組合的形式摻雜這些雜質(zhì)。與沒有摻雜這些雜質(zhì)的氧化鈦介電層相比，在相同厚度的情況下，摻雜這些雜質(zhì)的氧化鈦介電層18可顯著降低漏電流。根據(jù)示例實施例，可在氧化鈦介電層18 中對稱地或不對稱地摻雜所述雜質(zhì)。即，雜質(zhì)在氧化鈦介電層18中的分布可以是對稱的或是不對稱的。當氧化鈦介電層具有大約40A以上的厚度時，摻雜有雜質(zhì)的氧化鈦介電層18 可具有大約50以上的介電常數(shù)。隨著氧化鈦介電層18中的雜質(zhì)濃度的增大，氧化鈦介電層18的介電常數(shù)會減小。 對于基于氧化鈦介電層18的總原子重量的大約20. 0原子重量％以上，氧化鈦介電層18可具有不期望的低的介電常數(shù)。同時，對于大約0. 1原子重量％以下，雜質(zhì)的量對減小漏電流可不具有實質(zhì)影響。因此，基于氧化鈦介電層18的總原子重量，氧化鈦介電層18的雜質(zhì)濃度可在大約0. 1原子重量％至大約20.0原子重量％的范圍內(nèi)?？蛇x擇地，氧化鈦介電層18 的雜質(zhì)濃度可在大約0. 1原子重量％至大約10. 0原子重量％的范圍內(nèi)。例如，基于氧化鈦介電層18的總原子重量，氧化鈦介電層18的鋁濃度可在大約0. 1原子重量％至大約10. 0 原子重量％的范圍內(nèi)。上電極20可包括具有金紅石晶體結(jié)構的導電金屬氧化物。上電極20可具有金紅石晶體結(jié)構，并可利用氧化鈦介電層18作為種子層來形成?？蛇x擇地，上電極20的金紅石晶體結(jié)構可不利用氧化鈦介電層18作為種子層來形成。例如，上電極20可包括氧化釕。這里，上電極20中的氧化釕可與下電極16中的氧化釕基本相同或基本相似。當上電極20包括具有金紅石晶體結(jié)構的金屬氧化物時，上電極20的晶體結(jié)構可以以上-下機理影響氧化鈦介電層18的晶體結(jié)構。例如，當上電極20 具有基本沒有任何晶體缺陷的金紅石晶體結(jié)構時，即使接觸上電極20的氧化鈦介電層18 通過上-下機理而具有一些晶體缺陷，氧化鈦介電層18也可消除缺陷?？蛇x地，上電極20可包括貴金屬、難熔金屬、難熔金屬氮化物和導電氧化物。這些物質(zhì)可單獨使用或以它們的組合的方式使用。上電極20中的貴金屬可包括釕(Ru)、鉬(Pt) 和銥(Ir)。上電極20中的難熔金屬氮化物可包括氮化鈦( ΝΧ)、氮化鉭(TaNx)和氮化鎢 (WNx)。此外，上電極20中的導電氧化物可包括氧化銥(IrOx)、氧化鍶釕(SrRuxOy)。圖2至圖5是示出形成圖1中的電容器的方法的剖視圖。然而，圖2至圖5中的方法可形成具有各種結(jié)構的其他存儲電容器。例如，所述結(jié)構可包括板結(jié)構、圓柱結(jié)構和冠結(jié)構(crown structure)。參照圖2，模制層12可形成在支撐結(jié)構10上?？衫冒ㄐ抗に?、CVD工藝、等離子體增強化學氣相沉積(PECVD)工藝、高密度等離子體化學氣相沉積(HDP-CVD)工藝的各種沉積方法由包括氧化硅和氧氮化硅的絕緣材料來形成模制層12。例如，可使用包括硅的材料來形成模制層12，所述包括硅的材料例如為未摻雜的硅酸鹽玻璃(USG)、旋涂玻璃 (SOG)、四乙基正硅酸鹽(TEOS)、等離子體增強-TEOS (PE-TEOS) ,HDP-CVD氧化物、可流動氧化物(FOX)、氟硅酸鹽玻璃(FSG)、磷硅酸鹽玻璃(PSG)及硼磷硅酸鹽玻璃(BPSG)。通過部分地蝕刻模制層12，可穿過模制層12形成開口 12a。開口 1 可暴露支撐結(jié)構10的預定部分12b。開口 1 可具有大約500A以下的直徑，并具有接觸孔形狀或通孔形狀。氧化釕層14可形成在模制層12和支撐結(jié)構10的暴露部分12b上以填充模制層 12的開口 12a。氧化釕層14可具有完全填充開口 1 的厚度。氧化釕層14可具有金紅石晶體結(jié)構和期望的導電率。在氧化釕層14中產(chǎn)生的晶格缺陷的量可取決于形成氧化釕層14的工藝。由于氧化釕層14用作形成氧化鈦介電層18的種子層，因此晶格缺陷的量可影響形成在氧化釕層 14上的氧化鈦介電層18(見圖4)的介電常數(shù)。例如，形成氧化釕層14的工藝可包括化學氣相沉積(CVD)工藝或原子層沉積(ALD)工藝。利用這些工藝，氧化釕層14可在大約200°C 至大約400°C的范圍內(nèi)形成為具有期望的晶體結(jié)構。在形成氧化釕層14的過程中，包括氧的氣體和包括含有釕(Ru)的有機金屬化合物的源氣體可用作反應氣體。含有氧的氣體可包括氧氣(O2)、臭氧(O3)氣體和水(H2O)蒸汽?？赏ㄟ^可交替脈沖反應氣體的脈沖CVD工藝或循環(huán)CVD工藝來獲得氧化釕層14。包括含有釕的有機金屬化合物的源氣體可包括Ru (EtCp)2^RuCp (i-PrCp)、Ru (DER) 2和Ru (DMPD) (EtCp)。這些物質(zhì)可單獨使用或以它們的組合的方式使用。在一些示例實施例中，包括含有釕的有機金屬化合物的源氣體可被引入到反應室中。在包括釕的吸收膜可形成在支撐結(jié)構10的暴露部分和模制層12上之后，可通過吹掃包括有機金屬化合物的剩余源氣體來從反應室中去除剩余源氣體。然后，在反應室中，包括氧的氣體可被提供到形成在支撐結(jié)構10和模制層12上的吸收膜上。可通過使包括氧的氣體與包括釕的吸收膜反應而在支撐結(jié)構10和模制層12上形成氧化釕層14。然后，可通過吹掃反應室來從反應室去除剩余的包括氧的氣體?？赏ㄟ^ALD工藝在支撐結(jié)構10和模制層12上形成氧化釕層14，所述ALD工藝包括多個循環(huán)，所述循環(huán)包含引入源氣體(所述源氣體包括含有釕的有機金屬化合物)，首次吹掃反應室，引入包括氧的氣體，二次吹掃反應室。根據(jù)示例實施例，可控制通過CVD工藝或ALD工藝獲得的氧化釕層14具有用于形成金紅石晶體結(jié)構的工藝條件。通過CVD工藝或ALD工藝獲得的氧化釕層14可具有明顯低于通過物理氣相沉積(PVD)工藝形成的或通過使釕層氧化獲得的氧化釕層的晶格缺陷的晶格缺陷。在一些示例實施例中，在支撐結(jié)構10的暴露部分和模制層12上形成氧化釕層14 之后，還可對通過這些CVD工藝形成的氧化釕層14進行熱處理來消除氧化釕層14中的晶格缺陷?？稍诖蠹s300°C至大約600°C的溫度范圍內(nèi)在包括氧的氣氛中執(zhí)行熱處理工藝。參照圖3，可由氧化釕層14形成下電極16?？刹糠值厝コ趸憣?4直至模制層12的表面可被暴露。氧化釕層14可通過化學機械拋光(CMP)工藝和/或回蝕工藝而被部分地去除。當氧化釕層14被部分地去除時，下電極16可形成在開口 12a中。下電極16 可接觸支撐結(jié)構10的暴露部分。下電極16可具有取決于模制層12的開口 1 的形狀的形狀。例如，下電極16可具有各種柱狀形狀，所述柱狀形狀包括大致圓柱狀形狀、大致橢圓柱狀形狀或大致多邊柱狀形狀。可利用濕蝕刻工藝或干蝕刻工藝從支撐結(jié)構10去除暴露的模制層12。這樣，可暴露下電極16的側(cè)壁和上表面。參照圖4，氧化鈦介電層18可形成在下電極16上。在形成氧化鈦介電層18的同時可將雜質(zhì)摻雜到氧化鈦介電層18中。即，雜質(zhì)可原位地包括在氧化鈦介電層18中?？蛇x擇地，可在將氧化鈦介電層18形成在下電極16上之后將雜質(zhì)摻雜到氧化鈦介電層18中。 氧化鈦介電層18可具有與下電極16的晶體結(jié)構基本相同或基本相似的晶體結(jié)構?？赏ㄟ^ CVD工藝或ALD工藝利用下電極16作為種子層來形成氧化鈦介電層18。在這種情況下，可在大約200°C至大約400°C的范圍內(nèi)的相對低溫下形成氧化鈦介電層18。氧化鈦通常具有三種晶體結(jié)構，例如，銳鈦礦晶體結(jié)構、金紅石晶體結(jié)構和板鈦礦晶體結(jié)構。根據(jù)結(jié)構類型，氧化鈦具有不同的介電常數(shù)。例如，銳鈦礦晶體結(jié)構的氧化鈦可具有在大約20至大約30的范圍內(nèi)的相對低的介電常數(shù)，而金紅石晶體結(jié)構的氧化鈦可具有在大約90至大約170的范圍內(nèi)的相對高的介電常數(shù)。此外，存在于氧化鈦中的晶格缺陷會對氧化鈦的介電常數(shù)產(chǎn)生不利影響。通常，在大約700°C以下的溫度下形成的氧化鈦層可具有介電常數(shù)相對低的銳鈦礦晶體結(jié)構。然而，根據(jù)示例性實施例，在大約200°C至大約400°C的相對低的溫度下，氧化鈦層可形成在具有金紅石晶體結(jié)構的氧化釕層上。此外，可不需要可能導致氧化鈦層相變?yōu)榫哂袖J鈦礦晶體結(jié)構的另外的熱處理工藝。根據(jù)示例實施例，當通過CVD工藝或ALD工藝形成用作下電極16的氧化釕層時， 氧化釕層可基本沒有晶格缺陷或其中僅有極少的晶格缺陷，從而通過利用下電極16的氧化釕層作為形成氧化鈦介電層18的種子層，氧化鈦介電層18可基本沒有晶格缺陷或僅有極少的晶格缺陷。因此，氧化鈦介電層18可具有大約100以上的高介電常數(shù)。在氧化鈦介電層18的厚度超過特定厚度的情況下，氧化鈦介電層18可不具有與下電極16的晶體結(jié)構基本相同或基本相似的期望的金紅石晶體結(jié)構。因此，氧化鈦介電層 18可具有低的介電常數(shù)，其可能低于期望的高介電常數(shù)。氧化鈦介電層18的所述特定厚度可在大約30A至大約150 A的范圍內(nèi)。在示例實施例中，摻雜到氧化鈦介電層18中的雜質(zhì)可包括鋁(Al)、硅(Si)、鉿 (Hf)、鋯(Zr)?？蓡为毷褂眠@些雜質(zhì)或以它們的組合的形式使用這些雜質(zhì)。在這種情況下， 在下電極16上形成氧化鈦介電層18的同時，可將雜質(zhì)摻雜到氧化鈦介電層18中。S卩，雜質(zhì)可原位地添加到氧化鈦層18中。例如，在下電極16上形成氧化鈦介電層18的同時，可通過引入包括鋁、硅、鉿和/或鋯的氣相雜質(zhì)源氣體來摻雜雜質(zhì)?？赏ㄟ^與用于向反應室中供應形成氧化鈦介電層18的反應氣體的氣體供應線不同的氣體供應線將雜質(zhì)源氣體引入到反應室中。可同時將雜質(zhì)源氣體和反應氣體提供到反應室中，或者可在提供反應氣體之后將雜質(zhì)源氣體引入到反應室中。氧化鈦介電層18可具有雜質(zhì)，基于氧化鈦介電層18的總原子重量，氧化鈦介電層18的雜質(zhì)濃度可在大約0. 1原子重量％至大約20. 0原子重量％ 的范圍內(nèi)。在一些示例實施例中，可通過脈沖化學氣相沉積工藝來形成氧化鈦介電層18。 即，可利用作為反應氣體的包括氧的氣體和包括含有鈦的有機金屬化合物的源氣體并交替脈沖包括氧的氣體和源氣體來形成氧化鈦介電層18。例如，有機金屬化合物源可包括 Ti(0C3H7)4。可在交替地脈沖反應氣體的同時將雜質(zhì)摻雜到氧化鈦介電層18中。可選地， 可在脈沖反應氣體之后將雜質(zhì)摻雜到氧化鈦介電層18中。在一些示例實施例中，可通過ALD工藝形成氧化鈦介電層18。這里，包括含有鈦的有機金屬化合物的源氣體可被引入到反應室中。源氣體吸附在下電極16上，在下電極16上形成包括鈦的吸附層?？蓮姆磻掖祾呤Ｓ嗟脑礆怏w。包括氧的氣體可被提供到反應室中的吸附層上，通過使包括氧的氣體與包括鈦的吸附層反應可在下電極16上形成氧化鈦膜。 然后，可從反應室中吹掃剩余的包括氧的氣體。可通過執(zhí)行ALD工藝的多個循環(huán)來形成氧化鈦介電層18，其中，所述ALD工藝的循環(huán)包含引入源氣體(所述源氣體包括含有鈦的有機金屬化合物)，從反應室吹掃剩余的源氣體，引入包括氧的氣體，從反應室吹掃剩余的包括氧的氣體。通過脈沖化學氣相沉積或ALD沉積的示例性實施例，可利用下電極16作為種子層在大約200°C至大約400°C的范圍的相對低的溫度下形成具有金紅石晶體結(jié)構和相對高的介電常數(shù)的氧化鈦介電層18。即，無需在大約700°C以上的高溫下執(zhí)行高溫處理，即可在下電極16上形成具有期望的特性的氧化鈦介電層18。因此，在形成氧化鈦介電層18的同時， 在支撐結(jié)構10上的下層和/或下結(jié)構可以沒有熱損壞。在一些示例性實施例中，在形成氧化鈦介電層18之后，可對氧化鈦介電層18額外地執(zhí)行熱處理工藝?？蓤?zhí)行熱處理工藝以消除氧化鈦介電層18的缺陷，從而無需晶化氧化鈦介電層18中的成分就可改善氧化鈦介電層18的特性。因此，可在明顯高于形成氧化鈦介電層18的工藝的溫度的溫度下執(zhí)行熱處理工藝。例如，可在明顯低于大約600°C的溫度下執(zhí)行熱處理工藝。可在包括不活潑氣體或氧的氣氛下執(zhí)行熱處理工藝?？蓤?zhí)行所述熱處理工藝大約500分鐘以下的時間。例如，可執(zhí)行所述熱處理工藝低于大約310分鐘的時間。參照圖5，上電極20可形成在氧化鈦介電層18上。上電極20可均勻地形成在氧化鈦介電層18的輪廓上。可通過在氧化鈦介電層18上沉積具有金紅石晶體結(jié)構的導電金屬氧化物來形成上電極20。例如，所述導電金屬氧化物可包括氧化釕、氧化銥(IrOx)和氧化鍶釕(SrRuxOy)。在一些示例性實施例中，可用金屬形成上電極20。例如，所述金屬可包括貴金屬、 難熔金屬、難熔金屬氮化物。上電極20中的貴金屬的示例可包括釕(Ru)、鉬(Pt)和銥 (Ir)。上電極20中的難熔金屬氮化物的示例可包括氮化鈦(TiNx)、氮化鉭(TaNx)和氮化鎢(WNx)。在一些示例性實施例中，在形成上電極20后，可額外地執(zhí)行熱處理工藝以改善上電極20的電學特性?？稍诖蠹s300°C至大約600°C的溫度下在包括氧的氣氛中執(zhí)行熱處理工藝。根據(jù)示例性實施例，可通過CVD工藝或ALD工藝獲得沒有晶格缺陷或僅有極少晶格缺陷的包括氧化釕的下電極16。因此，可在下電極16上形成具有由下電極的金紅石晶體結(jié)構導致的金紅石晶體結(jié)構及相對高的介電常數(shù)的氧化鈦介電層18。此外，雜質(zhì)可被摻雜到氧化鈦介電層18中，從而包括氧化鈦介電層的存儲電容器可通過氧化鈦介電層18而具有高的介電常數(shù)和相對低的漏電流。圖6是示出使用圖1中的存儲電容器結(jié)構作為存儲單元的半導體裝置的剖視圖。參照圖6，可通過在基板50上形成隔離層M來限定基板50的隔離區(qū)域和有源區(qū)域?？稍诨?0上設置諸如金屬氧化物半導體(M0Q晶體管的開關裝置。例如，MOS晶體管可具有如圖6中所示的平面型?？蛇x地，MOS晶體管可包括埋置的柵極結(jié)構或凹進的柵極結(jié)構。第一絕緣層間層66可形成在基板50上以覆蓋MOS晶體管。第一焊盤68和第二焊盤70可設置為穿過第一絕緣層間層66，以接觸設置在基板50上的雜質(zhì)區(qū)域6 和64b。
第二絕緣層間層72可形成在第一絕緣層間層66、第一焊盤68和第二焊盤70上。 位線接觸件74可形成為穿過第二絕緣層間層72以接觸第一焊盤68。位線76可形成在第二絕緣層間層72上，并接觸位線接觸件74。第三絕緣層間層78可形成在第二絕緣層間層72上。存儲節(jié)點接觸件80可穿過第二絕緣層間層72和第三絕緣層間層78以接觸第二焊盤70。在示例性實施例中，存儲節(jié)點接觸件80可包括金屬或?qū)щ娊饘傺趸?。存儲?jié)點接觸件80可包括順序形成在第二焊盤70上的阻擋金屬層80a和導電層80b。例如，阻擋金屬層80a可包括鈦膜和氮化鈦膜。導電層80b可包括諸如氧化釕膜的導電金屬氧化物或諸如釕(Ru)的金屬層。由于存儲節(jié)點接觸件80可包括金屬，因此第二焊盤70和存儲節(jié)點接觸件80之間的接觸電阻可減小。包括下電極88、氧化鈦介電層90和上電極92的存儲電容器可形成在存儲節(jié)點接觸件80上。在示例性實施例中，下電極88可具有各種柱狀形狀，例如，大致圓柱形狀、大致橢圓柱形狀或大致多邊柱形狀。下電極88還可具有相對小的厚度。例如，下電極88可具有小于大約500A的小的厚度。在一個示例性實施例中，下電極88的厚度可在大約30A至大約IOOA的范圍內(nèi)。下電極88可包括通過CVD工藝或ALD工藝形成的氧化釕。例如，下電極88可包括通過CVD工藝或ALD工藝形成的氧化釕以具有金紅石晶體結(jié)構。在一些示例性實施例中，氧化鈦介電層90可形成在下電極88上。氧化鈦介電層 90可均勻地沿下電極88的輪廓形成以包圍下電極88。即，氧化鈦介電層90可圍繞下電極 88以接觸下電極88的側(cè)壁和上表面。當下電極88具有基本沒有晶格缺陷的金紅石晶體結(jié)構時，氧化鈦介電層90可從下電極88生長以具有與下電極88的金紅石晶體結(jié)構基本相同或基本相似的金紅石晶體結(jié)構。氧化鈦介電層90可具有大約30A至大約丨50A范圍內(nèi)的厚度?？蛇x地，氧化鈦介電層90可具有大約30A至大約1OOA的厚度，從而氧化鈦介電層90 可保證諸如相對高的介電常數(shù)和相對低的漏電流的期望的特性。當氧化鈦介電層90具有由下電極88的金紅石晶體結(jié)構導致的金紅石晶體結(jié)構時，氧化鈦介電層90可具有大約100 以上的相對高的介電常數(shù)。在一些示例性實施例中，氧化鈦介電層90可包括摻雜于其中的雜質(zhì)。例如，所述雜質(zhì)可包括鋁、硅、鉿和鋯。這些雜質(zhì)可單獨使用或以它們的組合的形式使用?；谘趸伣殡妼?0的總原子重量，氧化鈦介電層90中的雜質(zhì)濃度可在大約0. 1原子重量％至大約 20.0原子重量％的范圍內(nèi)。上電極92可包括具有金紅石晶體結(jié)構的導電金屬氧化物。在示例性實施例中，上電極92可包括例如氧化釕、氧化銥和氧化鍶釕的導電金屬氧化物。這里，上電極92中的氧化釕可與下電極88中的氧化釕基本相同或基本相似?？蛇x地，上電極92可包括貴金屬、難熔金屬和難熔金屬氮化物。例如，上電極92中的貴金屬可包括釕、鉬和銥。上電極92中的難熔金屬氮化物可包括氮化鈦、氮化鉭和氮化鎢?，F(xiàn)在參照圖6，板電極94可形成在上電極92上。板電極94可具有水平上表面以充分覆蓋所得結(jié)構。板電極94可包括多晶硅及摻雜有雜質(zhì)的多晶硅。圖7至圖12是示出根據(jù)本發(fā)明構思的示例性實施例的制造圖6中的半導體裝置的方法的剖視圖。然而，根據(jù)本發(fā)明構思，圖7至圖12中示出的方法不應限于制造圖6中的裝置，而是可以用于制造各種結(jié)構。參照圖7，可在基板50上順序形成焊盤氧化物層(未示出)和氮化硅層(未示出)。基板50可包括半導體基板、具有半導體層的基板、金屬氧化物基板等?？稍诘鑼由闲纬晒庵驴刮g劑圖案(未示出)。所述光致抗蝕劑圖案可暴露氮化硅層的一部分?？衫盟龉庵驴刮g劑圖案作為蝕刻掩模將氮化硅層的暴露的部分和焊盤氧化物層的一部分蝕刻，從而在基板50上形成第一硬掩模圖案(未示出)。所述硬掩模圖案可包括焊盤氧化物層圖案和氮化硅層圖案。所述硬掩模圖案可暴露基板50的將設置隔離層M的預定部分?？衫玫谝挥惭谀D案作為蝕刻掩模將基板50的暴露的部分蝕刻，從而在基板 50上形成溝槽52。可用具有期望的縫隙填充特性的氧化硅層(未示出)來填充溝槽52。 可通過回蝕工藝和/或CMP工藝將所述氧化硅層平坦化，直至暴露基板50。溝槽52中的平坦化的氧化硅層可稱為隔離區(qū)域。因此，基板50可具有隔離區(qū)域和有源區(qū)域。柵極絕緣層56可形成在基板50上，然后可在柵極絕緣層56上順序形成柵極電極 58和柵極掩模60。因此，可在基板50上設置具有柵極絕緣層56、柵極電極58和柵極掩模 60的柵極結(jié)構。在利用氮化硅在柵極結(jié)構的側(cè)壁上形成分隔件62之后，可使用柵極結(jié)構和分隔件62作為掩模使雜質(zhì)注入到基板50的與柵極結(jié)構相鄰的部分中。因此，可在基板50的有源區(qū)域中形成第一雜質(zhì)區(qū)域6 和第二雜質(zhì)區(qū)域64b。第一雜質(zhì)區(qū)域6 和第二雜質(zhì)區(qū)域 64b可用作MOS晶體管的源/漏區(qū)。第一絕緣層間層66可形成在基板50上以覆蓋柵極結(jié)構。第一絕緣層間層66可具有充分覆蓋柵極結(jié)構的厚度。第一焊盤68和第二焊盤70可形成為穿過第一絕緣層間層 66。第一焊盤68和第二焊盤70可分別與第一雜質(zhì)區(qū)域6 和第二雜質(zhì)區(qū)域64b電接觸。參照圖8，可在第一絕緣層間層66、第一焊盤68和第二焊盤70上形成第二絕緣層間層72。可穿過第二絕緣層間層72形成位線接觸件74。位線接觸件74可接觸第一焊盤 68。因此，位線接觸件74可通過第一焊盤68電連接到第一雜質(zhì)區(qū)域64a。此外，位線76可形成在第二絕緣層間層72和位線接觸件74上。因此，位線76也可通過第一焊盤68和位線接觸件74電連接到第一雜質(zhì)區(qū)域64a。第三絕緣層間層78可形成在第二絕緣層間層72和位線76上?？赏ㄟ^包括PECVD 工藝和HDP-CVD工藝的CVD工藝利用氧化硅形成第三絕緣層間層78?？蓪⒌谌^緣層間層78和第二絕緣層間層72部分地蝕刻以形成暴露第二焊盤70 的上表面的孔(未示出)。存儲節(jié)點接觸件80可形成在孔中的第二焊盤70上。在一些示例實施例中，在第三絕緣層間層78上沉積導電材料以填充所述孔之后，沉積的導電材料可被平坦化直至暴露第三絕緣層間層78。因此，可形成填充所述孔的存儲節(jié)點接觸件80。在示例實施例中，可在第二焊盤70、孔的側(cè)壁和第三絕緣層間層78上形成阻擋金屬層(未示出)。包括金屬的導電層可形成在阻擋金屬層(未示出)上以填充孔。導電層和阻擋金屬層可被平坦化直至暴露第三絕緣層間層78。例如，阻擋金屬層可包括鈦膜和氮化鈦膜。此外，導電層可包括釕和氧化釕。存儲節(jié)點接觸件80可接觸第二焊盤70。因此，存儲節(jié)點接觸件80可通過第二接觸焊盤70電連接到第二雜質(zhì)區(qū)域64b。
參照圖9，蝕刻停止層82可形成在第三絕緣層間層78和存儲節(jié)點接觸件80上。 模制層84可形成在蝕刻停止層82上?？蓪⒛Ｖ茖?4和蝕刻停止層82部分地蝕刻以暴露存儲節(jié)點接觸件80的上表面。因此，可形成穿過模制層84和蝕刻停止層82的開口。所述開口可部分地暴露存儲節(jié)點接觸件80的上表面。這里，所述開口具有大于存儲節(jié)點接觸件 80的寬度的寬度。因此，可通過所述開口暴露第三絕緣層間層78的鄰近存儲節(jié)點接觸件 80的部分。所述開口可具有包括接觸孔形或通孔形的各種形狀。氧化釕層86可形成在模制層84和存儲節(jié)點接觸件80的暴露部分上。氧化釕層 86可充分填充所述開口?？赏ㄟ^CVD工藝或ALD工藝形成氧化釕層86，從而氧化釕層86 可具有金紅石晶體結(jié)構和期望的導電率。可通過與參照圖2描述的工藝基本相同或基本相似的工藝來形成氧化釕層86。參照圖10，可通過CMP工藝和/或回蝕工藝平坦化圖9中的氧化釕層86而在所述開口中的存儲節(jié)點接觸件80上形成下電極88?？蓤?zhí)行平坦化工藝直至暴露模制層84的上表面。在平坦化工藝之后，可從蝕刻停止層82和下電極88去除模制層84。因此，在蝕刻停止層82上面可暴露下電極88的側(cè)壁和上表面?？赏ㄟ^濕蝕刻工藝和/或干蝕刻工藝去除模制層84。下電極88可具有各種結(jié)構，所述各種結(jié)構具有諸如柱形、圓柱形和冠形的形狀。下電極88可通過第二焊盤70和存儲節(jié)點接觸件80電連接到第二雜質(zhì)區(qū)域64b。參照圖11，氧化鈦介電層90可形成在蝕刻停止層82和下電極88上。具體地，氧化鈦介電層90可圍繞下電極88。在示例性實施例中，在下電極88上形成氧化鈦介電層90 的同時，可將雜質(zhì)添加到氧化鈦介電層90中。即，可原位地將雜質(zhì)包括在氧化鈦介電層90 中?？蛇x地，可在下電極88上形成氧化鈦介電層90之后，將雜質(zhì)摻雜到氧化鈦介電層90 中。在示例性實施例中，氧化鈦介電層90可具有與下電極88的金紅石晶體結(jié)構基本相同或基本相似的金紅石晶體結(jié)構。這里，可利用下電極88作為種子層來形成氧化鈦介電層90，從而氧化鈦介電層90可具有與下電極88的晶體結(jié)構基本相似的晶體結(jié)構?？赏ㄟ^ CVD工藝或ALD工藝形成氧化鈦介電層90?？赏ㄟ^與參照圖4描述的工藝基本相同或基本相似的工藝來形成氧化鈦介電層90。參照圖12，包括金屬的上電極92可形成在氧化鈦介電層90上。在示例性實施例中，可利用具有金紅石晶體結(jié)構的導電金屬氧化物來形成上電極92。例如，可利用氧化釕來形成上電極92?？赏ㄟ^與參照圖5描述的工藝基本相同或基本相似的工藝來形成上電極 92。板電極94可形成在上電極92上。可通過在上電極92上沉積多晶硅或摻雜的多晶硅來形成板電極94。因此，存儲電容器可設置在基板50之上?？蛇x地，保護層(未示出) 可形成在上電極92上。可通過CMP工藝和/或回蝕工藝使保護層具有平坦化的表面。圖13是示出根據(jù)本發(fā)明構思的示例性實施例的包括圖1中的存儲電容器結(jié)構的另一半導體裝置的剖視圖。參照圖13，半導體裝置可包括基板100、絕緣層102、埋置布線104和阻擋層圖案 106。埋置布線104可在絕緣層102上具有沿第一方向延伸的線性或條形。在示例性實施例中，埋置布線104可用作半導體裝置中的位線。有源圖案108可對應于圖12中的半導體裝置的有源區(qū)域。有源圖案108可具有各種柱形。例如，有源圖案108可以分別具有大致圓柱形狀、大致橢圓柱形狀或大致多邊柱形狀。具有垂直溝道的晶體管可形成在有源圖案108上。在示例性實施例中，晶體管可以是具有沿基本垂直于基板結(jié)構的方向形成的溝道區(qū)域的垂直溝道晶體管。所述晶體管可包括圍繞有源圖案108的柵極電極120。例如，柵極電極120可圍繞有源圖案108的中心部分， 從而可暴露有源圖案108的上部和下部。這里，第一絕緣層間層116可形成在絕緣層102 上以覆蓋有源圖案108的下部。S卩，柵極電極120可通過第一絕緣層間層116與有源圖案 108的下部分開。第一雜質(zhì)區(qū)域114可形成在有源圖案108的下部，第二雜質(zhì)區(qū)域122可形成在有源圖案108的上部。包括第一雜質(zhì)區(qū)域114的有源圖案108的下部可具有明顯大于有源圖案108的中心部分的寬度的寬度。因此，有源圖案108可在有源圖案108的中心部分和具有第一雜質(zhì)區(qū)域114的有源圖案108的下部之間具有臺階。柵極絕緣層118可形成在有源圖案108的側(cè)壁上，圍繞有源圖案108的中心部分和上部。此外，圍繞有源圖案108的柵極電極120可形成在柵極絕緣層118上。因此，柵極絕緣層118可設置在有源圖案108的中心部分和柵極電極120之間。柵極電極120可沿與第一方向基本垂直的第二方向延伸，其中，埋置布線104沿第一方向延伸。在示例性實施例中，柵極電極120可用作半導體裝置的字線。第一絕緣層間層116可形成在絕緣層102上以覆蓋埋置布線104和具有第一雜質(zhì)區(qū)域114的有源圖案108的下部。第一絕緣層間層116可部分地圍繞有源圖案108的中心部分。因此，柵極電極120可通過第一絕緣層間層116與第一雜質(zhì)區(qū)域114分隔開。第二絕緣層間層IM可形成在第一絕緣層間層116和具有垂直溝道的第一晶體管上。例如，第二絕緣層間層1 可充分覆蓋柵極電極120和有源圖案108的上部。這里，第二絕緣層間層1 具有平坦的上表面?？赏ㄟ^第二絕緣層間層IM設置焊盤126。焊盤1 可接觸位于有源圖案108的上部的第二雜質(zhì)區(qū)域122。焊盤1 可包括金屬或?qū)щ娊饘傺趸?。在示例性實施例中，焊盤1 可包括阻擋金屬層126a和導電金屬氧化物層U6b，或者阻擋金屬層126a和金屬層126b。例如，阻擋金屬層126a可包括鈦/氮化鈦。導電金屬氧化物層126b可包括氧化釕，金屬層126b可包括釕。因此，焊盤1 可包括減小焊盤1 與第二雜質(zhì)區(qū)域122之間的接觸電阻的材料。蝕刻停止層127可形成在第二絕緣層間層IM上。在這種情況下，將蝕刻停止層 127圖案化以暴露焊盤126。具有下電極128、介電層130和上電極132的存儲電容器可形成在焊盤1 上。所述存儲電容器可具有與參照圖6描述的電容器的構造基本相同或基本相似的構造。下電極1 可包括具有通過ALD工藝或CVD工藝形成的金紅石晶體結(jié)構的氧化釕。介電層130可包括確保沒有晶格缺陷或具有極少晶格缺陷的氧化鈦。上電極132可包括具有期望的導電率和金紅石晶體結(jié)構的貴金屬、難熔金屬、難熔金屬氮化物和/或金屬氧化物。圖14至圖17是示出根據(jù)本發(fā)明構思的示例性實施例的制造圖13中的半導體裝置的方法的剖視圖。參照圖14，在基板100上方設置預備有源圖案500。預備有源圖案可包括埋置布線104、阻擋層圖案106、第一雜質(zhì)區(qū)域114、有源圖案108、分隔件112和掩模圖案110。對于預備有源圖案500，絕緣層102形成在基板100上。用于埋置布線104的布線層(未示出)形成在絕緣層102上，用于阻擋層圖案106的埋置層(未示出)形成在布線層上。利用硬掩模圖案110，分隔件112可形成在預備有源圖案的上部側(cè)壁上?？衫弥T如氮化硅的氮化物或諸如氮氧化硅的氮氧化物形成分隔件112?？衫梅指艏?12作為注入掩模將雜質(zhì)注入到預備有源圖案中，從而可在預備有源圖案的下部處形成第一雜質(zhì)區(qū)域 114。利用硬掩模圖案110和分隔件112作為蝕刻掩模，可將阻擋層和埋置布線層圖案化以在絕緣層102上形成阻擋層圖案106和埋置布線104。埋置布線104可具有沿第一方向延伸的線性或條形。埋置布線104可電連接到第一雜質(zhì)區(qū)域114。埋置布線104可用作半導體裝置的位線。參照圖15，可設置有源圖案108。有源圖案108可包括第一雜質(zhì)區(qū)域114和第二雜質(zhì)區(qū)域118。為了形成有源圖案108，可從圖14中的預備有源圖案500去除圖14中的分隔件112。預備絕緣層間層(未示出)形成在絕緣層102上，覆蓋有源圖案108。預備絕緣層間層可被部分蝕刻以形成第一絕緣層間層116并暴露有源圖案108的側(cè)壁。第一絕緣層間層116可覆蓋具有第一雜質(zhì)區(qū)域114的有源圖案108的下部，并部分覆蓋有源圖案108 的中心部分。因此，也可用第一絕緣層間層116來覆蓋第一雜質(zhì)區(qū)域114。柵極絕緣層118可形成在有源圖案108的側(cè)壁上。由于第一絕緣層間層116覆蓋第一雜質(zhì)區(qū)域114，所以柵極絕緣層118可與第一雜質(zhì)區(qū)域114分隔開。導電層(未示出)可形成在第一絕緣層間層116上以形成柵極電極120。在導電層上形成掩模圖案(未示出)之后，可部分地去除導電層以在第一絕緣層間層116上形成柵極電極120。柵極電極120可具有沿基本垂直于第一方向的第二方向延伸的線性或條形。 柵極電極120可在有源圖案108的中心部分上圍繞柵極絕緣層118，因此，柵極絕緣層118 的上部可被暴露而不接觸柵極電極120。參照圖16，可去除圖15中的硬掩模圖案110以暴露有源圖案108的上表面。可通過將雜質(zhì)摻雜到有源圖案108的上部來形成第二雜質(zhì)區(qū)域122。因此，包括柵極絕緣層118、 柵極電極120、第一雜質(zhì)區(qū)域114和第二雜質(zhì)區(qū)域122的垂直溝道晶體管可形成在基板100 之上。第二絕緣層間層IM可形成在第一絕緣層間層116和柵極電極120上以覆蓋垂直溝道晶體管。焊盤1 可通過第二絕緣層間層IM而形成。焊盤1 可連接到有源圖案 108的設置有第二雜質(zhì)區(qū)域122的上表面。焊盤1 可包括金屬或?qū)щ娊饘傺趸铩Ｔ谑纠詫嵤├?，可通過在有源圖案108的上部連續(xù)地形成釕層126b和包括鈦/氮化鈦的阻擋金屬層126a來獲得焊盤126?？蛇x地，可通過在有源圖案108的上部連續(xù)地形成氧化釕層126b和包括鈦/氮化鈦的阻擋金屬層126a來獲得焊盤126。參照圖17，蝕刻停止層127可形成在焊盤1 和第二絕緣層間層IM上。蝕刻停止層127可被圖案化以暴露焊盤126的上表面。這里，還可暴露第二絕緣層間層124的與焊盤1 相鄰的部分。包括下電極128、介電層130和上電極132的存儲電容器可形成在焊盤1 和第二絕緣層間層124的暴露部分上。形成所述電容器的工藝可與參照圖9至圖 12描述的工藝基本相同或基本相似。根據(jù)示例性實施例，可在半導體裝置中使用確保期望的高電容及改善的電學特性的存儲電容器。所述電容器的下電極1 可包括具有金紅石晶體結(jié)構的氧化釕。所述電容器的介電層可包括也具有金紅石晶體結(jié)構的氧化鈦。此外，所述電容器的上電極可包括導電材料。電容器的電學特件的評價圖18是示出基于等效氧化物層的厚度和介電層的擊穿電壓的存儲電容器的電學特性的曲線圖。曲線圖左側(cè)的y軸描繪等效氧化物層的厚度，在右側(cè)的y軸描繪了擊穿電壓。用實心圓和空心圓分別表示示例和對比示例的等效厚度和擊穿電壓。示例 1示例1的電容器具有分別通過CVD工藝用氧化釕形成的下電極和上電極。氧化釕具有金紅石晶體結(jié)構?？衫脫诫s有鋁的氧化鈦來形成所述電容器的介電層。利用下電極作為種子層來形成介電層，因此，介電層具有金紅石晶體結(jié)構。示例 2示例2的電容器具有通過CVD工藝利用氧化釕形成的電容器的下電極。通過CVD 工藝沉積的氧化釕具有金紅石晶體結(jié)構。利用摻雜有鋁的氧化鈦形成電容器的介電層。介電層具有利用下電極作為種子層而形成的金紅石晶體結(jié)構。與示例1不同的是，上電極是利用通過ALD工藝形成的釕形成的。對比示例1對比示例1的電容器具有通過ALD工藝利用釕形成的下電極。控制ALD工藝使得下電極的釕具有銳鈦礦晶體結(jié)構。利用摻雜有鋁的氧化鈦形成根據(jù)對比示例1的介電層。 通過CVD工藝利用氧化釕形成上電極。對比示例2對比示例2的存儲電容器具有通過ALD工藝形成的釕的下電極和上電極。通過 ALD工藝形成的釕具有銳鈦礦晶體結(jié)構。利用摻雜有鋁的氧化鈦形成根據(jù)對比示例2的介電層。所述介電層具有非晶或銳鈦礦晶體結(jié)構。對比示例3對比示例3的存儲電容器具有通過ALD工藝利用釕形成的下電極。通過ALD工藝形成的釕具有銳鈦礦晶體結(jié)構。利用摻雜有鋁的氧化鈦形成介電層。通過PVD工藝利用釕來形成上電極。所述介電層具有非晶或銳鈦礦晶體結(jié)構。參照圖18，示例1和示例2的等效氧化物層比對比示例1至3的等效氧化物層薄。 即，根據(jù)示例1和示例2的介電層的介電常數(shù)比根據(jù)對比示例1至對比示例3的介電層的介電常數(shù)高。因此，即使電容器包括基本相同的介電層，介電層的介電常數(shù)也根據(jù)電極的材料和形成電極的工藝而改變。介電層的介電常數(shù)主要根據(jù)下電極的材料和形成下電極的工藝而改變。對于根據(jù)示例1和示例2的電容器，通過CVD工藝利用氧化釕形成下電極，從而介電層分別具有相對高的介電常數(shù)。如圖18中所示，根據(jù)示例1和示例2的電容器的擊穿電壓比根據(jù)對比示例1至對比示例3的電容器的擊穿電壓高。即，根據(jù)示例1和示例2的電容器具有相對好的漏電流特性。圖19是示出根據(jù)示例實施例的存儲器系統(tǒng)的框圖。參照圖19，存儲器系統(tǒng)可包括彼此電連接的存儲器裝置510和存儲器控制器520。存儲器裝置510可包括具有與根據(jù)示例實施例的半導體裝置中的一個的構造基本相同或基本相似的構造。存儲器控制器520可對存儲器裝置510提供用于控制存儲器裝置510的操作的輸入信號。圖20是示出根據(jù)示例實施例的存儲器系統(tǒng)的框圖。參照圖20，存儲器系統(tǒng)可包括連接到主系統(tǒng)700的存儲器裝置530。存儲器裝置 530可包括具有與根據(jù)示例實施例的半導體裝置中的一個的構造基本相同或基本相似的構造。主系統(tǒng)700可包括諸如個人計算機、相機、移動裝置、游戲控制臺和通信裝置的電子裝置。主系統(tǒng)700可對存儲器裝置530提供用于控制存儲器裝置530的操作的輸入信號。存儲器裝置510可用作數(shù)據(jù)存儲介質(zhì)。圖21是示出根據(jù)示例實施例的存儲器系統(tǒng)的框圖。參照圖21，存儲器系統(tǒng)可包括便攜式裝置600。便攜式裝置600可包括MP3播放器、視頻播放器或便攜式多媒體播放器。如圖21中所示，便攜式裝置600可包括存儲器裝置540和存儲器控制器550。存儲器裝置540可包括具有與根據(jù)示例實施例的半導體裝置中的一個的構造基本相同或基本相似的構造。便攜式裝置600還可包括編碼器/解碼器(EDC) 610、顯示構件620和接口 670。 編碼器/解碼器610可通過存儲器控制器550從存儲器裝置540輸入和/或輸出數(shù)據(jù)(音頻、視頻等)。前述為示例實施例的舉例說明而不應理解為對其進行限制。盡管已經(jīng)描述了一些示例實施例，但本領域技術人員將容易理解，在本質(zhì)上不脫離本發(fā)明構思的新穎性教導和優(yōu)點的情況下，可在示例實施例中作出許多修改。因此，意圖將所有這樣的修改包括在由權利要求書限定的本發(fā)明構思的范圍內(nèi)。
權利要求
1.一種半導體存儲器裝置中的電容器，所述電容器包括下電極，形成在基板上，所述下電極由具有金紅石晶體結(jié)構的導電金屬氧化物形成； 氧化鈦介電層，形成在下電極上，氧化鈦介電層具有金紅石晶體結(jié)構并包括用于減小漏電流的雜質(zhì)；上電極，位于氧化鈦介電層上。
2.根據(jù)權利要求1所述的電容器，其中，下電極包括氧化釕。
3.根據(jù)權利要求1所述的電容器，其中，下電極具有圓柱形狀、橢圓柱形狀和多邊柱狀中的一種。
4.根據(jù)權利要求1所述的電容器，其中，下電極具有30A至500A的厚度。
5.根據(jù)權利要求1所述的電容器，其中，氧化鈦介電層中的雜質(zhì)包括從由鋁、硅、鉿和鋯組成的組中選擇的至少一種。
6.根據(jù)權利要求1所述的電容器，其中，所述雜質(zhì)濃度在0.1原子重量％至20. 0原子重量％的范圍內(nèi)。
7.根據(jù)權利要求1所述的電容器，其中，氧化鈦介電層具有30A至IOOA的范圍內(nèi)的厚度。
8.根據(jù)權利要求1所述的電容器，其中，上電極包括具有金紅石晶體結(jié)構的導電金屬氧化物。
9.根據(jù)權利要求8所述的電容器，其中，導電金屬氧化物為氧化釕。
10.一種形成半導體存儲器裝置中的電容器的方法，所述方法包括以下步驟 在基板上形成下電極，所述下電極包括具有金紅石晶體結(jié)構的導電金屬氧化物；在下電極上形成氧化鈦介電層，氧化鈦介電層具有金紅石晶體結(jié)構并具有用于減小漏電流的雜質(zhì)；在氧化鈦介電層上形成上電極。
11.根據(jù)權利要求10所述的方法，其中，通過化學氣相沉積工藝或原子層沉積工藝利用氧化釕來形成下電極。
12.根據(jù)權利要求11所述的方法，其中，形成下電極的步驟在200°C至400°C的溫度下執(zhí)行。
13.根據(jù)權利要求10所述的方法，其中，形成下電極的步驟包括以下步驟 在基板上形成具有開口的模制層；形成導電金屬氧化物層以填充開口； 將導電金屬氧化物層平坦化以在開口中形成下電極； 去除模制層。
14.根據(jù)權利要求10所述的方法，其中，形成氧化鈦介電層的步驟通過化學氣相沉積工藝或原子層沉積工藝利用下電極作為種子層來執(zhí)行。
15.根據(jù)權利要求10所述的方法，其中，所述雜質(zhì)包括從由鋁、硅、鉿和鋯組成的組中選擇的至少一種。
16.根據(jù)權利要求10所述的方法，其中，氧化鈦介電層中的雜質(zhì)濃度在0.1原子重量％ 至20.0原子重量％的范圍內(nèi)。
17.根據(jù)權利要求10所述的方法，其中，通過原位工藝將所述雜質(zhì)摻雜到氧化鈦介電層中。
18.根據(jù)權利要求10所述的方法，其中，利用具有金紅石晶體結(jié)構的導電金屬氧化物形成上電極。
19.根據(jù)權利要求10所述的方法，其中，形成下電極的步驟還包括在300°C至600°C的溫度范圍內(nèi)在包括氧的氣氛中執(zhí)行熱處理工藝的步驟。
20.根據(jù)權利要求10所述的方法，其中，形成氧化鈦介電層的步驟還包括在300°C至 600°C的溫度范圍內(nèi)在包括氧的氣氛中執(zhí)行熱處理工藝的步驟。
21.根據(jù)權利要求10所述的方法，其中，形成上電極的步驟還包括在300°C至600°C的溫度范圍內(nèi)在包括氧的氣氛中執(zhí)行熱處理工藝的步驟。
22.—種半導體存儲器裝置，所述半導體存儲器裝置包括晶體管，在支撐結(jié)構中；位線結(jié)構，被構造為電連接到晶體管的第一雜質(zhì)區(qū)域；焊盤，被構造為電連接到晶體管的第二雜質(zhì)區(qū)域；電容器，所述電容器包括下電極、氧化鈦介電層和上電極，下電極被構造為電連接到所述焊盤，下電極包括具有金紅石晶體結(jié)構的導電金屬氧化物，氧化鈦介電層形位于下電極上，氧化鈦介電層具有金紅石晶體結(jié)構并包括用于減小漏電流的雜質(zhì)，上電極位于氧化鈦介電層上。
23.根據(jù)權利要求22所述的半導體存儲器裝置，其中，下電極包括氧化釕。
24.根據(jù)權利要求22所述的半導體存儲器裝置，其中，下電極具有30A至500A范圍內(nèi)的厚度。
25.一種制造半導體存儲器裝置的方法，所述方法包括以下步驟在支撐結(jié)構中形成晶體管；形成電連接到晶體管的第一雜質(zhì)區(qū)域的位線結(jié)構；形成與晶體管的第二雜質(zhì)區(qū)域電接觸的焊盤；在支撐結(jié)構上形成下電極，所述下電極電連接到支撐結(jié)構中的焊盤并包括具有金紅石晶體結(jié)構的導電金屬氧化物；在下電極上形成氧化鈦介電層，氧化鈦介電層具有金紅石晶體結(jié)構并包括用于減小漏電流的雜質(zhì)；在氧化鈦介電層上形成上電極。
26.根據(jù)權利要求25所述的方法，其中，通過化學氣相沉積工藝或原子層沉積工藝利用氧化釕來形成下電極。
27.根據(jù)權利要求25所述的方法，其中，形成氧化鈦介電層的步驟包括化學氣相沉積工藝或原子層沉積工藝，氧化鈦介電層具有與下電極的導電金屬氧化物的晶體結(jié)構相同的晶體結(jié)構。
28.一種半導體存儲器裝置，所述半導體存儲器裝置包括支撐結(jié)構和電容器，支撐結(jié)構具有晶體管、位線和焊盤，其中，位線被構造為電連接到晶體管的第一雜質(zhì)區(qū)域，焊盤被構造為電連接到晶體管的第二雜質(zhì)區(qū)域，所述電容器包括下電極，被構造為直接接觸焊盤，所述下電極包括具有金紅石晶體結(jié)構的導電金屬氧化物；氧化鈦介電層，形成在下電極上，氧化鈦介電層具有金紅石晶體結(jié)構并包括用于減小漏電流的雜質(zhì)；上電極，形成在氧化鈦介電層上。
29.根據(jù)權利要求觀所述的半導體存儲器裝置，其中，下電極包括氧化釕。
30.根據(jù)權利要求四所述的半導體存儲器裝置，其中，下電極具有30A至500A的范圍內(nèi)的厚度并用作用于形成氧化鈦介電層的種子層。
全文摘要
本發(fā)明提供了電容器及其形成方法、半導體存儲器裝置及其制造方法。一種半導體存儲器裝置中的電容器包括下電極，形成在基板上，所述下電極由具有金紅石晶體結(jié)構的導電金屬氧化物形成；氧化鈦介電層，在下電極上，氧化鈦介電層具有金紅石晶體結(jié)構并包括用于減小漏電流的雜質(zhì)；上電極，位于氧化鈦介電層上。一種形成半導體存儲器裝置中的電容器的方法包括以下步驟在基板上形成下電極，所述下電極包括具有金紅石晶體結(jié)構的導電金屬氧化物；在下電極上形成氧化鈦介電層，氧化鈦介電層具有金紅石晶體結(jié)構并具有用于減小漏電流的雜質(zhì)；在氧化鈦介電層上形成上電極。
文檔編號H01L23/64GK102543964SQ201110364899
公開日2012年7月4日 申請日期2011年11月11日 優(yōu)先權日2010年11月15日
發(fā)明者卓容奭, 曹圭鎬, 權五成, 金完敦, 金汎錫 申請人:三星電子株式會社