專利名稱：具有超級接口的溝槽型功率晶體管組件及其制作方法
技術領域：
本發(fā)明涉及一種溝槽型功率晶體管組件及其制作方法，特別涉及一種具有超級接口的溝槽型功率晶體管組件及其制作方法。
背景技術：
在功率晶體管組件中，漏極與源極間導通電阻RDS(on)的大小與組件的功率消耗成正比，因此降低導通電阻RDS(on)的大小可減少功率晶體管組件所消耗的功率。于導通電阻RDS(on)中，用于耐壓的外延層所造成的電阻值所占的比例為最高。雖然增加外延層中導電物質的摻雜濃度可降低外延層的電阻值，但外延層的作用為用于承受高電壓。若增加摻雜濃度會降低外延層的崩潰電壓，因而降低功率晶體管組件的耐壓能力。為了維持或提升功率晶體管組件的耐壓能力，并降低外延層的電阻值，目前已發(fā)展出一種具有超級接口(super junction)的功率晶體管組件，以兼具高耐壓能力以及低導通電阻。于現(xiàn)有功率晶體管組件中，基底上形成有沿著水平方向交替設置P型外延層與N型外延層，使P型外延層與N型外延層形成多個PN接面，彼此平行且垂直于基底表面。現(xiàn)有制作功率晶體管組件的方法利用刻蝕工藝于N型外延層中形成多個深溝槽，然后于深溝槽中填入P型外延層。然而，深溝槽的深寬比具有一定大小，且現(xiàn)有的刻蝕工藝所制作出的溝槽的深寬比有一定的限制，因此P型外延層也不易完整填充于溝槽中，而容易于其中產(chǎn)生空隙，使超級接口有缺陷。有鑒于此，提供一種具有超級接口的功率晶體管組件及其制作方法，來避免形成有缺陷的超級接口實為本領域的技術人員努力的目標。

發(fā)明內容
本發(fā)明的主要目的在于提供一種具有超級接口的溝槽型功率晶體管組件及其制作方法，以避免形成有缺陷的超級接口。為達上述的目的，本發(fā)明提供一種具有超級接口的溝槽型功率晶體管組件的制作方法。首先，提供一基底，且基底具有一第一導電類型。然后，于基底上形成一外延層，且外延層具有不同于第一導電類型的一第二導電類型。接著，于外延層中形成至少一穿孔，貫穿外延層。隨后，于穿孔的兩側的外延層中分別形成兩個漏極摻雜區(qū)，且漏極摻雜區(qū)從外延層的上表面延伸至與基底相接觸，其中漏極摻雜區(qū)具有第一導電類型。接著，于穿孔中填入一絕緣層，且絕緣層的上表面低于外延層的上表面。然后，于絕緣層上的穿孔的各側的外延層中分別形成一信道摻雜區(qū)，使位于絕緣層上的穿孔的各側的各漏極摻雜區(qū)轉變?yōu)楦餍诺罁诫s區(qū)，其中信道摻雜區(qū)具有第二導電類型。隨后，于絕緣層上的穿孔中形成一柵極結構。然后，于穿孔的各側的外延層中分別形成一源極摻雜區(qū)，且源極摻雜區(qū)具有第一導電類型。為達上述的目的，本發(fā)明還提供一種具有超級接口的溝槽型功率晶體管組件的制作方法。首先，提供一基底，且基底具有一第一導電類型。然后，于基底上形成一第一外延層，且第一外延層具有不同于第一導電類型的一第二導電類型。接著，于第一外延層中形成至少一第一穿孔，貫穿第一外延層。其后，于第一穿孔的兩側的第一外延層中分別形成兩個漏極摻雜區(qū)，且漏極摻雜區(qū)從第一外延層的上表面延伸至與基底相接觸，其中漏極摻雜區(qū)具有第一導電類型。之后，于第一穿孔中填滿一絕緣層。接著，于第一外延層與絕緣層上形成一第二外延層，且第二外延層具有第二導電類型。然后，于第二外延層中形成至少一第二穿孔，暴露出絕緣層。接著，于第二穿孔中形成一柵極結構。隨后，于第二穿孔的兩側的第二外延層中分別形成兩個源極摻雜區(qū)，且源極摻雜區(qū)具有第一導電類型。為達上述的目的，本發(fā)明提供一種具有超級接口的溝槽型功率晶體管組件，包括一基底、一第一外延層、至少兩個漏極摻雜區(qū)、一絕緣層、至少兩個信道摻雜區(qū)、一柵極結構以及至少兩個源極摻雜區(qū)?；拙哂幸坏谝粚щ婎愋?。第一外延層設于基底上，且具有至少一穿孔，其中第一外延層具有不同于第一導電類型的一第二導電類型。漏極摻雜區(qū)設于穿孔兩側的第一外延層中，且與基底相接觸，其中漏極摻雜區(qū)具有第一導電類型。絕緣層設于穿孔中，且絕緣層的上表面低于第一外延層的上表面。信道摻雜區(qū)分別設于漏極摻雜區(qū)上的第一外延層中，并分別與漏極摻雜區(qū)相接觸，其中信道摻雜區(qū)具有第二導電類型。柵極結構設于絕緣層上的穿孔中。源極摻雜區(qū)分別設于穿孔兩側的第一外延層中，并分別與信道摻雜區(qū)相接觸，其中源極摻雜區(qū)具有第一導電類型。為達上述的目的，本發(fā)明還提供一種具有超級接口的溝槽型功率晶體管組件，包括一基底、一第一外延層、至少兩個漏極摻雜區(qū)、一絕緣層、一第二外延層、一柵極結構以及至少兩個源極摻雜區(qū)。基底具有一第一導電類型。第一外延層設于基底上，且具有至少一第一穿孔，其中第一外延層具有不同于第一導電類型的一第二導電類型。漏極摻雜區(qū)設于第一穿孔兩側的第一外延層中，且各漏極摻雜區(qū)從第一外延層的上表面延伸至與基底相接觸，其中漏極摻雜區(qū)具有第一導電類型。絕緣層填滿第一穿孔。第二外延層設于第一外延層上，并與漏極摻雜區(qū)相接觸，且第二外延層具有至少一第二穿孔，設于絕緣層上，其中第二外延層具有第二導電類型。柵極結構設于絕緣層上的第二穿孔中。源極摻雜區(qū)分別設于第二穿孔兩側的第二外延層中，其中源極摻雜區(qū)具有第一導電類型。本發(fā)明利用斜角度離子注入工藝或氣相摻雜工藝于外延層中形成漏極摻雜區(qū)，使所形成的超級接口具有平整性。借此，可避免在直接于外延層的穿孔中填入另一外延層的情況下因所填入的外延層產(chǎn)生空隙而造成超級接口有缺陷。


圖1至圖9為本發(fā)明一第一優(yōu)選實施例的具有超級接口的溝槽型功率晶體管組件的制作方法示意圖。圖10與圖11為本發(fā)明一第二優(yōu)選實施例的具有超級接口的溝槽型功率晶體管組件的制作方法示意圖。圖12與圖15為本發(fā)明一第三優(yōu)選實施例的具有超級接口的溝槽型功率晶體管組件的制作方法示意圖。其中，附圖標記說明如下:100溝槽型功率晶體管組件102基底
104外延層104a穿孔
106襯墊層108井區(qū)
110第一硬掩模層112第二硬掩模層
113絕緣材料層114漏極摻雜區(qū)
116絕緣層118信道摻雜區(qū)
120柵極結構122柵極絕緣層
124柵極導電層126源極摻雜區(qū)
128介電層128a接觸洞
130源極金屬層132漏極金屬層
134氧化層200溝槽型功率晶體管組件
202第一外延層202a第一穿孔
204第一硬掩模層206絕緣材料層
208絕緣層210第二外延層
210a第二穿孔
具體實施例方式請參考圖1至圖9，圖1至圖9，圖1至圖9為本發(fā)明一第一優(yōu)選實施例的具有超級接口的溝槽型功率晶體管組件的制作方法示意圖，其中圖9為本發(fā)明第一優(yōu)選實施例的具有超級接口的溝槽型功率晶體管組件的剖面示意圖。如圖1所示，首先提供一基底102，例如:硅晶圓，且基底102具有一第一導電類型。然后，利用一外延工藝，例如:物理氣相沉積工藝或化學氣相沉積工藝，于基底102上形成一外延層104,且外延層104具有不同于第一導電類型的一第二導電類型。隨后，于外延層104上形成一襯墊層106。然后，利用一第二導電類型的離子注入工藝與一熱趨入工藝，于外延層104中形成一井區(qū)108，且井區(qū)108具有第二導電類型。并且，本實施例的第一導電類型與第二導電類型分別為N型與P型，但不限于此，也可互換。于本發(fā)明的其它實施例中，襯墊層106也可選擇性地未形成于外延層104上，且井區(qū)108也可選擇性地未形成于外延層104中。如圖2所不,進行一沉積工藝,于襯墊層106上形成一第一硬掩模層110,例如:氮化娃。然后，進行另一沉積工藝，于第一硬掩模層110上形成一第二硬掩模層112,例如:氧化娃。接著，圖案化第二硬掩模層112、第一硬掩模層110以及襯墊層106,以形成一開口，暴露出P型外延層104。然后，以第二硬掩模層112為掩模，進行一刻蝕工藝，于P型外延層104中形成多個穿孔104a，分別貫穿P型外延層104，且暴露出N型基底102。各穿孔104a可進一步延伸至N型基底102，但不限于此。此外，本發(fā)明的穿孔104a的數(shù)量不限為多個，也可僅為單一個。如圖3所示，接著，于各穿孔104a的兩側的P型外延層104與P型井區(qū)108中分別植入多個N型離子。于本實施例中，于P型外延層104與P型井區(qū)108中植入N型離子的步驟可利用一 N型斜角度離子注入工藝(tilt angle ion implantation process)或一 N型氣相摻雜工藝(vapor phase doping process),但不限于此。然后,進行一熱趨入工藝，于各穿孔104a的兩側的P型外延層104與P型井區(qū)108中分別形成兩個N型漏極摻雜區(qū)114，且N型漏極摻雜區(qū)114從P型外延層104的上表面延伸至與N型基底102相接觸。借此，N型漏極摻雜區(qū)114可與P型外延層104形成一 PN接面，也即超級接口，從P型外延層104延伸至N型基底102，且PN接面約略垂直N型基底102。隨后，進行另一沉積工藝，于第二硬掩模層112上形成一絕緣材料層113，例如:氧化硅，且絕緣材料層113填滿于各穿孔104a中。值得注意的是，本實施例利用斜角度離子注入工藝或氣相摻雜工藝將N型離子植入P型外延層104中，然后在通過熱趨入工藝擴散N型離子而形成N型漏極摻雜區(qū)114，使所形成的超級接口具有平整性，進而避免在直接于穿孔104a中填入N型外延層的情況下因N型外延層產(chǎn)生空隙而造成超級接口有缺陷。如圖4所示，然后，移除位于各穿孔104a外的絕緣材料層113與第二硬掩模層112。由于本實施例的絕緣材料層113與第二硬掩模層112是由相同材料所構成，因此移除位于各穿孔104a外的絕緣材料層與第二硬掩模層112的步驟可利用進行一研磨工藝來完成，但本發(fā)明不以此為限。接著，進行另一刻蝕工藝，移除各穿孔104a中的部分絕緣材料層113，以形成一絕緣層116，且絕緣層116的上表面低于P型外延層104的上表面。并且，P型井區(qū)108的底部約略與絕緣層116的上表面位于同一平面，但不限于此。如圖5所示，接著，于絕緣層116上的各穿孔104a的各側的P型井區(qū)108中植入多個P型離子。于本實施例中，于P型井區(qū)108中植入P型離子的步驟可利用一 P型斜角度離子注入工藝或一 P型氣相摻雜工藝，但不限于此。然后，進行一熱趨入工藝，于絕緣層116上的各穿孔104a的各側的P型井區(qū)108中形成一 P型信道摻雜區(qū)118，且此P型信道摻雜區(qū)118是利用前述的P型摻雜轉變絕緣層116上的各穿孔104a的各N型漏極摻雜區(qū)114，使各P型信道摻雜區(qū)118分別與其下方的各N型漏極摻雜區(qū)114相接觸。隨后，移除第一硬掩模層110以及襯墊層106，以暴露出P型外延層104的上表面。本實施例的P型信道摻雜區(qū)118可作為溝槽型功率晶體管組件100的信道區(qū)。于本發(fā)明的其它實施例中，植入N型離子的步驟與形成絕緣層的116步驟之間并不需進行熱趨入工藝，且N型漏極摻雜區(qū)114可與P型信道摻雜區(qū)118利用同一熱趨入工藝來形成。如圖6所示，接下來，于絕緣層116上的各穿孔104a中形成一柵極結構120。并且，柵極結構120包括一柵極絕緣層122與一柵極導電層124，且柵極絕緣層122設于柵極導電層124與P型井區(qū)108之間。于本實施例中，形成柵極結構120的步驟可先進行一熱氧化工藝，于暴露出的P型井區(qū)108的上表面以及絕緣層116上的各穿孔104a的側壁上形成一柵極絕緣層122。然后，進行另一沉積工藝，于柵極絕緣層122上形成一柵極導電層124，例如:多晶硅，且柵極導電層124填滿絕緣層116上的各穿孔104a。接著，進行一研磨工藝以及一回刻蝕工藝，移除位于各穿孔104a外的柵極導電層124，以于各穿孔104a中形成柵極結構120。本實施例的柵極導電層124是作為溝槽型功率晶體管組件的柵極。如圖7所示，然后，進行一微影工藝及一 N型離子注入工藝，于柵極導電層124的周圍P型信道摻雜區(qū)118的上方形成一 N型摻雜區(qū)，然后，再經(jīng)由一熱趨入工藝以于各P型信道摻雜區(qū)118上形成一 N型源極摻雜區(qū)126，作為溝槽型功率晶體管組件的源極，且各N型源極摻雜區(qū)126與各P型信道摻雜區(qū)118相接觸。如圖8所示，接著，于柵極絕緣層122以及柵極導電層124上覆蓋一介電層128。接著，進行一光刻工藝，于介電層128與柵極絕緣層122中形成多個接觸洞128a，以暴露出P型外延層104以及N型源極摻雜區(qū)126。于本發(fā)明的其它實施例中，于形成接觸洞128a之后，另可進行另一 P型離子注入工藝與另一熱趨入工藝，于各接觸洞128a所暴露的P型外延層104中形成一 P型接觸摻雜區(qū)，以降低接觸電阻，且P型接觸摻雜區(qū)與N型源極摻雜區(qū)126與P型井區(qū)108相接觸。如圖9所示，隨后，于介電層128上與接觸洞128a中形成一源極金屬層130。并且，于N型基底102下形成一漏極金屬層132。于本實施例中，形成源極金屬層130與漏極金屬層132的步驟可包含進行電漿濺鍍或電子束沉積等工藝，且源極金屬層130可包括鈦、氮化鈦、鋁、鎢等金屬或金屬化合物，但不限于此。至此已完成本實施例的溝槽型功率晶體管組件100。于本發(fā)明的其它實施例中，于形成源極金屬層130之前也可先于接觸洞128a中形成接觸插塞，或先于接觸洞128a底部的P型井區(qū)108上形成一阻障層。本發(fā)明的溝槽型功率晶體管組件及其制作方法并不以上述實施例為限。下文將繼續(xù)揭示本發(fā)明的其它實施例或變化形，然為了簡化說明并突顯各實施例或變化形之間的差異，下文中使用相同標號標注相同組件，并不再對重復部分作贅述。請參考圖10與圖11，且一并參考圖1至圖4以及圖5至圖9。圖10與圖11為本發(fā)明一第二優(yōu)選實施例的具有超級接口的溝槽型功率晶體管組件的制作方法示意圖。為了方便說明起見，與第一實施例相同的部分組件將使用相同標號標注。如圖1至圖4所示，本實施例的制作方法于形成絕緣層之前的步驟與第一實施例相同，因此在此不再贅述。如圖10所示，相較于第一實施例，本實施例的制作方法是于形成絕緣層的步驟之后另進行一熱氧化工藝，以于絕緣層116上的各穿孔104a的兩側壁上分別形成兩層氧化層134，并且在熱氧化工藝中被暴露出的各N型漏極摻雜區(qū)114的硅會與氧反應，因此鄰近各穿孔104a的各N型漏極摻雜區(qū)114的一部分轉變?yōu)楦餮趸瘜?34的一部分。然后，如圖11所示，進行一濕式刻蝕工藝，以移除氧化層134。值得注意的是，由于N型漏極摻雜區(qū)114是通過植入N型離子與熱趨入工藝所形成，因此在接近各穿孔104a的側壁的N型漏極摻雜區(qū)114會具有較高的摻雜濃度。本實施例是利用熱氧化工藝將具有較高摻雜濃度的N型漏極摻雜區(qū)114轉變?yōu)檠趸瘜?34，接著利用刻蝕工藝移除氧化層134，以移除具有較高摻雜濃度的N型漏極摻雜區(qū)114，借此在后續(xù)形成P型信道摻雜區(qū)118的步驟中，可避免為了中和較高濃度的N型漏極摻雜區(qū)114而調高注入P型離子的濃度，進而可有效控制P型信道摻雜區(qū)118的摻雜濃度。如圖5至圖9所示，由于本實施例的制作方法中形成P型信道摻雜區(qū)118之后的步驟與第一實施例的制作方法相同，且所完成的功率晶體管組件100的結構也相同，如圖9所示，因此不再在此贅述。請參考圖12至圖15，圖12與圖15為本發(fā)明一第三優(yōu)選實施例的具有超級接口的溝槽型功率晶體管組件的制作方法示意圖，其中圖15為本發(fā)明第三優(yōu)選實施例的具有超級接口的溝槽型功率晶體管組件的剖面示意圖。如圖12所示，相較于第一實施例，本實施例的制作方法于提供N型基底102之后，于N型基底102上形成一 P型第一外延層202，并于P型第一外延層202上形成一第一硬掩模層204。然后，圖案化第一硬掩模層204,以暴露出P型第一外延層202。接著，以第一硬掩模層204為掩模,刻蝕P型第一外延層202,以于P型第一外延層202中形成多個第一穿孔202a，分別貫穿P型第一外延層202。如圖13所示，接著，于各第一穿孔202a的兩側的P型第一外延層202中分別植入多個N型離子。于本實施例中，于P型第一外延層202中植入N型離子的步驟可利用一 N型斜角度離子注入工藝或一 N型氣相摻雜工藝，但不限于此。然后，進行一熱趨入工藝，于各第一穿孔202a的兩側的P型第一外延層202中分別形成兩個N型漏極摻雜區(qū)114，且N型漏極摻雜區(qū)114從P型第一外延層202的上表面延伸至與N型基底102相接觸。借此，N型漏極摻雜區(qū)114可與P型第一外延層202形成一 PN接面，也即超級接口，從P型第一外延層202延伸至N型基底102，且PN接面約略垂直N型基底102。接著，于第一硬掩模層204上形成一絕緣材料層206，例如:氧化硅，且絕緣材料層206填滿于各第一穿孔202a中。如圖14所示，然后，移除位于各第一穿孔202a外的絕緣材料層206與第一硬掩模層204,以暴露出P型第一外延層202,并于各第一穿孔202a中填滿絕緣層208。由于本實施例的絕緣材料層206與第一硬掩模層204是由相同材料所構成，因此移除位于各第一穿孔202a外的絕緣材料層206與第一硬掩模層204的步驟可利用進行一研磨工藝來完成，但本發(fā)明不以此為限。接著，于絕緣層208與P型第一外延層202上形成一 P型第二外延層210。然后，于P型第二外延層210上形成一第二硬掩模層212，并圖案化第二硬掩模層212。隨后，以第二硬掩模層212為掩模，于P型第二外延層210中形成多個第二穿孔210a，分別對應各第一穿孔202a，以暴露出絕緣層208。接著，于各第二穿孔210a的兩側的P型第二外延層210中分別植入多個P型離子。于本實施例中，于P型第二外延層210中植入P型離子的步驟可利用一 P型斜角度離子注入工藝或一 P型氣相摻雜工藝，但不限于此。然后，進行一熱趨入工藝，于各第二穿孔210a的兩側的P型第二外延層210中分別形成兩個P型信道摻雜區(qū)118，且各P型信道摻雜區(qū)118從P型第二外延層210的上表面延伸至與各N型漏極摻雜區(qū)114相接觸。于本發(fā)明的其它實施例中，植入N型離子的步驟與形成絕緣層208的步驟之間并不需進行熱趨入工藝，且N型漏極摻雜區(qū)114可與P型信道摻雜區(qū)118于同一熱趨入工藝中同時形成。如圖15所示，接下來，移除第二硬掩模層212，以暴露出P型第二外延層210的上表面。隨后，于各第二穿孔210a中形成一柵極結構120，其中柵極結構120包括一柵極絕緣層122與一柵極導電層124，且柵極絕緣層122設于柵極導電層124與P型第二外延層210之間，并延伸至P型第二外延層210上。然后，于各第二穿孔210a的兩側的P型第二外延層210中分別形成兩個N型源極摻雜區(qū)126。借此，各P型信道摻雜區(qū)118位于各N型源極摻雜區(qū)126與各N型漏極摻雜區(qū)114之間。由于后續(xù)步驟與第一實施例相同，在此不再贅述。借此,可完成本實施例的溝槽型功率晶體管組件200。此外，本發(fā)明的第一穿孔202a與第二穿孔210a的數(shù)量不限分別為多個，也可分別僅為單一個。值得注意的是，本實施例的制作方法利用斜角度離子注入工藝或氣相摻雜工藝先于P型第一外延層202中形成N型漏極摻雜區(qū)114，使所形成的超級接口具有平整性。借此，可避免在直接于第一穿孔202a中填入N型外延層的情況下因N型外延層產(chǎn)生空隙而造成超級接口有缺陷。綜上所述，本發(fā)明利用斜角度離子注入工藝或氣相摻雜工藝于外延層中形成漏極摻雜區(qū)，使所形成的超級接口具有平整性。借此，可避免在直接于外延層的穿孔中填入另一外延層的情況下因所填入的外延層產(chǎn)生空隙而造成超級接口有缺陷。以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。凡在本發(fā)明的精神和原則的內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍的內。
權利要求
1.一種具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，包括: 提供一基底，且所述基底具有一第一導電類型； 于所述基底上形成一外延層，且所述外延層具有不同于所述第一導電類型的一第二導電類型； 于所述外延層中形成至少一穿孔，貫穿所述外延層； 于所述穿孔的兩側的所述外延層中分別形成兩個漏極摻雜區(qū)，且所述漏極摻雜區(qū)從所述外延層的上表面延伸至與所述基底相接觸，其中所述漏極摻雜區(qū)具有所述第一導電類型； 于所述穿孔中填入一絕緣層，且所述絕緣層的上表面低于所述外延層的上表面； 于所述絕緣層上的所述穿孔的各所述側的所述外延層中分別形成一信道摻雜區(qū)，其中所述信道摻雜區(qū)具有所述第二導電類型； 于所述絕緣層上的 所述穿孔中形成一柵極結構；以及 于各所述信道摻雜區(qū)上分別形成一源極摻雜區(qū)，且所述源極摻雜區(qū)具有所述第一導電類型。
2.如權利要求1所述的具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，形成所述外延層的步驟與形成所述穿孔的步驟之間，所述制作方法還包括: 于所述外延層上依序形成一第一硬掩模層以及一第二硬掩模層；以及 圖案化所述第二硬掩模層以及所述第一硬掩模層，以暴露出所述外延層。
3.如權利要求2所述的具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，形成所述外延層的步驟與形成所述第一硬掩模層的步驟之間，所述制作方法還包括: 于所述外延層上形成一襯墊層；以及 于所述外延層中形成一井區(qū)，且所述井區(qū)具有所述第二導電類型。
4.如權利要求2所述的具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，形成所述絕緣層的步驟包括: 于所述第二硬掩模層上形成一絕緣材料層，且所述絕緣材料層填滿所述穿孔； 進行一研磨工藝，移除位于所述穿孔外的所述絕緣材料層與所述第二硬掩模層；以及 進行一刻蝕工藝，移除所述穿孔中的部分所述絕緣材料層，以形成所述絕緣層。
5.如權利要求1所述的具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，形成所述漏極摻雜區(qū)的步驟包括一斜角度離子注入工藝或一氣相摻雜工藝。
6.如權利要求1所述的具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，于形成所述絕緣層的步驟與形成所述信道摻雜區(qū)的步驟之間，所述制作方法還包括: 于所述絕緣層上的所述穿孔的兩側壁上分別形成兩層氧化層，其中鄰近所述穿孔的各所述漏極摻雜區(qū)的一部分轉變?yōu)楦魉鲅趸瘜拥囊徊糠郑灰约斑M行一濕式刻蝕工藝，移除所述氧化層。
7.如權利要求1所述的具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，形成所述信道摻雜區(qū)的步驟包括一斜角度離子注入工藝或一氣相摻雜工藝。
8.如權利要求1所述的具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，于形成所述信道摻雜區(qū)的步驟與形成所述柵極結構的步驟之間，所述制作方法還包括移除所述第一硬掩模層以及所述襯墊層。
9.一種具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，包括: 提供一基底，且所述基底具有一第一導電類型； 于所述基底上形成一第一外延層，且所述第一外延層具有不同于所述第一導電類型的一第二導電類型； 于所述第一外延層中形成至少一第一穿孔，貫穿所述第一外延層； 于所述第一穿孔的兩側的所述第一外延層中分別形成兩個漏極摻雜區(qū)，且所述漏極摻雜區(qū)從所述第一外延層的上表面延伸至與所述基底相接觸，其中所述漏極摻雜區(qū)具有所述第一導電類型； 于所述第一穿孔中填滿一絕緣層； 于所述第一外延層與所述絕緣層上形成一第二外延層，且所述第二外延層具有所述第二導電類型； 于所述第二外延層中形成至少一第二穿孔，暴露出所述絕緣層； 于所述第二穿孔中形成一柵極結構；以及 于所述第二穿孔的兩側的所述第二外延層中分別形成兩個源極摻雜區(qū)，且所述源極摻雜區(qū)具有所述第一導電類型。
10.如權利要求9所述的具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，形成所述第一外延層的步驟與形成所述第一穿孔的步驟之間，所述制作方法還包括: 于所述第一外延層上 形成一硬掩模層；以及 圖案化所述硬掩模層，以暴露出所述第一外延層。
11.如權利要求10所述的具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，形成所述絕緣層的步驟包括: 于所述硬掩模層上形成一絕緣材料層，且所述絕緣材料層填滿所述第一穿孔；以及移除位于所述第一穿孔外的所述絕緣材料層與所述硬掩模層，以于所述第一穿孔中形成所述絕緣層。
12.如權利要求9所述的具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，形成所述漏極摻雜區(qū)的步驟包括一斜角度離子注入工藝或一氣相摻雜工藝。
13.如權利要求9所述的具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，于形成所述第二穿孔的步驟與形成所述柵極結構的步驟之間，所述制作方法還包括于所述第二穿孔的各所述側的所述第二外延層中分別形成一信道摻雜區(qū)。
14.如權利要求13所述的具有超級接口的溝槽型功率晶體管組件的制作方法，其特征在于，形成所述信道摻雜區(qū)的步驟包括一斜角度離子注入工藝或一氣相摻雜工藝。
15.一種具有超級接口的溝槽型功率晶體管組件，其特征在于，包括: 一基底，具有一第一導電類型； 一第一外延層，設于所述基底上，且具有至少一穿孔，其中所述第一外延層具有不同于所述第一導電類型的一第二導電類型； 至少兩個漏極摻雜區(qū)，設于所述穿孔兩側的所述第一外延層中，且與所述基底相接觸，其中所述漏極摻雜區(qū)具有所述第一導電類型； 一絕緣層，設于所述穿孔中，且所述絕緣層的上表面低于所述第一外延層的上表面；至少兩個信道摻雜區(qū)，分別設于所述漏極摻雜區(qū)上的所述第一外延層中，并分別與所述漏極摻雜區(qū)相接觸，其中所述信道摻雜區(qū)具有所述第二導電類型； 一柵極結構，設于所述絕緣層上的所述穿孔中；以及 至少兩個源極摻雜區(qū)，分別設于所述穿孔的所述側的所述第一外延層中，并分別與所述信道摻雜區(qū)相接觸，其中所述源極摻雜區(qū)具有所述第一導電類型。
16.如權利要求15所述的具有超級接口的溝槽型功率晶體管組件，其特征在于，還包括一井區(qū)，設于所述絕緣層上的所述第一外延層中，且具有所述第二導電類型，其中所述信道摻雜區(qū)與所述源極摻雜區(qū)設于所述井區(qū)中。
17.如權利要求15所述的具有超級接口的溝槽型功率晶體管組件，其特征在于，所述柵極結構包括一柵極導電層與一柵極絕緣層，且所述柵極絕緣層設于所述柵極導電層與所述第一外延層之間。
18.一種具有超級接口的溝槽型功率晶體管組件，其特征在于，包括: 一基底，具有一第一導電類型； 一第一外延層，設于所述基底上，且具有至少一第一穿孔，其中所述第一外延層具有不同于所述第一導電類型的一第二導電類型； 至少兩個漏極摻雜區(qū)，設于所述第一穿孔兩側的所述第一外延層中，且各所述漏極摻雜區(qū)從所述第一外延層的上表面延伸至與所述基底相接觸，其中所述漏極摻雜區(qū)具有所述第一導電類型； 一絕緣層，填滿所述第一穿孔； 一第二外延層，設于所述第一外延層上，并與所述漏極摻雜區(qū)相接觸，且所述第二外延層具有至少一第二穿孔，設于所述絕緣層上，其中所述第二外延層具有所述第二導電類型； 一柵極結構，設于所述絕緣層上的所述第二穿孔中；以及 至少兩個源極摻雜區(qū)，分別設于所述第二穿孔兩側的所述第二外延層中，其中所述源極摻雜區(qū)具有所述第一導電類型。
19.如權利要求18所述的具有超級接口的溝槽型功率晶體管組件，其特征在于，所述柵極結構包括一柵極導電層與一柵極絕緣層，且所述柵極絕緣層設于所述柵極導電層與所述第二外延層之間。
20.如權利要求18所述的具有超級接口的溝槽型功率晶體管組件，其特征在于，還包括至少兩個信道摻雜區(qū)，分別設于各所述漏極摻雜區(qū)與各所述源極摻雜區(qū)之間的所述第二外延層中，其中所述信道摻雜區(qū)具有所述第二導電類型。
全文摘要
本發(fā)明公開了一種具有超級接口的溝槽型功率晶體管組件的制作方法。首先，提供一具有一第一導電類型的基底。然后，于基底上形成一具有一第二導電類型的外延層。接著，于外延層中形成一穿孔，貫穿外延層。隨后，于穿孔的兩側的外延層中分別形成兩個具有第一導電類型的漏極摻雜區(qū)，且漏極摻雜區(qū)從外延層的上表面延伸至與基底相接觸。
文檔編號H01L29/78GK103187301SQ20121002014
公開日2013年7月3日 申請日期2012年1月21日 優(yōu)先權日2011年12月16日
發(fā)明者林永發(fā), 徐守一, 吳孟韋, 張家豪 申請人:茂達電子股份有限公司