專利名稱：封裝件結(jié)構(gòu)、封裝基板結(jié)構(gòu)及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及封裝件結(jié)構(gòu)、封裝基板結(jié)構(gòu)及其制法，特別是關(guān)于一種以打線方式電性連接芯片的封裝件結(jié)構(gòu)、封裝基板結(jié)構(gòu)及其制法。
背景技術(shù)：
在現(xiàn)行以焊線電性連接半導(dǎo)體芯片并承載該半導(dǎo)體芯片的封裝基板或?qū)Ь€架的結(jié)構(gòu)中，該半導(dǎo)體芯片的表面上形成有電極墊(electronic pad),該封裝基板也具有相對(duì)應(yīng)的打線墊，而導(dǎo)線架具有相對(duì)應(yīng)的導(dǎo)腳；將該芯片接置于該封裝基板的置晶區(qū)上或?qū)Ь€架的置晶座上后，再以焊線(金線)電性連接芯片的電極墊與封裝基板的打線墊或?qū)Ь€架的導(dǎo)腳，以電性連接芯片與封裝基板或?qū)Ь€架。有關(guān)以封裝基板作載件的封裝工藝中，一般于打線工藝之前，會(huì)先于該封裝基板的打線墊上電鍍?nèi)珂?金材的表面處理層，以提升該金線與該打線墊之間的電性耦合結(jié)合力，且可防止該打線墊氧化。而目前電鍍表面處理層的工藝種類繁多，大致可分為有電鍍線與無電鍍線。如圖1A及圖1A’所示，其為現(xiàn)有有電鍍線的電鍍工藝，通過于一具有置晶區(qū)A與線路層11的基板本體10上先形成一絕緣保護(hù)層12，且該絕緣保護(hù)層12形成有多個(gè)開孔120，以令各該打線墊110外露于各該開孔120。其中，該線路層11具有多個(gè)導(dǎo)電跡線Ila與多個(gè)導(dǎo)電盲孔11b，各該導(dǎo)電跡線Ila具有鄰近該置晶區(qū)A的打線墊110與遠(yuǎn)離該置晶區(qū)A的一端以連接導(dǎo)電盲孔11b，連接該導(dǎo)電盲孔Ilb的一端并具有延伸至基板本體10邊緣的電鍍線111，再將該基板本體10每一側(cè)的多個(gè)電鍍線111連接至一電鍍總線(或稱共享電鍍導(dǎo)線，圖未示)。接著，將具有呈矩陣式排列的多個(gè)基板本體10構(gòu)成的版面置入電鍍槽(圖未示)中，進(jìn)行電鍍工藝，使電流通過各該電鍍總線，以經(jīng)由各該電鍍線111分別輸送電流，而于各該打線墊Iio上以形成表面處理層14，再移除各該電鍍總線。然而，現(xiàn)有電鍍工藝中，需于各該導(dǎo)電跡線Ila上設(shè)計(jì)一電鍍線111，而于電鍍工藝完成后，各該電鍍線111仍保留于該基板本體10邊緣上，所以當(dāng)封裝基板結(jié)構(gòu)I應(yīng)用于高頻且電性效能較大的產(chǎn)品時(shí)，各該導(dǎo)電跡線Ila的信號(hào)傳遞容易受到該些電鍍線111的相互干擾而造成串音(cross-talk)現(xiàn)象，致使產(chǎn)品發(fā)生信號(hào)傳輸失真或不佳的問題。因此，業(yè)界遂提出一種無電鍍線(no plating line，NPL)的電鍍方法，可參閱中國臺(tái)灣專利第1223426號(hào)或如圖1B所示，其先在一基板本體10’上覆蓋一導(dǎo)電膜13，再于該導(dǎo)電膜13上形成第一阻層12a，以電鍍形成線路層11’;然后再形成第二阻層12b ;接著，借由導(dǎo)電膜13進(jìn)行電鍍工藝，以于該打線墊110’上電鍍形成表面處理層14’ ；之后移除該第一與第二阻層12a，12b及其所覆蓋的導(dǎo)電膜13。借由導(dǎo)電膜13取代多個(gè)電鍍線，以避免發(fā)生串音現(xiàn)象。然而，現(xiàn)有無電鍍線的電鍍方法中，需進(jìn)行兩次阻層的圖案化工藝，因阻層及光罩的材料費(fèi)與曝光、顯影工藝所用的設(shè)備費(fèi)均非常昂貴，導(dǎo)致NPL 藝的制作成本過高，且工藝冗長，所以不符合經(jīng)濟(jì)效益。之后進(jìn)行接置芯片16工藝于封裝基板上時(shí)，會(huì)先于該置晶區(qū)A的絕緣保護(hù)層12上形成膠層15以結(jié)合該芯片16。然而，以圖1A’為例，當(dāng)芯片16壓合該膠層15時(shí)，該膠層15會(huì)受到該芯片16擠壓而向外溢出，因而污染位于該置晶區(qū)A周圍的打線墊110，導(dǎo)致封裝基板結(jié)構(gòu)I的電性連接不良。再者，若增加該打線墊110與該置晶區(qū)A之間的距離D，雖可避免該打線墊110受到膠材的污染，但需增加該基板本體10的面積而使封裝基板結(jié)構(gòu)I無法滿足微小化的需求，且因須布設(shè)電鍍線111而縮小該線路層11的布線空間而限制布線的彈性化。另外，增加該打線墊110與該置晶區(qū)A之間的距離D，勢(shì)必增加打線工藝的金線(圖未示)長度，因而提高材料成本，而使產(chǎn)品制造成本增加。因此，如何克服上述現(xiàn)有技術(shù)的種種問題，實(shí)已成目前亟欲解決的課題。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明的其中一目的在于提供一種封裝件結(jié)構(gòu)、封裝基板結(jié)構(gòu)及其制法，以避免串音現(xiàn)象發(fā)生。本發(fā)明的另一目的在于提供一種封裝件結(jié)構(gòu)、封裝基板結(jié)構(gòu)及其制法，以降低成本、滿足微小化的需求與提升布線的彈性化。本發(fā)明所述的封裝件結(jié)構(gòu)，其包括:基板本體，其具有置晶區(qū)；線路層，其設(shè)于該基板本體上，且具有多個(gè)導(dǎo)電跡線，各該導(dǎo)電跡線具有鄰近該置晶區(qū)的第一端與遠(yuǎn)離該置晶區(qū)的第二端，該第一端具有打線墊，且對(duì)應(yīng)該置晶區(qū)至少一側(cè)邊的導(dǎo)電跡線的第二端連結(jié)有電鍍線，又該置晶區(qū)側(cè)邊的電鍍線的數(shù)量與同一置晶區(qū)側(cè)邊的打線墊的數(shù)量不相等；表面處理層，其形成于該打線墊上；以及芯片，其借由膠層結(jié)合于該置晶區(qū)上，并以多個(gè)焊線電性連接各該打線墊與該芯片。本發(fā)明所述的封裝基板結(jié)構(gòu)，其包括:基板本體，其具有置晶區(qū)；線路層，其設(shè)于該基板本體上，且具有多個(gè)導(dǎo)電跡線，各該導(dǎo)電跡線具有鄰近該置晶區(qū)的第一端與遠(yuǎn)離該置晶區(qū)的第二端，該第一端具有打線墊，且對(duì)應(yīng)該置晶區(qū)至少一側(cè)邊的導(dǎo)電跡線的第二端連結(jié)有電鍍線，又該置晶區(qū)側(cè)邊的電鍍線的數(shù)量與同一置晶區(qū)側(cè)邊的打線墊的數(shù)量不相等；以及表面處理層，其形成于該打線墊上。本發(fā)明所述的封裝基板結(jié)構(gòu)的制法，其包括:提供一基板本體，該基板本體上具有置晶區(qū)與位于該置晶區(qū)周圍的線路層，該線路層具有多個(gè)導(dǎo)電跡線，各該導(dǎo)電跡線具有相對(duì)的第一端與第二端，各該導(dǎo)電跡線的第一端具有打線墊，且對(duì)應(yīng)該置晶區(qū)至少一側(cè)邊的導(dǎo)電跡線的第二端連結(jié)有電鍍線，又該置晶區(qū)側(cè)邊的電鍍線的數(shù)量與同一置晶區(qū)側(cè)邊的打線墊的數(shù)量不相等；形成導(dǎo)電層于該置晶區(qū)邊緣，且該導(dǎo)電層位于該置晶區(qū)與該線路層之間，并令該導(dǎo)電層電性連接各該導(dǎo)電跡線；借該導(dǎo)電層與該電鍍線，于各該打線墊上電鍍形成表面處理層；以及移除該導(dǎo)電層。前述的制法中，各該導(dǎo)電跡線的第一端鄰近該置晶區(qū)，且該第二端遠(yuǎn)離該置晶區(qū)前述的制法中，該導(dǎo)電層的移除可以激光、化學(xué)液或刮刀移除方式為的。前述的制法中，該些打線墊可連結(jié)有延伸線以連接該導(dǎo)電層。前述的封裝基板結(jié)構(gòu)及其制法，還可形成膠層于該置晶區(qū)上，以供芯片借該膠層粘置于該置晶區(qū)上，且該芯片借由多個(gè)焊線電性連接該打線墊。前述的封裝件結(jié)構(gòu)、封裝基板結(jié)構(gòu)及其制法中，該置晶區(qū)側(cè)邊的電鍍線的數(shù)量可少于同一置晶區(qū)側(cè)邊的打線墊的數(shù)量，例如:該置晶區(qū)側(cè)邊的打線墊中僅有一者對(duì)應(yīng)的第二端連結(jié)有電鍍線。前述的封裝件結(jié)構(gòu)、封裝基板結(jié)構(gòu)及其制法，還可于移除該導(dǎo)電層時(shí)，一并形成對(duì)應(yīng)該導(dǎo)電層位置的凹槽，使該凹槽位于該置晶區(qū)與該線路層之間，且該打線墊連結(jié)有延伸線以連通該凹槽。前述的封裝件結(jié)構(gòu)、封裝基板結(jié)構(gòu)及其制法，還可形成接地部于該基板本體上。另外，前述的封裝件結(jié)構(gòu)、封裝基板結(jié)構(gòu)及其制法，于形成該導(dǎo)電層之后，且于電鍍形成該表面處理層之前，還可包括形成絕緣保護(hù)層于該基板本體與該線路層上，且該絕緣保護(hù)層形成有多個(gè)開孔，以令各該打線墊外露于各該開孔。由上可知，本發(fā)明封裝件結(jié)構(gòu)、封裝基板結(jié)構(gòu)及其制法，其借由在置晶區(qū)周圍形成有電鍍用與防溢膠用的凹槽，使該凹槽中的導(dǎo)電層可連通所有的導(dǎo)電跡線，所以只需于其中一導(dǎo)電跡線上設(shè)計(jì)電鍍線，即可于各該打線墊上電鍍形成表面處理層，因而于該基板本體上僅殘留有一電鍍線，使各該導(dǎo)電跡線的信號(hào)傳遞不會(huì)受到相鄰的電鍍線的干擾，而可避免發(fā)生串音現(xiàn)象，以克服產(chǎn)品信號(hào)傳輸失真或不佳的問題。此外，當(dāng)芯片壓合該膠層時(shí)，該膠層會(huì)受芯片擠壓，此時(shí)，受擠壓而溢出的膠材則會(huì)流入該凹槽中，因而可避免膠材污染打線墊而影響打線接合及電性的可靠度問題。又，因凹槽的設(shè)計(jì)，而無需增加該打線墊與該置晶區(qū)之間的距離，所以不需增加該基板本體的面積而使封裝基板結(jié)構(gòu)可滿足微小化的需求，且因僅須布設(shè)少許電鍍線而可保持該線路層的布線空間而可提升布線的彈性化。另外，也無須增加打線工藝的金線長度，因而可降低材料成本，使制造成本降低 。


圖1A為現(xiàn)有封裝基板的上視不意圖；圖1A’為現(xiàn)有封裝基板與芯片的剖面示意圖；圖1B為另一現(xiàn)有封裝基板的制法的首lJ面不意圖；圖2A至圖2D為本發(fā)明的封裝基板結(jié)構(gòu)的制法的剖面示意圖；其中，圖2A’及圖2B’分別為圖2A及圖2B的省略焊線的上視示意圖；圖2E為本發(fā)明的封裝件結(jié)構(gòu)的剖面示意圖；其中，圖2E’為圖2E的省略焊線的上視不意圖；以及圖3為本發(fā)明的封裝基板結(jié)構(gòu)的另一實(shí)施例的剖面示意圖；其中，圖3’為圖3的上視圖。主要組件符號(hào)說明1,2,3封裝基板結(jié)構(gòu)10，10’，20 基板本體11，11，，21 線路層11a,21a導(dǎo)電跡線lib,21b導(dǎo)電盲孔
110，110’，210 打線墊111，211，311 電鍍線12，22絕緣保護(hù)層120,220開孔12a第一阻層12b第二阻層13導(dǎo)電膜14，14’，24 表面處理層15，25膠層16，26芯片200，300a，300b 凹槽210a第一端210b 第二端212 延伸線

23 導(dǎo)電層260 電極墊27 焊線31 接地部A 置晶區(qū)D 距離
具體實(shí)施例方式以下借由特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)及功效。須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用以限定本發(fā)明可實(shí)施的限定條件，所以不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時(shí)，本說明書中所引用的如“上”、“上側(cè)”、“二”及“一”等的用語，也僅為便于敘述的明了，而非用以限定本發(fā)明可實(shí)施的范圍，其相對(duì)關(guān)系的改變或調(diào)整，在無實(shí)質(zhì)變更技術(shù)內(nèi)容下，也當(dāng)視為本發(fā)明可實(shí)施的范疇。請(qǐng)參閱圖2A至圖2E，其為本發(fā)明的封裝基板結(jié)構(gòu)的制法的剖面示意圖。如圖2A及圖2A’所不，一基板本體20上具有一置晶區(qū)A、位于該置晶區(qū)A周圍的線路層21、及位于該置晶區(qū)A與該線路層21之間的導(dǎo)電層23。此外，該線路層21具有多個(gè)導(dǎo)電跡線21a與多個(gè)導(dǎo)電盲孔21b，各該導(dǎo)電跡線21a具有鄰近該置晶區(qū)A的第一端210a與遠(yuǎn)離該置晶區(qū)A的第二端210b，各該第一端210a具有打線墊210，且該些打線墊210連結(jié)有延伸線212，各該第二端210b連接該導(dǎo)電盲孔21b，并于對(duì)應(yīng)該置晶區(qū)A各側(cè)的導(dǎo)電跡線21a中，僅于其中一側(cè)(如圖2A’所示的上側(cè))的其中一導(dǎo)電跡線21a的第二端210b具有電鍍線211，而于其它導(dǎo)電跡線21a的第二端210b上未形成有電鍍線。再者，該電鍍線211的數(shù)量位于該置晶區(qū)A的四側(cè)共一條，如圖2A’所示。然而布設(shè)該電鍍線211的數(shù)量不限定此種類型，可依后續(xù)電鍍工藝需要布設(shè)所需數(shù)量的電鍍導(dǎo)線。另外，該導(dǎo)電層23連接各該導(dǎo)電跡線21a的延伸線212，以令所有的導(dǎo)電跡線21a連接至同一導(dǎo)電層23。該導(dǎo)電層23作為后述電鍍金屬材料所需的電流傳導(dǎo)路徑，且該導(dǎo)電層23可為電鍍銅、金屬、合金或沉積數(shù)層金屬層、或?qū)щ姼叻肿硬牧?。該?dǎo)電層23可為一環(huán)形(如圖2A’所示)或多個(gè)對(duì)應(yīng)置晶區(qū)A各邊的長條狀(圖未示)，并無特別限制，只需將多個(gè)條的導(dǎo)電跡線連接至單一導(dǎo)電層即可，例如:置晶區(qū)的其中一側(cè)的多個(gè)導(dǎo)電跡線連接至單一導(dǎo)電層。前述導(dǎo)電層23最佳為以電鍍工藝形成導(dǎo)電跡線時(shí)，同時(shí)電鍍形成導(dǎo)電層23，以省去另外以其它工藝或材質(zhì)形成導(dǎo)電層23的時(shí)間與成本。于其它實(shí)施例中，該導(dǎo)電跡線21a的打線墊210也可直接連接該導(dǎo)電層23，而不需借由延伸線212。如圖2B及圖2B’所示，于該基板本體20與該線路層21上形成一絕緣保護(hù)層22，且該絕緣保護(hù)層22形成有多個(gè)開孔220，以令各該打線墊210與該導(dǎo)電層23外露于各該開孔220。而前述的絕緣保護(hù)層22也可形成開孔220僅顯露打線墊210，而無須顯露導(dǎo)電層23，其可依布設(shè)需求做不同設(shè)計(jì)。如圖2C所示，將該基板本體20的電鍍線211連接至一電鍍總線(或稱共享電鍍導(dǎo)線，圖未示)。再將具有呈矩陣式排列的多個(gè)基板本體20構(gòu)成的版面置入電鍍槽(圖未示)中，進(jìn)行電鍍工藝，使電流通過各該電鍍總線，以經(jīng)由該電鍍線211輸送電流至導(dǎo)電層23，而于各該打線墊210上電鍍形成表面處理層24。接著，移除該電鍍總線。于本實(shí)施例中，形成該表面處理層24的材質(zhì)為鎳/金(Ni/Au)、化鎳鈀浸金(Electroless Nicke 1/Electro I ess Palladium/Immersion Gold, ENEPIG)、及直接浸金(Direct Immersion Gold, DIG)的其中一者。此外，將該導(dǎo)電層23設(shè)計(jì)為一環(huán)形，只須進(jìn)行一次電鍍工藝，可節(jié)省工藝步驟與時(shí)間；若將該導(dǎo)電層23設(shè)計(jì)為多個(gè)長條狀，因置晶區(qū)A各邊分別進(jìn)行電鍍，所以有利于檢測(cè)與修補(bǔ)電鍍品質(zhì)，以提升產(chǎn)品可靠度。如圖2D所示，移除該導(dǎo)電層23。于本實(shí)施例中，是以激光燒灼的方式移除該導(dǎo)電層23，而于其它實(shí)施例中，也可用化學(xué)液或刮刀移除該導(dǎo)電層23。此外，于移除該導(dǎo)電層23時(shí)，可依需求同時(shí)形成對(duì)應(yīng)該導(dǎo)電層23位置的凹槽200。本發(fā)明的制法借由在該置晶區(qū)A與該線路層21之間形成導(dǎo)電層23，使該導(dǎo)電層23連通該線路層21所有的導(dǎo)電跡線21a，所以只需于該置晶區(qū)A的其中一側(cè)的其中一導(dǎo)電跡線21a上設(shè)計(jì)電鍍線211，即可于各該打線墊210上電鍍形成該表面處理層24。因此，相比于現(xiàn)有技術(shù)，本發(fā)明封裝基板結(jié)構(gòu)2不需每一導(dǎo)電跡線21a上均設(shè)計(jì)相對(duì)應(yīng)的電鍍線，所以當(dāng)應(yīng)用于高頻且電性效能較大的產(chǎn)品時(shí)，各側(cè)邊的各該導(dǎo)電跡線21a的信號(hào)傳遞不會(huì)受到單一電鍍線211的干擾，而可避免發(fā)生串音現(xiàn)象，以克服產(chǎn)品信號(hào)傳輸失真或不佳的問題。此外，本發(fā)明的制法無需進(jìn)行如NPL工藝中的阻層圖案化步驟，所以可省去阻層及光罩材料費(fèi)與曝光、顯影工藝所用的設(shè)備費(fèi)，因而可大幅降低制作成本，且縮短工藝時(shí)程，以符合經(jīng)濟(jì)效益。如圖2E所示，形成膠層25于該置晶區(qū)A上，以接置一芯片26，供多個(gè)如金線的焊線27電性連接各該打線墊210與該芯片的電極墊260。于本實(shí)施例中，該膠層25為銀膠。若有形成凹槽200，當(dāng)該芯片26設(shè)于該膠層25上時(shí)，該膠層25的膠材會(huì)受該芯片26擠壓而向外溢出，此時(shí)，該溢出的膠材會(huì)流入該凹槽200中，而不會(huì)流至該打線墊210上，所以可克服現(xiàn)有技術(shù)中因膠材外溢而污染打線墊的問題。因此，本發(fā)明的制法借由于移除該導(dǎo)電層23時(shí)一并形成該凹槽200，因而無須增加該打線墊210與該置晶區(qū)A之間的距離，所以不僅因無需增加該基板本體20的面積而使封裝基板結(jié)構(gòu)2可滿足微小化的需求，且因保留該線路層21的布線空間而可提升布線的彈性化。此外，也無需增加打線工藝的焊線27長度，而可降低材料成本，使制造成本降低。于另一實(shí)施例中，如圖3及圖3’所示，于移除該導(dǎo)電層23時(shí)，可依需求形成二圍繞該置晶區(qū)A的環(huán)形凹槽300a，300b，且內(nèi)圈的凹槽300a用以供膠層25的膠材流入，而外圈的凹槽300b可供膠層25的膠材流入以作進(jìn)一步的防護(hù)。此外，于移除該導(dǎo)電層23時(shí)，也可保留部分導(dǎo)電層23材質(zhì)，以形成一環(huán)狀的接地部31。于本實(shí)施例中，該接地部31位于該線路層21(打線墊210)與該置晶區(qū)A之間，如:位于該兩環(huán)形凹槽300a，300b之間。同時(shí)，該接地部31的形狀并不限于環(huán)狀，且其形成位置也無特別限制。另外，該電鍍線311的數(shù)量也可于該置晶區(qū)A的一側(cè)均一條(共四條)，如圖3’所
/Jn ο本發(fā)明還提供一種封裝基板結(jié)構(gòu)2，其包括:基板本體20、設(shè)于該基板本體20上的線路層21、以及形成于該線路層21上的表面處理層24。所述的基板本體20具有置晶區(qū)A?？梢佬枨笥谠撝镁^(qū)A與該線路層21之間設(shè)計(jì)凹槽200。所述的線路層21具有多個(gè)導(dǎo)電跡線21a，各該導(dǎo)電跡線21a具有鄰近該置晶區(qū)A(或凹槽200)的第一端210a與遠(yuǎn)離該置晶區(qū)A(或凹槽200)的第二端210b，該第一端210a具有打線墊210，且該打線墊210具有延伸線212以連通該凹槽200，且對(duì)應(yīng)該置晶區(qū)A各側(cè)邊的導(dǎo)電跡線21a中僅有一者的第二端210b連結(jié)有電鍍線211，311，可共為I至4條。所述的表面處理層24形成于該打線墊210上。所述的封裝基板結(jié)構(gòu)2還包括形成于該置晶區(qū)A上的膠層25，以接置芯片26，令該芯片26以焊線27電性連接該打線墊210，以形成一封裝件結(jié)構(gòu)。于另一實(shí)施例中，所述的封裝基板結(jié)構(gòu)3還包括設(shè)于該基板本體20上的接地部31，且該接地部31并未連接該線路層21。綜上所述，本發(fā)明的封裝件結(jié)構(gòu)、封裝基板結(jié)構(gòu)及其制法，借由該導(dǎo)電層連通所有的導(dǎo)電跡線，所以只需于少部分的導(dǎo)電跡線上設(shè)計(jì)電鍍線，即可進(jìn)行電鍍工藝。因此，該封裝基板結(jié)構(gòu)上因僅具有少數(shù)電鍍線，而有效避免音串干擾的問題。此外，因無需進(jìn)行如NPL工藝中的多次阻層圖案化步驟，所以可大幅降低制作成本。
再者，該凹槽可防止膠材流至打線墊上，所以可克服現(xiàn)有技術(shù)中因膠材所造成的種種問題，以滿足微小化的需求及使制造成本降低。此外，僅須布設(shè)少數(shù)電鍍線，所以可提升導(dǎo)電跡線的布線彈性。上述實(shí)施例僅用以例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修改。因此本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。
權(quán)利要求
1.一種封裝基板結(jié)構(gòu)，包括: 基板本體，具有置晶區(qū)； 線路層，設(shè)于該基板本體上，且具有多個(gè)導(dǎo)電跡線，各該導(dǎo)電跡線具有鄰近該置晶區(qū)的第一端與遠(yuǎn)離該置晶區(qū)的第二端，該第一端具有打線墊，且對(duì)應(yīng)該置晶區(qū)至少一側(cè)邊的導(dǎo)電跡線的第二端連結(jié)有電鍍線，又該置晶區(qū)側(cè)邊的電鍍線的數(shù)量與同一置晶區(qū)側(cè)邊的打線墊的數(shù)量不相等；以及 表面處理層，形成于該打線墊上。
2.一種封裝件結(jié)構(gòu)，包括: 基板本體，具有置晶區(qū)； 線路層，設(shè)于該基板本體上，且具有多個(gè)導(dǎo)電跡線，各該導(dǎo)電跡線具有鄰近該置晶區(qū)的第一端與遠(yuǎn)離該置晶區(qū)的第二端，該第一端具有打線墊，且對(duì)應(yīng)該置晶區(qū)至少一側(cè)邊的導(dǎo)電跡線的第二端連結(jié)有電鍍線，又該置晶區(qū)側(cè)邊的電鍍線的數(shù)量與同一置晶區(qū)側(cè)邊的打線墊的數(shù)量不相等； 表面處理層，形成于該打線墊上；以及 芯片，借由膠層結(jié)合于該置晶區(qū)上，并以多個(gè)焊線電性連接各該打線墊與該芯片。
3.根據(jù)權(quán)利要求1或2所述的結(jié)構(gòu)，其特征在于，該基板本體還具有位于該置晶區(qū)與該線路層之間的凹槽。
4.根據(jù)權(quán)利要求3所述的結(jié)構(gòu)，其特征在于，該打線墊連結(jié)有延伸線以連通該凹槽。
5.根據(jù)權(quán)利要求1 或2所述的結(jié)構(gòu)，其特征在于，該置晶區(qū)側(cè)邊的電鍍線的數(shù)量少于同一置晶區(qū)側(cè)邊的打線墊的數(shù)量。
6.根據(jù)權(quán)利要求5所述的結(jié)構(gòu)，其特征在于，該置晶區(qū)側(cè)邊的打線墊中僅有一者對(duì)應(yīng)的第二端連結(jié)有該電鍍線。
7.根據(jù)權(quán)利要求1或2所述的結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)還包括形成于該基板本體上的接地部。
8.根據(jù)權(quán)利要求1或2所述的結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)還包括形成于該基板本體與該線路層上的絕緣保護(hù)層，其形成有多個(gè)開孔，以令各該打線墊外露于各該開孔。
9.根據(jù)權(quán)利要求1所述的封裝基板結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)還包括形成于該置晶區(qū)上用以接置芯片的膠層。
10.一種封裝基板結(jié)構(gòu)的制法，包括: 提供一基板本體，該基板本體上具有置晶區(qū)與位于該置晶區(qū)周圍的線路層，該線路層具有多個(gè)導(dǎo)電跡線，各該導(dǎo)電跡線具有相對(duì)的第一端與第二端，各該導(dǎo)電跡線的第一端具有打線墊，且對(duì)應(yīng)該置晶區(qū)至少一側(cè)邊的導(dǎo)電跡線的第二端連結(jié)有電鍍線，又該置晶區(qū)側(cè)邊的電鍍線的數(shù)量與同一置晶區(qū)側(cè)邊的打線墊的數(shù)量不相等； 形成導(dǎo)電層于該置晶區(qū)邊緣，且該導(dǎo)電層位于該置晶區(qū)與該線路層之間，并令該導(dǎo)電層電性連接各該導(dǎo)電跡線； 借該導(dǎo)電層與該電鍍線，于各該打線墊上電鍍形成表面處理層；以及 移除該導(dǎo)電層。
11.根據(jù)權(quán)利要求10所述的封裝基板結(jié)構(gòu)的制法，其特征在于，各該導(dǎo)電跡線的第一端鄰近該置晶區(qū)，且該第二端遠(yuǎn)離該置晶區(qū)。
12.根據(jù)權(quán)利要求10所述的封裝基板結(jié)構(gòu)的制法，其特征在于，該些打線墊連結(jié)有延伸線以連接該導(dǎo)電層。
13.根據(jù)權(quán)利要求10所述的封裝基板結(jié)構(gòu)的制法，其特征在于，該導(dǎo)電層的移除以激光、化學(xué)液或刮刀移除方式為的。
14.根據(jù)權(quán)利要求10所述的封裝基板結(jié)構(gòu)的制法，其特征在于，該制法還包括形成膠層于該置晶區(qū)上，以供芯片借該膠層粘置于該置晶區(qū)上，且該芯片借由多個(gè)焊線電性連接該打線墊。
15.根據(jù)權(quán)利要求10所述的封裝基板結(jié)構(gòu)的制法，其特征在于，該制法還包括形成接地部于該基板本體上。
16.根據(jù)權(quán)利要求10所述的 封裝基板結(jié)構(gòu)的制法，其特征在于，該制法還包括于移除該導(dǎo)電層時(shí)，一并形成對(duì)應(yīng)該導(dǎo)電層位置的凹槽。
17.根據(jù)權(quán)利要求10所述的封裝基板結(jié)構(gòu)的制法，其特征在于，該置晶區(qū)側(cè)邊的電鍍線的數(shù)量少于同一置晶區(qū)側(cè)邊的打線墊的數(shù)量。
18.根據(jù)權(quán)利要求17所述的封裝基板結(jié)構(gòu)的制法，其特征在于，該置晶區(qū)側(cè)邊的打線墊中僅有一者對(duì)應(yīng)的第二端連結(jié)有該電鍍線。
19.根據(jù)權(quán)利要求10所 述的封裝基板結(jié)構(gòu)的制法，于形成該導(dǎo)電層之后，且于電鍍形成該表面處理層之前，還包括形成絕緣保護(hù)層于該基板本體與該線路層上，且該絕緣保護(hù)層形成有多個(gè)開孔，以令各該打線墊外露于各該開孔。
全文摘要
一種封裝件結(jié)構(gòu)、封裝基板結(jié)構(gòu)及其制法，該封裝基板結(jié)構(gòu)包括具有置晶區(qū)的基板本體、設(shè)于該置晶區(qū)外圍且具有打線墊的線路層、以及形成于打線墊上的表面處理層，該線路層具有多個(gè)導(dǎo)電跡線，且僅于其中一導(dǎo)電跡線具有電鍍線。借以避免過多電鍍線影響各該導(dǎo)電跡線的信號(hào)傳遞，所以可避免發(fā)生串音現(xiàn)象。
文檔編號(hào)H01L21/48GK103178034SQ20121003413
公開日2013年6月26日 申請(qǐng)日期2012年2月15日 優(yōu)先權(quán)日2011年12月21日
發(fā)明者陳嘉音, 劉玉菁, 張?jiān)颅? 王愉博 申請(qǐng)人:矽品精密工業(yè)股份有限公司