專利名稱：半導(dǎo)體承載件暨封裝件及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種承載件暨封裝件及其制法，尤其指一種半導(dǎo)體承載件暨封裝件及其制法。
背景技術(shù)：
四方平面無(wú)導(dǎo)腳(Quad Flat Non-Leaded,簡(jiǎn)稱QFN)半導(dǎo)體封裝件為一種使芯片座和接腳底面外露于封裝層底部表面的封裝單元，一般是采用表面粘著技術(shù)(surfacemount technology,簡(jiǎn)稱SMT)將四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件接置于印刷電路板上,借此以形成一具有特定功能的電路模塊。請(qǐng)參閱圖1A至圖1H，其為現(xiàn)有的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件及其制法的剖視圖。如圖1A所示，提供一具有相對(duì)的第一表面IOa與第二表面IOb的銅基材10。如圖1B所不，于該銅基材10的第二表面IOb上形成多個(gè)第一凹部101。如圖1C所示，于各該第一凹部101中填充樹脂材料11。如圖1D所示，于該銅基材10的第一表面IOa上形成阻層12，且該阻層12具有多個(gè)外露部分該第一表面IOa的阻層開孔120。如圖1E所不，于該銅基材10的外露的第一表面IOa與第二表面IOb上分別電鍍形成第一線路層13與第二線路層14，該第一線路層13具有一置晶墊131與多個(gè)電性連接墊 132。如圖1F所不,移除該阻層12,以外露部分該第一表面10a。如圖1G所示，對(duì)外露的該銅基材10進(jìn)行蝕刻，以形成連接該樹脂材料11且頂寬底窄的第二凹部102，使得剩余的該銅基材10被定義為分別對(duì)應(yīng)該置晶墊131與該等電性連接墊132的一置晶柱151與多個(gè)導(dǎo)電柱152。如圖1H所示，于該置晶墊131上設(shè)置半導(dǎo)體芯片16，并以多個(gè)焊線17電性連接該半導(dǎo)體芯片16與電性連接墊132，且于該第一表面IOa側(cè)形成包覆該半導(dǎo)體芯片16、焊線17與第一線路層13的封裝膠體18。然而，現(xiàn)有工藝是于電鍍形成第一線路層13之后，再對(duì)未被第一線路層13所覆蓋的銅基材10進(jìn)行蝕刻，但若蝕刻時(shí)間過(guò)長(zhǎng)，第一線路層13下方的銅基材10會(huì)過(guò)度蝕刻(over etching)與底切(undercut),使得第一線路層13突出于銅基材10,進(jìn)而容易導(dǎo)致第一線路層13剝離(peeling)或斷裂；此外，為了避免電性干擾，相鄰兩條線路的間必須有足夠的間距，例如40微米(μ m)，因此現(xiàn)有頂寬底窄的第二凹部102的底部寬度至少必須40微米，這使得頂部寬度會(huì)大于40微米，例如80微米，所以導(dǎo)致第一線路層13的間距大于40 μ m,而無(wú)法 達(dá)到細(xì)間距(fine pitch)的要求。因此，如何避免上述現(xiàn)有技術(shù)中的種種問(wèn)題，以解決四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的線路層容易剝離、及線路間距過(guò)大的問(wèn)題，實(shí)已成為目前亟欲解決的課題。

發(fā)明內(nèi)容
有鑒于上述現(xiàn)有技術(shù)的缺失，本發(fā)明的主要目的在于提供一種半導(dǎo)體承載件暨封裝件及其制法，能有效防止線路層剝離，并可達(dá)到線路細(xì)間距的效果。本發(fā)明的半導(dǎo)體承載件包括:介電層，其形成有貫穿該介電層的至少一置晶柱與多個(gè)導(dǎo)電柱，且該至少一置晶柱與多個(gè)導(dǎo)電柱具有相對(duì)的第一表面與第二表面；第一線路層，其形成于該第一表面?zhèn)鹊慕殡妼印⒅镁еc導(dǎo)電柱的端部上，且具有分別電性連接該置晶柱與導(dǎo)電柱的置晶墊與第一電性連接墊；以及第二線路層，其形成于該第二表面?zhèn)鹊慕殡妼?、置晶柱與導(dǎo)電柱的端部上，并具有分別對(duì)應(yīng)該置晶柱與導(dǎo)電柱的導(dǎo)熱墊與第二電性連接墊。本發(fā)明還提供一種半導(dǎo)體封裝件，其包括:介電層，其形成有貫穿該介電層的至少一置晶柱與多個(gè)導(dǎo)電柱，且該至少一置晶柱與多個(gè)導(dǎo)電柱具有相對(duì)的第一表面與第二表面；第一線路層，其形成于該第一表面?zhèn)鹊慕殡妼?、置晶柱與導(dǎo)電柱的端部上，并具有分別電性連接該置晶柱與導(dǎo)電柱的置晶墊與第一電性連接墊；第二線路層，其形成于該第二表面?zhèn)鹊慕殡妼?、置晶柱與導(dǎo)電柱的端部上，并具有分別對(duì)應(yīng)該置晶柱與導(dǎo)電柱的導(dǎo)熱墊與第二電性連接墊；半導(dǎo)體芯片，其設(shè)置于該置晶墊上；多個(gè)焊線，其電性連接該半導(dǎo)體芯片與第一電性連接墊；以及封裝膠體，其形成于該第一表面?zhèn)?，以包覆該半?dǎo)體芯片、焊線與第一線路層。本發(fā)明還提供一種半導(dǎo)體承載件的制法，其包括:于一具有相對(duì)的第一表面與第二表面的承載板的第一表面上形成多個(gè)凹部；于各該凹部中填入介電層；從該第二表面?zhèn)纫瞥糠衷摮休d板的厚度，以外露該介電層，以令所剩余的該承載板定義為至少一置晶柱與多個(gè)導(dǎo)電柱；以及于該第一表面?zhèn)鹊某休d板上形成第一線路層，并于該第二表面?zhèn)鹊某休d板上形成第二線路層，其中，該第一線路層具有分別電性連接該置晶柱與導(dǎo)電柱的置晶墊與第一電性連接墊，且該第二線路層具有分別對(duì)應(yīng)該置晶柱與導(dǎo)電柱的導(dǎo)熱墊與第二電性連接墊。本發(fā)明還提供一種半導(dǎo)體封裝件的制法，其包括:提供一半導(dǎo)體承載件，其包括:介電層，其形成有貫穿該介電層的至少一置晶柱與多個(gè)導(dǎo)電柱，且該至少一置晶柱與多個(gè)導(dǎo)電柱具有相對(duì)的第一表面與第二表 面；第一線路層，其形成于該第一表面?zhèn)鹊慕殡妼印⒅镁еc導(dǎo)電柱的端部上，且具有分別電性連接該置晶柱與導(dǎo)電柱的置晶墊與第一電性連接墊；第二線路層，其形成于該第二表面?zhèn)鹊慕殡妼印⒅镁еc導(dǎo)電柱的端部上，并具有分別對(duì)應(yīng)該置晶柱與導(dǎo)電柱的導(dǎo)熱墊與第二電性連接墊；于該置晶墊上設(shè)置半導(dǎo)體芯片，并以多個(gè)焊線電性連接該半導(dǎo)體芯片與第一電性連接墊；以及于該第一表面?zhèn)刃纬砂苍摪雽?dǎo)體芯片、焊線與第一線路層的封裝膠體。由上可知，因?yàn)楸景l(fā)明通過(guò)先完成包括介電層、置晶柱與導(dǎo)電柱的基材，之后再于該介電層、置晶柱與導(dǎo)電柱上形成線路層，因此可避免現(xiàn)有先形成線路層、再蝕刻基材的過(guò)度蝕刻與底切現(xiàn)象，進(jìn)而避免線路層剝離與斷裂的問(wèn)題；此外，由于線路層可形成在介電層上，而不受蝕刻后的置晶柱與導(dǎo)電柱的間距限制，故可達(dá)到細(xì)間距的效果。


圖1A至圖1H為現(xiàn)有的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件及其制法的剖視圖2A至圖2M為本發(fā)明的半導(dǎo)體承載件、半導(dǎo)體封裝件及其制法的第一實(shí)施例的剖視圖，其中，圖2L’為圖2L的局部俯視圖；以及圖3為本發(fā)明的半導(dǎo)體封裝件的第二實(shí)施例的剖視圖。主要組件符號(hào)說(shuō)明10銅基材10a, 20a第一表面10b, 20b第二表面101第一凹部102第二凹部11樹脂材料12阻層120阻層開孔13,26a第一線路層131，261a 置晶墊132電性連接墊
·
14,26b第二線路層151,201置晶柱152,202導(dǎo)電柱16，28半導(dǎo)體芯片17，29焊線18,30封裝膠體20承載板200凹部21a第一阻層21b第二阻層210第一阻層開孔22介電層23第三阻層24a第一導(dǎo)電層24b第二導(dǎo)電層25a第一圖案化阻層25b第二圖案化阻層250a第一圖案化開孔250b第二圖案化開孔262a第一電性連接墊263a跡線261b導(dǎo)熱墊262b第二電性連接墊27絕緣保護(hù)層
270絕緣保護(hù)層開孔31導(dǎo)電組件2半導(dǎo)體承載件3半導(dǎo)體封裝件。
具體實(shí)施例方式以下借由特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)及功效。須知，本說(shuō)明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說(shuō)明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用以限定本發(fā)明可實(shí)施的限定條件，故不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá) 成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時(shí)，本說(shuō)明書中所引用的如“上”、“側(cè)”、“頂”、“底”及“一”等用語(yǔ)，也僅為便于敘述的明了，而非用以限定本發(fā)明可實(shí)施的范圍，其相對(duì)關(guān)系的改變或調(diào)整，在無(wú)實(shí)質(zhì)變更技術(shù)內(nèi)容下，當(dāng)也視為本發(fā)明可實(shí)施的范疇。第一實(shí)施例請(qǐng)參閱圖2A至圖2M，其為本發(fā)明的半導(dǎo)體承載件、半導(dǎo)體封裝件及其制法的第一實(shí)施例的剖視圖，其中，圖2L’為圖2L的局部俯視圖。首先，如圖2A所示，提供一具有相對(duì)的第一表面20a與第二表面20b的承載板20，于該第一表面20a與第二表面20b上分別形成第一阻層21a與第二阻層21b，且該第一阻層21a形成有多個(gè)外露部分該第一表面20a的第一阻層開孔210,該承載板20的材質(zhì)為銅。如圖2B所示，以例如蝕刻的方式移除各該第一阻層開孔210中的部分該承載板20，以形成多個(gè)凹部200，且該凹部200呈寬度由第一表面20a向第二表面20b漸縮的形狀；接著，移除該第一阻層21a與第二阻層21b。如圖2C所不，于各該凹部200中與該第一表面20a上形成介電層22。如圖2D所不，以例如研磨的方式移除高于該第一表面20a的該介電層22。如圖2E所不，于該第一表面20a與介電層22上形成第三阻層23。如圖2F所示，從該第二表面20b側(cè)移除部分該承載板20的厚度，以外露該介電層22，使得剩余的該承載板20被定義為至少一置晶柱201與多個(gè)導(dǎo)電柱202。如圖2G所示，移除該第三阻層23，并以例如濺鍍的方式于該第一表面20a側(cè)與第二表面20b側(cè)的介電層22與承載板20上分別形成例如銅材質(zhì)的第一導(dǎo)電層24a與第二導(dǎo)電層24b。如圖2H所示，于該第一導(dǎo)電層24a與第二導(dǎo)電層24b上分別形成第一圖案化阻層25a與第二圖案化阻層25b，且該第一圖案化阻層25a與第二圖案化阻層25b分別具有對(duì)應(yīng)外露部分該第一導(dǎo)電層24a與第二導(dǎo)電層24b的第一圖案化開孔250a與第二圖案化開孔250b ο如圖21所示，于該第一圖案化開孔250a與第二圖案化開孔250b中分別電鍍形成第一線路層26a與第二線路層26b，并移除該第一圖案化阻層25a與第二圖案化阻層25b，其中，該第一線路層26a形成于該第一表面20a側(cè)的介電層22與承載板20上,并具有分別電性連接該置晶柱201與導(dǎo)電柱202的置晶墊261a與第一電性連接墊262a，該第二線路層26b形成于該第二表面20b側(cè)的介電層22與承載板20上，且具有分別對(duì)應(yīng)該置晶柱201與導(dǎo)電柱202的導(dǎo)熱墊261b與第二電性連接墊262b，此外，該第一線路層26a與第二線路層26b的材質(zhì)為銀、鎳/鈀/金、或鎳/金。如圖2J所示，移除外露的該第一導(dǎo)電層24a與第二導(dǎo)電層24b。如圖2K所示，于該第二表面20b側(cè)的介電層22與第二線路層26b上形成絕緣保護(hù)層27，且該絕緣保護(hù)層27具有多個(gè)對(duì)應(yīng)外露各該導(dǎo)熱墊261b與第二電性連接墊262b的絕緣保護(hù)層開孔270，至此即構(gòu)成本發(fā)明的半導(dǎo)體承載件2。接著，將該半導(dǎo)體承載件2上下翻轉(zhuǎn)，如圖2L所示，于該置晶墊261a上設(shè)置半導(dǎo)體芯片28，并以多個(gè)焊線29電性連接該半導(dǎo)體芯片28與第一電性連接墊262a，且于該第一表面20a側(cè)形成包覆該半導(dǎo)體芯片28、焊線29與第一線路層26a的封裝膠體30，還于各該絕緣保護(hù)層開孔270中形成例如焊球的導(dǎo)電組件31。要注意的是，于其它實(shí)施例中，如圖2L’所示，其為圖2L的局部俯視圖(然而省略該封裝膠體30)，接置該半導(dǎo)體芯片28的第一線路層26a除第一電性連接墊262a之外，也包含跡線(trace) 263a，以可縮短該焊線29的長(zhǎng)度，并降低成本；同理，該第二線路層26b也可包括跡線(未圖標(biāo))。如圖2M所示，進(jìn)行切單步驟，以構(gòu)成多個(gè)半導(dǎo)體封裝件3。第二實(shí)施例請(qǐng)參閱圖3，其為本發(fā)明的半導(dǎo)體封裝件的第二實(shí)施例的剖視圖。本實(shí)施例大致上 相同于第一實(shí)施例，其主要的不同之處在于本實(shí)施例的半導(dǎo)體封裝件3是將該半導(dǎo)體芯片28設(shè)置于該第二線路層26b上，至于本實(shí)施例的具體制法為本發(fā)明所屬技術(shù)領(lǐng)域的通常知識(shí)者依第一實(shí)施例所能輕易了解，故不在此加以贅述。本發(fā)明還提供一種半導(dǎo)體承載件2，其包括:介電層22 ;至少一置晶柱201與多個(gè)導(dǎo)電柱202,其貫穿該介電層22,且具有相對(duì)的第一表面20a與第二表面20b ;第一線路層26a,其形成于該第一表面20a側(cè)的介電層22、置晶柱201與導(dǎo)電柱202上,該第一線路層26a具有分別電性連接該置晶柱201與導(dǎo)電柱202的置晶墊261a與第一電性連接墊262a ；以及第二線路層26b，其形成于該第二表面20b側(cè)的介電層22、置晶柱201與導(dǎo)電柱202上，該第二線路層26b具有分別對(duì)應(yīng)該置晶柱201與導(dǎo)電柱202的導(dǎo)熱墊261b與第二電性連接墊262b。本發(fā)明又提供一種半導(dǎo)體封裝件3，其包括:介電層22 ;至少一置晶柱201與多個(gè)導(dǎo)電柱202,其貫穿該介電層22,且具有相對(duì)的第一表面20a與第二表面20b ;第一線路層26a,其形成于該第一表面20a側(cè)的介電層22、置晶柱201與導(dǎo)電柱202上,該第一線路層26a具有分別電性連接該置晶柱201與導(dǎo)電柱202的置晶墊261a與第一電性連接墊262a ；第二線路層26b，其形成于該第二表面20b側(cè)的介電層22、置晶柱201與導(dǎo)電柱202上，該第二線路層26b具有分別對(duì)應(yīng)該置晶柱201與導(dǎo)電柱202的導(dǎo)熱墊261b與第二電性連接墊262b ;半導(dǎo)體芯片28，其設(shè)置于該置晶墊261a上；多個(gè)焊線29，其電性連接該半導(dǎo)體芯片28與第一電性連接墊262a ;以及封裝膠體30，其形成于該第一表面20a側(cè)，且包覆該半導(dǎo)體芯片28、焊線29與第一線路層26a。于前述的半導(dǎo)體承載件2與半導(dǎo)體封裝件3中，還包括絕緣保護(hù)層27，其形成于該第二表面20b側(cè)的介電層22與第二線路層26b上，且該絕緣保護(hù)層27具有多個(gè)對(duì)應(yīng)外露各該導(dǎo)熱墊261b與第二電性連接墊262b的絕緣保護(hù)層開孔270。于本發(fā)明的半導(dǎo)體承載件2與半導(dǎo)體封裝件3中，該置晶柱201與導(dǎo)電柱202的柱徑是由該第一表面20a的端部朝該第二表面20b的端部遞增、或由該第二表面20b的端部朝該第一表面20a的端部遞增(未圖標(biāo)此情形)，且該第一線路層26a與第二線路層26b的材質(zhì)為銀、鎳/鈀/金、或鎳/金，該第一線路層26a (或第二線路層26b)還包括跡線263a。所述的半導(dǎo)體封裝件3中，還包括導(dǎo)電組件31，其形成于各該絕緣保護(hù)層開孔270中。綜上所述，相比于現(xiàn)有技術(shù)，由于本發(fā)明通過(guò)先完成包括介電層、置晶柱與導(dǎo)電柱的基材，之后再于該介電層、置晶柱與導(dǎo)電柱上形成線路層，因此可避免現(xiàn)有先形成線路層、再蝕刻基材的過(guò)度蝕刻與底切現(xiàn)象，進(jìn)而避免線路層剝離與斷裂的問(wèn)題；此外，由于線路層可形成在介電層上，而不受蝕刻后的置晶柱與導(dǎo)電柱的間距限制，故可達(dá)到細(xì)間距的效果。 上述實(shí)施例僅用以例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修改。因此本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。
權(quán)利要求
1.一種半導(dǎo)體承載件，其包括: 介電層，其形成有貫穿該介電層的至少一置晶柱與多個(gè)導(dǎo)電柱，且該至少一置晶柱與多個(gè)導(dǎo)電柱具有相對(duì)的第一表面與第二表面； 第一線路層，其形成于該第一表面?zhèn)鹊慕殡妼印⒅镁еc導(dǎo)電柱的端部上，且具有分別電性連接該置晶柱與導(dǎo)電柱的置晶墊與第一電性連接墊；以及 第二線路層，其形成于該第二表面?zhèn)鹊慕殡妼?、置晶柱與導(dǎo)電柱的端部上，并具有分別對(duì)應(yīng)該置晶柱與導(dǎo)電柱的導(dǎo)熱墊與第二電性連接墊。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體承載件，其特征在于，該半導(dǎo)體承載件還包括絕緣保護(hù)層，其形成于該第二表面?zhèn)鹊慕殡妼优c第二線路層上，且具有多個(gè)對(duì)應(yīng)外露各該導(dǎo)熱墊與第二電性連接墊的絕緣保護(hù)層開孔。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體承載件，其特征在于，該置晶柱與導(dǎo)電柱的柱徑由該第一表面的端部朝該第二表面的端部遞增。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體承載件，其特征在于，該第一線路層還包括跡線。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體承載件，其特征在于，該第二線路層還包括跡線。
6.一種半導(dǎo)體封裝件，其包括: 介電層，其形成有貫穿該介電層的至少一置晶柱與多個(gè)導(dǎo)電柱，且該至少一置晶柱與多個(gè)導(dǎo)電柱具有相對(duì)的第一表面與第二表面； 第一線路層，其形成于該第一表面?zhèn)鹊慕殡妼?、置晶柱與導(dǎo)電柱的端部上，并具有分別電性連接該置晶柱與導(dǎo)電柱的置晶墊與第一電性連接墊； 第二線路層，其形成于該第二表面?zhèn)鹊慕殡妼?、置晶柱與導(dǎo)電柱的端部上，并具有分別對(duì)應(yīng)該置晶柱與導(dǎo)電柱的導(dǎo)熱墊與第二電性連接墊； 半導(dǎo)體芯片，其設(shè)置于該置晶墊上； 多個(gè)焊線，其電性連接該半導(dǎo)體芯片與第一電性連接墊；以及 封裝膠體，其形成于該第一表面?zhèn)?，以包覆該半?dǎo)體芯片、焊線與第一線路層。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝件，其特征在于，該封裝件還包括絕緣保護(hù)層，其形成于該第二表面?zhèn)鹊慕殡妼优c第二線路層上，且具有多個(gè)對(duì)應(yīng)外露各該導(dǎo)熱墊與第二電性連接墊的絕緣保護(hù)層開孔。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體封裝件，其特征在于，該封裝件還包括形成于各該絕緣保護(hù)層開孔中的導(dǎo)電組件。
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝件，其特征在于，該置晶柱與導(dǎo)電柱的柱徑是由該第一表面的端部朝該第二表面的端部遞增。
10.根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝件，其特征在于，該置晶柱與導(dǎo)電柱的柱徑是由該第二表面的端部朝該第一表面的端部遞增。
11.根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝件，其特征在于，該第一線路層還包括跡線。
12.根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝件，其特征在于，該第二線路層還包括跡線。
13.一種半導(dǎo)體承載件的制法，其包括: 于一具有相對(duì)的第一表面與第二表面的承載板的第一表面上形成多個(gè)凹部； 于各該凹部中填入介電層； 從該第二表面?zhèn)纫瞥糠衷摮休d板的厚度，以外露該介電層，以令所剩余的該承載板定義為至少一置晶柱與多個(gè)導(dǎo)電柱；以及 于該第一表面?zhèn)鹊某休d板上形成第一線路層，并于該第二表面?zhèn)鹊某休d板上形成第二線路層，其中，該第一線路層具有分別電性連接該置晶柱與導(dǎo)電柱的置晶墊與第一電性連接墊，且該第二線路層具有分別對(duì)應(yīng)該置晶柱與導(dǎo)電柱的導(dǎo)熱墊與第二電性連接墊。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體承載件的制法，其特征在于，該第一線路層還形成于該第一表面?zhèn)鹊慕殡妼由?，且該第二線路層還形成于該第二表面?zhèn)鹊慕殡妼由稀?br> 15.根據(jù)權(quán)利要求13所述的半導(dǎo)體承載件的制法，其特征在于，形成該第一線路層與第二線路層的步驟還包括: 于該第一表面?zhèn)扰c第二表面?zhèn)鹊慕殡妼优c承載板上分別形成第一導(dǎo)電層與第二導(dǎo)電層； 于該第一導(dǎo)電層與第二導(dǎo)電層上分別形成第一圖案化阻層與第二圖案化阻層，且該第一圖案化阻層與第二圖案化阻層分別具有對(duì)應(yīng)外露部分該第一導(dǎo)電層與第二導(dǎo)電層的第一圖案化開孔與第二圖案化開孔； 于該第一圖案化開孔與第二圖案化開孔中分別電鍍形成該第一線路層與第二線路層；以及 移除該第一圖案化阻層與第二圖案化阻層及其所覆蓋的第一導(dǎo)電層與第二導(dǎo)電層。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體承載件的制法，其特征在于，該制法還包括于該第二表面?zhèn)鹊慕殡妼优c第二線路層上形成絕緣保護(hù)層，且該絕緣保護(hù)層具有多個(gè)對(duì)應(yīng)外露各該導(dǎo)熱墊與第二電性連接墊的絕緣保護(hù)層開孔。
17.根據(jù)權(quán)利要求13所述的半導(dǎo)體承載件的制法，其特征在于，該凹部呈寬度由第一表面向第二表面漸縮的形狀。
18.根據(jù)權(quán)利要求13所述的半導(dǎo)體承載件的制法，其特征在于，該第一線路層還包括跡線。
19.根據(jù)權(quán)利要求13所述的半導(dǎo)體承載件的制法，其特征在于，該第二線路層還包括跡線。
20.一種半導(dǎo)體封裝件的制法，其包括: 提供一半導(dǎo)體承載件，其包括: 介電層，其形成有貫穿該介電層的至少一置晶柱與多個(gè)導(dǎo)電柱，且該至少一置晶柱與多個(gè)導(dǎo)電柱具有相對(duì)的第一表面與第二表面； 第一線路層，其形成于該第一表面?zhèn)鹊慕殡妼?、置晶柱與導(dǎo)電柱的端部上，且具有分別電性連接該置晶柱與導(dǎo)電柱的置晶墊與第一電性連接墊； 第二線路層，其形成于該第二表面?zhèn)鹊慕殡妼印⒅镁еc導(dǎo)電柱的端部上，并具有分別對(duì)應(yīng)該置晶柱與導(dǎo)電柱的導(dǎo)熱墊與第二電性連接墊； 于該置晶墊上設(shè)置半導(dǎo)體芯片，并以多個(gè)焊線電性連接該半導(dǎo)體芯片與第一電性連接墊；以及 于該第一表面?zhèn)刃纬砂苍摪雽?dǎo)體芯片、焊線與第一線路層的封裝膠體。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體封裝件的制法，其特征在于，該制法還包括于該第二表面?zhèn)鹊慕殡妼优c第二線路層上形成絕緣保護(hù)層，且該絕緣保護(hù)層具有多個(gè)對(duì)應(yīng)外露各該導(dǎo)熱墊與第二 電性連接墊的絕緣保護(hù)層開孔。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體封裝件的制法，其特征在于，該制法還包括于各該絕緣保護(hù)層開孔中形成導(dǎo)電組件。
23.根據(jù)權(quán)利要求20所述的半導(dǎo)體封裝件的制法，其特征在于，該制法還包括進(jìn)行切單步驟。
24.根據(jù)權(quán)利要求20所述的半導(dǎo)體封裝件的制法，其特征在于，該置晶柱與導(dǎo)電柱的柱徑是由該第一表面的端部朝該第二表面的端部遞增。
25.根據(jù)權(quán)利要求20所述的半導(dǎo)體封裝件的制法，其特征在于，該置晶柱與導(dǎo)電柱的柱徑是由該第二表面的端部朝該第一表面的端部遞增。
26.根據(jù)權(quán)利要求20所述的半導(dǎo)體封裝件的制法，其特征在于，該第一線路層還包括跡線。
27.根據(jù)權(quán)利要求20所述的半導(dǎo)體封裝件的制法，其特征在于，該第二線路層還包括跡 線。
全文摘要
一種半導(dǎo)體承載件暨封裝件及其制法，該半導(dǎo)體承載件包括介電層、至少一置晶柱、多個(gè)導(dǎo)電柱、第一線路層與第二線路層，該置晶柱與導(dǎo)電柱貫穿該介電層，且具有相對(duì)的第一表面與第二表面，該第一線路層形成于該第一表面?zhèn)鹊慕殡妼?、置晶柱與導(dǎo)電柱上，且具有分別電性連接該置晶柱與導(dǎo)電柱的置晶墊與第一電性連接墊，該第二線路層形成于該第二表面?zhèn)鹊慕殡妼?、置晶柱與導(dǎo)電柱上，且具有分別對(duì)應(yīng)該置晶柱與導(dǎo)電柱的導(dǎo)熱墊與第二電性連接墊。本發(fā)明能有效防止線路層剝離，并可達(dá)到線路細(xì)間距的效果。
文檔編號(hào)H01L21/50GK103247578SQ20121005951
公開日2013年8月14日 申請(qǐng)日期2012年3月8日 優(yōu)先權(quán)日2012年2月1日
發(fā)明者白裕呈, 孫銘成, 蕭惟中, 林俊賢, 洪良易 申請(qǐng)人:矽品精密工業(yè)股份有限公司