專利名稱：用于功率集成電路的SiC-BJT器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子領(lǐng)域，尤其涉及一種碳化硅功率器件及其制作的相關(guān)方法，可用于功率集成電路。
背景技術(shù)：
隨著綠色環(huán)保理念在國際上的確立與推進，面對日益增長能源壓力，研究節(jié)約高效的能源和電子器件成為半導(dǎo)體行業(yè)急需關(guān)注的問題。世界上電能消耗的70%是來自于功率半導(dǎo)體器件，在許多應(yīng)用領(lǐng)域，功率半導(dǎo)體器件都是長時間工作，有些甚至可能每天二十四小時，毎年三百六十五天，因此如何提高功率半導(dǎo)體器件的效率對電能的有效利用有著至關(guān)重要的作用。碳化硅屬于寬禁帶半導(dǎo)體，本征載流子在高溫下仍能保持較低的濃度，因而能エ 作在很高的溫度下。在不產(chǎn)生雪崩擊穿的情況下，碳化硅可以承受的最大電場強度是硅材料的8倍以上，同時制作的器件導(dǎo)通電阻更小，因而工作效率可以大大提高。碳化硅同時也是極為良好的熱導(dǎo)體，在室溫下，4H-SiC碳化硅的熱導(dǎo)率為3. 7ff Cm-loC '比常見的金屬都高，因而碳化硅半導(dǎo)體材料能很好的將自身產(chǎn)生的熱量傳導(dǎo)出去，這使得碳化硅極為適合用于制作高壓，高功率的半導(dǎo)體器件。隨著功率器件的發(fā)展和它們配套的用于提供觸發(fā)信號的功率集成電路PIC也隨之迅速發(fā)展起來。功率集成電路是指將高壓功率器件與信號處理系統(tǒng)及外圍接ロ電路、保護電路、檢測診斷電路等集成在同一芯片的集成電路，又稱為智能功率集成電路SPIC。智能功率集成作為現(xiàn)代功率電子技術(shù)的核心技術(shù)之一，隨著微電子技術(shù)的發(fā)展，一方面向高壓高功率集成，包括基于單晶材料、外延材料和SOI材料的高壓集成技術(shù)發(fā)展，同時也向集成更多的控制包括時序邏輯、DSP及其固化算法等和保護電路的高密度功率集成發(fā)展，以實現(xiàn)功能更強的智能控制。由于集成電路的エ藝特殊型，通常只有橫向功率器件才能夠在單片系統(tǒng)上集成。 因而近年來一些碳化硅功率器件的研究者也在研究橫向器件的設(shè)計，如Spitz等人在2000 年報道的2. 7-kV, 3. 18- Q cm2的橫向DMOSFET, zhao JH等人在2006年報道的4H_SiC的常關(guān)型Lateral JFET，擊穿和特征阻抗分別為430-V 12. 4-mQ 現(xiàn)有的碳化硅雙極型晶體管如申請?zhí)枮?00610064203. 2的“具有碳化硅鈍化層的碳化硅雙極結(jié)型晶體管及其制造方法”專利，其公開結(jié)構(gòu)如圖I所示。碳化硅雙極型晶體管BJT器件由于具有更高的載流子調(diào)制和處理能力，較低的導(dǎo)通電阻，且器件沒有二次擊穿，因而受到研究者的關(guān)注。近年來有關(guān)SiC-BJT的研究有了很大進展，但是目前研究的內(nèi)容主要為三層外延層組成的分立器件，三層外延層分別制作器件的發(fā)射極、基極、集電極，其中發(fā)射極在器件頂部，集電極與基極分別在器件的底部與ー側(cè)，這種結(jié)構(gòu)利于制作分立的功率器件，而功率集成電路中所有電極需要設(shè)置在器件的同一側(cè)。分立器件由于電極位置不在同一側(cè)在集成電路設(shè)計中不能集成到芯片上，造成功率模塊電路的尺寸體積占用較大。

發(fā)明內(nèi)容
本發(fā)明目的在于針對上述技術(shù)的不足，提出一種可應(yīng)用于功率集成電路的 SiC-BJT器件結(jié)構(gòu)及其制作方法，減小功率模塊電路面積尺寸，節(jié)省制造成本。為實現(xiàn)上述目的，本發(fā)明提供的碳化硅雙極型晶體管，自下而上包括襯底I、p型緩沖層2、n型集電區(qū)3、p型基區(qū)4、n型發(fā)射區(qū)5、鈍化層6、p型歐姆接觸7、n型歐姆接觸
8、金屬電極9，其特征在于p型SiC緩沖層2摻雜濃度為I X IO16 7X 1016cm_3，n型集電區(qū)3摻雜濃度為2X IO17 7X IO17CnT3, p型基區(qū)4摻雜濃度為3X IO18 -SXlO1W, n型發(fā)射區(qū)5摻雜濃度為2X IO19 6X 1019cm_3，在鈍化層6與n型集電區(qū)3界面使用結(jié)終端技術(shù)添加的保護環(huán)10，集電極電極9C與基極電極9B設(shè)在同一平面，且在制作基極電極9B時刻蝕保留一部分金屬形成場板11。為實現(xiàn)上述目的，本發(fā)明提供的碳化硅雙極型晶體管的制作方法，包括如下步驟(I)在半絕緣的SiC襯底上生長厚度為2 5um的p型SiC緩沖層，其中鋁摻雜濃度為 IXlO18 7 X IO18CnT3 ；(2)在SiC緩沖層上生長厚度為5 15um的n型集電區(qū)，其中氮摻雜濃度為
5X IO15 5 X IO16Cm 3 ；(3)在n型集電區(qū)上生長厚度為0.4 Ium的P型基區(qū)，其中鋁摻雜濃度為 2 X IO17 7 X IO17CnT3 ；(4)在p型基區(qū)上生長厚度為0. 5 I. 2um的n型發(fā)射區(qū)，其中氮摻雜濃度為 2 X IO19 6 X IO19CnT3 ；(5)從最上層的n型發(fā)射區(qū)往下刻蝕出0. 5 Ium發(fā)射區(qū)臺面，從p型基區(qū)往下刻蝕出0. 2 0. 8um基區(qū)的臺面；(6)在刻蝕出的基區(qū)邊界處和集電區(qū)與基區(qū)的界面處，分別使用離子注入濃度為 IXlO18 5X IO18CnT3的鋁，形成基區(qū)p型歐姆接觸以及保護環(huán)，在集電區(qū)邊界處離子注入濃度為I X IO18 5 X IO18CnT3的氮，形成集電區(qū)的n型歐姆接觸；(7)在最上層的n型發(fā)射區(qū)以及刻蝕裸露出的基區(qū)、集電區(qū)上淀積Si02/Si3N4制作厚度為I. 2 2. 4um的表面鈍化層；(8)在對應(yīng)的n型歐姆接觸、p型歐姆接觸、發(fā)射區(qū)處刻蝕通孔，制作集電極、基板、 發(fā)射極，然后淀積金屬Ni或Ni/Al合金制作外接互聯(lián)引線及接觸點，其中在制作基極電極時刻蝕保留0. 5 Ium的金屬形成場板,完成整個器件的制作。(7)在最上層的n型發(fā)射區(qū)以及刻蝕裸露出的基區(qū)、集電區(qū)上淀積Si02/Si3N4制作厚度為I. 2 2. 4um的表面鈍化層；(8)在對應(yīng)的n型歐姆接觸、p型歐姆接觸、發(fā)射區(qū)處刻蝕通孔，制作集電極、基極和發(fā)射極的電極，其中集電極電極與基極電極位于同一平面，淀積金屬Ni或Ni/Al合金制作外接互聯(lián)引線及接觸點，其中在制作基極電極時刻蝕保留0. 5 Ium的金屬形成場板，完成整個器件的制作。本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點I.本發(fā)明提出的器件結(jié)構(gòu)適用于功率集成電路，能夠在單片襯底上制作多個器件，從而形成功率集成電路模塊，減小功率電路的面積尺寸。
2.本發(fā)明由于在基區(qū)與集電區(qū)之間增加了保護環(huán)結(jié)構(gòu)，可以明顯的提高器件的擊穿電壓。3.本發(fā)明由于在制作基極電極時添加了場板，減小基區(qū)與集電區(qū)界面電場密度， 可以提高基極與集電極擊穿電壓。


圖I是現(xiàn)有的碳化硅雙極型晶體管結(jié)構(gòu)圖；圖2是本發(fā)明碳化硅雙極型晶體管結(jié)構(gòu)圖；圖3是本發(fā)明器件的制作流程圖。
具體實施例方式參照附圖2，本發(fā)明的碳化硅雙極型晶體管包括碳化硅襯底l、p型緩沖層2、n型集電區(qū)3、p型基區(qū)4、n型發(fā)射區(qū)5、鈍化層6、p型歐姆接觸7、n型歐姆接觸8、金屬電極9、 保護環(huán)10和場板11。其中襯底I的正上方是厚度為2 5um，鋁摻雜濃度為I X IO18 7 X IO18CnT3的p型緩沖層2 ；p型緩沖層2正上方是厚度為5 15um，氮摻雜濃度為5 X IO15 5 X IO16CnT3的n 型集電區(qū)3 ；n型集電區(qū)3正上方是厚度為0. 4 lum，鋁摻雜濃度為3X IO17 8X IO17CnT3 的基區(qū)4 ；p型基區(qū)4的正上方是厚度為0. 5 I. 2um,鋁摻雜濃度為2 X IO19 6 X 1019cm_3 的n型發(fā)射區(qū)5 ;鈍化層6覆蓋在整個器件的最上層，其厚度為I. 2 2. 4um ；p型歐姆接觸 7在p型基區(qū)4的兩側(cè)，其中鋁摻雜濃度為I X IO18 5X IO18CnT3 ；n型歐姆接觸8在n型集電區(qū)3的兩側(cè)，其中氮摻雜濃度為I X IO18 5X IO18CnT3 ;發(fā)射極9A位于n型發(fā)射區(qū)5之上，基極9B位于p型歐姆接觸7之上，集電極9C位于n型歐姆接觸8之上，且基極9B與集電極9C位于同一平面；保護環(huán)10位于n型集電區(qū)3與p型基區(qū)4邊界處，其中鋁摻雜濃度為IX IO18 6X IO18CnT3 ;場板11位于基極9B處,其長度為0. 5 lum。碳化硅的摻雜區(qū)域可以通過外延エ藝或者離子エ藝注入形成，兩種エ藝制作的摻雜區(qū)域有著不同的特性，本發(fā)明歐姆接觸與保護環(huán)采用離子注入摻雜，其余集電區(qū)、基區(qū)、 發(fā)射區(qū)的摻雜均采用外延エ藝進行摻雜。參考圖3，本發(fā)明的制作方法給出如下三種實施例。實施例I第I步選用p型SiC襯底，清洗后，在p型襯底上外延生長厚度為2um的p型緩沖層，其中鋁摻雜濃度為7X1018cm_3，如圖3a。第2歩在p型緩沖層上外延生長厚度為5um的n型集電區(qū)，其中氮摻雜濃度為 5 X IO16Cm 3，如圖 3b o第3歩在n型集電區(qū)上外延生長厚度為Ium的p型基區(qū)，其中鋁摻雜濃度為 3X1017cm_3，如圖 3c。第4歩在p型基區(qū)上外延生長厚度為I. 2um的n型發(fā)射區(qū)，其中氮摻雜濃度為 2 X 1019cnT3，如圖 3d。第5歩從最上層的n型發(fā)射區(qū)往下刻蝕出Ium發(fā)射區(qū)臺面，從p型基區(qū)往下刻蝕出0. 8um基區(qū)的臺面，如圖3e。
第6步離子注入形成歐姆接觸與保護環(huán)，如圖3f。(6. I)在刻蝕出的基區(qū)邊界處和集電區(qū)與基區(qū)的界面處，分別使用離子注入濃度為IX IO18cnT3的鋁，形成基區(qū)p型歐姆接觸以及保護環(huán)；(6.2)在集電區(qū)邊界處離子注入濃度為I X IO18CnT3的氮，形成集電區(qū)的n型歐姆接觸。第7步在最上層的n型發(fā)射區(qū)以及刻蝕裸露出的基區(qū)、集電區(qū)上淀積Si3N4,制作厚度為2. 4um的表面鈍化層，如圖3g。第8步制作金屬電極與場板，如圖3h。(8. I)在n型歐姆接觸、p型歐姆接觸和發(fā)射區(qū)處刻蝕出集電極、基極和發(fā)射極的通孔；(8. 2)在刻蝕出的集電極與發(fā)射極通孔上淀積金屬Ni，在刻蝕出的基極通孔上淀積Ni/Al合金，使得基極，集電極位于同一平面；(8.3)刻蝕去掉多余的表層金屬制成集電極、基極和發(fā)射極電極，其中在基極電極處保留長度Ium的Ni/Al合金形成場板。實施例2步驟ー選用n型SiC襯底，清洗后，在n型襯底上外延生長厚度為5um的p型緩沖層，其中鋁摻雜濃度為5X1018cm_3，如圖3a。步驟ニ 在p型緩沖層上外延生長厚度為15um的n型集電區(qū)，其中氮摻雜濃度為
5X 1015cnT3，如圖 3b。步驟三在n型集電區(qū)上外延生長厚度為0. 4um的p型基區(qū)，其中鋁摻雜濃度為
8X 1017cnT3，如圖 3c。步驟四在p型基區(qū)上外延生長厚度為0. 5um的n型發(fā)射區(qū)，其中氮摻雜濃度為
6X 1019cnT3，如圖 3d。步驟五從最上層的n型發(fā)射區(qū)往下刻蝕出0. 5um發(fā)射區(qū)臺面，從p型基區(qū)往下刻蝕出0. 2um基區(qū)的臺面，如圖3e。步驟六離子注入形成歐姆接觸與保護環(huán)，如圖3f。(6. I)在刻蝕出的基區(qū)邊界處和集電區(qū)與基區(qū)的界面處，分別使用離子注入濃度為5X IO18cnT3的鋁，形成基區(qū)p型歐姆接觸以及保護環(huán)；(6. 2)在集電區(qū)邊界處離子注入濃度為5X IO18CnT3的氮，形成集電區(qū)的n型歐姆接觸。步驟七在最上層的n型發(fā)射區(qū)以及刻蝕裸露出的基區(qū)、集電區(qū)上氧化SiC，制作厚度為2. 4um的SiO2表面鈍化層，如圖3g。步驟八制作金屬電極，如圖3h。(8. I)在n型歐姆接觸、p型歐姆接觸和發(fā)射區(qū)處刻蝕出集電極、基極和發(fā)射極的通孔；(8. 2)在刻蝕出的集電極與發(fā)射極通孔上淀積金屬Ni，在刻蝕出的基極通孔上淀積Ni/Al合金，使得基極，集電極位于同一平面；(8. 3)刻蝕去掉多余的表層金屬制成集電極、基極和發(fā)射極電極，其中在基極電極處保留長度0. 5um的Ni/Al合金形成場板。
實施例3步驟A :選用p型SiC襯底，清洗后，在p型襯底上外延生長厚度為4um，鋁離子摻雜的P型SiC緩沖層，其摻雜濃度為3X1018cm_3，如圖3a。步驟B :在p型緩沖層上外延生長厚度為12um的n型集電區(qū)，其中氮摻雜濃度為 2 X 1016cnT3，如圖 3b。步驟C :在n型集電區(qū)上外延生長厚度為0. 7um的p型基區(qū)，其中鋁摻雜濃度為 5X IO17Cm 3,如圖 3c。步驟D :在p型基區(qū)上外延生長厚度為0. Sum的n型發(fā)射區(qū)，其中氮摻雜濃度為 4 X 1019cnT3，如圖 3d。步驟E :從最上層的n型發(fā)射區(qū)往下刻蝕出0. Sum發(fā)射區(qū)臺面，從p型基區(qū)往下刻蝕出0. 6um基區(qū)的臺面，如圖3e。步驟F :離子注入形成歐姆接觸與保護環(huán)，如圖3f。(Fl)在刻蝕出的基區(qū)邊界處和集電區(qū)與基區(qū)的界面處，分別使用離子注入濃度為 3X IO18CnT3的鋁，形成基區(qū)p型歐姆接觸以及保護環(huán)；(F2)在集電區(qū)邊界處離子注入濃度為3X1018cnT3的氮，形成集電區(qū)的n型歐姆接觸；步驟G :在最上層的n型發(fā)射區(qū)以及刻蝕裸露出的基區(qū)、集電區(qū)上淀積Si3N4制作厚度為2. Oum的表面鈍化層，如圖3g。步驟H :制作金屬電極，如圖3h。(HI)在n型歐姆接觸、p型歐姆接觸和發(fā)射區(qū)處刻蝕出集電極、基極和發(fā)射極的通孔；(H2)在刻蝕出的集電極與發(fā)射極通孔上淀積金屬Ni，在刻蝕出的基極通孔上淀積Ni/Al合金，使得基極，集電極位于同一平面；(H3)刻蝕去掉多余的表層金屬制成集電極、基極和發(fā)射極電極，其中在基極電極處保留長度0. 8um的Ni/Al合金形成場板。上述實施例不構(gòu)成對本發(fā)明的任何限制，如鋁離子、氮離子注入的劑量，需根據(jù)實際需要的載流子濃度來確定，特別是保護環(huán)0. 2 0. 6um與場板0. 5 Ium尺寸，需根據(jù)實際器件尺寸確定。本發(fā)明制作的BJT碳化硅襯底包括常用n型，p型的4H碳化硅襯底。
權(quán)利要求
1.ー種可用于功率集成電路的碳化硅雙極型晶體管，自下而上包括襯底(1)，P型緩沖層(2)，n型集電區(qū)(3)，p型基區(qū)⑷，n型發(fā)射區(qū)(5)，Si02/Si3N4鈍化層(6)，p型歐姆接觸(7)，n型歐姆接觸⑶，金屬電極(9)，其特征在于P型碳化硅緩沖層(2)的鋁摻雜濃度為I X IO18 7 X IO18CnT3 n型集電區(qū)(3)的氮摻雜濃度為5X IO15 5X IO16CnT3的；P型基區(qū)(4)的鋁摻雜濃度為3X1017 8X IO17CnT3 n型發(fā)射區(qū)(5)的氮摻雜濃度為2 X IO19 6 X 1019cm_3 P型歐姆接觸(7)的鋁摻雜濃度為I X IO18 5 X 1018cm_3 n型歐姆接觸⑶的氮摻雜濃度為I X IO18 5 X IO18CnT3在n型集電區(qū)(3)與Si02/Si3N4鈍化層(6)的界面設(shè)有保護環(huán)(10)，集電極電極(9C) 與基極電極(9B)設(shè)在同一平面，且在基極電極(9B)處設(shè)有場板(11)。
2.根據(jù)權(quán)利要求I中所述的碳化硅雙極型晶體管，其特征在于所述的p型緩沖層(2) 的厚度為2 5um ；n型集電區(qū)(3)的厚度為5 15um ；p型基區(qū)⑷的厚度為0. 4 Ium ；n型發(fā)射區(qū)(5)的厚度為0. 5 I. 2um，鈍化層(6)厚度為I. 2 2. 4um。
3.根據(jù)權(quán)利要求I中所述的碳化硅雙極型晶體管，其特征在于所述的基區(qū)厚度與摻雜濃度滿足如下關(guān)系
4.根據(jù)權(quán)利要求I中所述的碳化硅雙極晶體管，其特征在于所述的保護環(huán)(10)的摻雜濃度為 I X IO18 6 X IO18Cm 3,長度為 0. 2 0. 6um。
5.根據(jù)權(quán)利要求I中所述的碳化硅雙極晶體管，其特征在于所述的金屬場板(11)的長度為0. 5 Iunio
6.ー種可用于功率集成電路的碳化硅雙極型晶體管制作方法，包括如下步驟(1)在半絕緣的SiC襯底上生長厚度為2 5um的p型SiC緩沖層，其中鋁摻雜濃度為 IXlO18 7 X IO18CnT3 ；(2)在SiC緩沖層上生長厚度為5 15um的n型集電區(qū)，其中氮摻雜濃度為5X IO15 5X IO16Cm 3 ；(3)在n型集電區(qū)上生長厚度為0.4 Ium的p型基區(qū)，其中鋁摻雜濃度為2XIO17 7X IO17CnT3 ；(4)在p型基區(qū)上生長厚度為0.5 I. 2um的n型發(fā)射區(qū)，其中氮摻雜濃度為2 X IO19 6X IO19Cm 3 ；(5)從最上層的n型發(fā)射區(qū)往下刻蝕出0.5 Ium發(fā)射區(qū)臺面，從p型基區(qū)往下刻蝕出0.2 0. 8um基區(qū)的臺面；(6)在刻蝕出的基區(qū)邊界處和集電區(qū)與基區(qū)的界面處，分別使用離子注入濃度為 IXlO18 5X IO18CnT3的鋁，形成基區(qū)p型歐姆接觸以及保護環(huán)，在集電區(qū)邊界處離子注入濃度為I X IO18 5 X IO18CnT3的氮，形成集電區(qū)的n型歐姆接觸；(7)在最上層的n型發(fā)射區(qū)以及刻蝕裸露出的基區(qū)、集電區(qū)上淀積Si02/Si3N4制作厚度為I. 2 2. 4um的表面鈍化層；(8)在對應(yīng)的n型歐姆接觸、p型歐姆接觸、發(fā)射區(qū)處刻蝕通孔，制作集電極、基極和發(fā)射極的電極，其中集電極電極與基極電極位于同一平面，淀積金屬Ni或Ni/Al合金制作外接互聯(lián)引線及接觸點，其中在制作基極電極時刻蝕保留0. 5 Ium的金屬形成場板，完成整個器件的制作。
7.根據(jù)權(quán)利要求6中所述的碳化硅雙極型晶體管制作方法，其特征在于刻蝕基區(qū)臺面時將基區(qū)完全刻穿，即刻蝕到集電區(qū)以下0. 3 0. 6um深處，或者保留0. 2 0. 6um的基區(qū)用作鈍化；
8.根據(jù)權(quán)利要求6中所述的碳化硅雙極型晶體管制作方法，其特征在于保護環(huán)(10)采用場限環(huán)或結(jié)終端擴展エ藝制備，若采用場限環(huán)エ藝時，場限環(huán)的離子注入形成的保護環(huán)與基區(qū)的P型歐姆接觸同時形成；若采用結(jié)終端擴展エ藝時，離子注入?yún)^(qū)要在基區(qū)臺面刻蝕之后，鈍化之前完成。
9.根據(jù)權(quán)利要求6中所述的碳化硅雙極型晶體管制作方法，其特征在于金屬場板(11) 的制作是在淀積金屬層之后，通過對基極金屬層刻蝕形成。
全文摘要
本發(fā)明公開了一種可用于功率集成電路的SiC-BJT及其制作方法，主要解決現(xiàn)有SiC-BJT不能用于功率集成電路的問題。本發(fā)明的SiC-BJT自下而上包括SiC襯底(1)、p型緩沖層(2)、n型集電區(qū)(3)、p型基區(qū)(4)、n型發(fā)射區(qū)(5)、鈍化層(6)、p型歐姆接觸(7)位于p型基區(qū)(4)兩側(cè)、n型歐姆接觸(8)位于n型發(fā)射區(qū)(5)兩側(cè)、發(fā)射極(9A)位于n型發(fā)射區(qū)(5)上、基極(9B)位于p型歐姆接觸(7)上、集電極(9C)位于n型歐姆接觸(8)上，在集電區(qū)(3)與基區(qū)(4)界面處設(shè)有長度為0.2～0.6um的保護環(huán)(10)，在基極電極(9B)處設(shè)有長度為0.5～1um場板(11)。本發(fā)明具有體積小易于集成以及擊穿電壓高的優(yōu)點，可用于功率集成電路制備。
文檔編號H01L29/73GK102610638SQ20121007723
公開日2012年7月25日 申請日期2012年3月22日 優(yōu)先權(quán)日2012年3月22日
發(fā)明者呂紅亮, 寧旭斌, 張曉朋, 張玉明 申請人:西安電子科技大學(xué)