專利名稱:層疊型半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域:
這里公開的實(shí)施方式一般地說(shuō)涉及層疊型半導(dǎo)體裝置及其制造方法。
背景技術(shù):
為了實(shí)現(xiàn)半導(dǎo)體裝置的小型化、高功能化,在一個(gè)封裝內(nèi)層疊多個(gè)半導(dǎo)體芯片并密封的SiP (System in Package,系統(tǒng)級(jí)封裝)構(gòu)造的半導(dǎo)體裝置已經(jīng)實(shí)用化。SiP構(gòu)造的半導(dǎo)體裝置中,要求高速收發(fā)半導(dǎo)體芯片間的電氣信號(hào)。這樣的場(chǎng)合,在半導(dǎo)體芯片間的電氣連接采用微凸起。微凸起具有例如5 50 iim左右的直徑,以l(Tl00iim左右的間距在半導(dǎo)體芯片的表面形成。用微凸起連接半導(dǎo)體芯片間的場(chǎng)合,在使設(shè)置于上下的半導(dǎo)體芯片的凸起彼此對(duì) 位后,一邊加熱一邊壓接上下的半導(dǎo)體芯片,使凸起彼此連接。在上下的半導(dǎo)體芯片間的間隙,填充底部填充樹脂,以提高連接可靠性等。凸起連接時(shí),芯片間的間隙若過(guò)度減少,則發(fā)生凸起的過(guò)度壓碎和/或伴隨其的短路。因而,要求維持上下的半導(dǎo)體芯片間的間隙。而且,凸起連接后若半導(dǎo)體芯片發(fā)生翹曲,則可能在凸起間產(chǎn)生連接不良(斷開不良)。因而,要求提高填充底部填充樹脂前的半導(dǎo)體芯片間的連接強(qiáng)度。
發(fā)明內(nèi)容
層疊型半導(dǎo)體裝置中,存在提高填充底部填充樹脂前的半導(dǎo)體芯片間的連接強(qiáng)度的課題。根據(jù)一個(gè)實(shí)施方式,提供一種層疊型半導(dǎo)體裝置,具備第I半導(dǎo)體芯片,其具有具備第I連接區(qū)域和除上述第I連接區(qū)域以外的第I非連接區(qū)域的第I表面;第2半導(dǎo)體芯片,其具有具備與上述第I連接區(qū)域?qū)ο虻牡?連接區(qū)域和除上述第2連接區(qū)域以外的第2非連接區(qū)域的第2表面,層疊在上述第I半導(dǎo)體芯片上;第I凸起連接部,其設(shè)置在上述第I表面的上述第I連接區(qū)域和上述第2表面的上述第2連接區(qū)域之間,以電氣連接上述第I半導(dǎo)體芯片和上述第2半導(dǎo)體芯片;阻擋用突起,其在上述第I表面的上述第I非連接區(qū)域及上述第2表面的上述第2非連接區(qū)域的至少一方的區(qū)域局部地設(shè)置,且與上述第I非連接區(qū)域及上述第2非連接區(qū)域的另一方的區(qū)域以非粘接狀態(tài)接觸;粘接用突起,其在上述第I表面的上述第I非連接區(qū)域和上述第2表面的上述第2非連接區(qū)域之間局部地設(shè)置,與上述第I及第2表面粘接;和底部填充樹脂,其在上述第I半導(dǎo)體芯片的上述第I表面和上述第2半導(dǎo)體芯片的上述第2表面之間的間隙填充。
圖I是第I實(shí)施方式的層疊型半導(dǎo)體裝置的截面圖。圖2A至圖2C是第I實(shí)施方式的層疊型半導(dǎo)體裝置的第I制造工序的截面圖。圖3A及圖3B是第I實(shí)施方式的制造工序采用的第I及第2半導(dǎo)體芯片的凸起電極形成面的第I例的平面圖。
圖4是表示圖3A及圖3B所示第I半導(dǎo)體芯片和第2半導(dǎo)體芯片的組合狀態(tài)的平面透視圖。圖5是半導(dǎo)體芯片的厚度和半導(dǎo)體芯片單體的翹曲量的關(guān)系示圖。圖6A及圖6B是第I實(shí)施方式的制造工序采用的第I及第2半導(dǎo)體芯片的凸起電極形成面的第2例的平面圖。圖7是表示圖6A及圖6B所示第I半導(dǎo)體芯片和第2半導(dǎo)體芯片的組合狀態(tài)的平面透視圖。圖8A至圖SC是第I實(shí)施方式的層疊型半導(dǎo)體裝置的第2制造工序的截面圖。圖9是第2實(shí)施方式的層疊型半導(dǎo)體裝置的截面圖。
圖10是采用圖9所示層疊型半導(dǎo)體裝置的半導(dǎo)體封裝的截面圖。圖11是圖10所示半導(dǎo)體封裝的第I變形例的截面圖。圖12是圖10所示半導(dǎo)體封裝的第2變形例的截面圖。圖13是圖10所示半導(dǎo)體封裝的第3變形例的截面圖。圖14A至圖14F是第2實(shí)施方式的層疊型半導(dǎo)體裝置的制造工序的截面圖。圖15是第3實(shí)施方式的層疊型半導(dǎo)體裝置的截面圖。圖16A至圖16C是第3實(shí)施方式的層疊型半導(dǎo)體裝置的制造工序的截面圖。圖17A及圖17B是第3實(shí)施方式的制造工序采用的第I及第2半導(dǎo)體芯片的凸起電極形成面的平面圖。圖18是表示圖17A及圖17B所示第I半導(dǎo)體芯片和第2半導(dǎo)體芯片的組合狀態(tài)的平面透視圖。圖19是第3實(shí)施方式的層疊型半導(dǎo)體裝置的其他例的截面圖。圖20A及圖20B是第4實(shí)施方式的制造工序采用的第I及第2半導(dǎo)體芯片的凸起電極形成面的第I例的平面圖。圖21是表示圖20A及圖20B所示第I半導(dǎo)體芯片和第2半導(dǎo)體芯片的組合狀態(tài)的平面透視圖。圖22A及圖22B是第4實(shí)施方式的制造工序采用的第I及第2半導(dǎo)體芯片的凸起電極形成面的第2例的平面圖。圖23是表示圖22A及圖22B所示第I半導(dǎo)體芯片和第2半導(dǎo)體芯片的組合狀態(tài)的平面透視圖。圖24是第5實(shí)施方式的層疊型半導(dǎo)體裝置的截面圖。圖25A至圖25C是第5實(shí)施方式的層疊型半導(dǎo)體裝置的制造工序的截面圖。圖26A及圖26B是第6實(shí)施方式的制造工序采用的第I及第2半導(dǎo)體芯片的凸起電極形成面的平面圖。
具體實(shí)施例方式(第I實(shí)施方式)參照
第I實(shí)施方式的層疊型半導(dǎo)體裝置及其制造方法。圖I是第I實(shí)施方式的層疊型半導(dǎo)體裝置的圖。圖2A至圖2C、圖3A至圖3C及圖4是第I實(shí)施方式的層疊型半導(dǎo)體裝置的制造工序的示圖。層疊型半導(dǎo)體裝置I具備第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3。第I半導(dǎo)體芯片2的頂面(第I表面)2a具有第I連接區(qū)域,在第I連接區(qū)域內(nèi)形成第I凸起電極4。第2半導(dǎo)體芯片3的底面(第2表面)3a具有與第I連接區(qū)域?qū)ο?對(duì)置)的第2連接區(qū)域,在第2連接區(qū)域內(nèi)形成第2凸起電極5。第2半導(dǎo)體芯片3在將第2凸起電極5與第I凸起電極4連接的同時(shí),在第I半導(dǎo)體芯片2上層疊。即,第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3經(jīng)由第I凸起電極4和第2凸起電極5的連接體(凸起連接部)6,電氣及機(jī)械地連接。連接區(qū)域是指半導(dǎo)體芯片2、3的表面2a、3a中的凸起電極4、5的形成區(qū)域。凸起電極4、5是指形成電氣及機(jī)械地連接第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3的凸起連接部的電極。在第I及第2半導(dǎo)體芯片2、3的兩方形成凸起電極4、5的場(chǎng)合,作為凸起電極4、5的構(gòu)成,例示了焊料/焊料、Au/焊料、焊料/Au、Au/Au等的組合。作為形成凸起電極4、5的焊料,例示包括向Sn添加Cu、Ag、Bi、In等的Sn合金的無(wú)Pb焊料。作為無(wú)Pb焊料的 具體例,有Sn-Cu合金、Sn-Ag合金、Sn-Ag-Cu合金等。形成凸起電極4、5的金屬也可以用Cu、Ni、Sn、Pd、Ag等取代Au。這些金屬不限于單層膜,也可以是多個(gè)金屬的層疊膜。作為凸起電極4、5的形狀,例舉了半球狀、柱狀等的突起形狀,但是也可以是襯墊(焊盤)那樣的平坦形狀。作為凸起電極4、5的組合,例舉了突起體彼此的組合、突起體和平坦體的組合等。在第I半導(dǎo)體芯片2的頂面2a中的第I連接區(qū)域以外的區(qū)域(第I非連接區(qū)域)及第2半導(dǎo)體芯片3的底面3a中的第2連接區(qū)域以外的區(qū)域(第2非連接區(qū)域)的至少一方的區(qū)域,局部地設(shè)置阻擋用突起7,使得第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3之間的間隙(縫隙)成為設(shè)定的凸起電極4、5的連接高度(凸起連接部6的設(shè)定高度)。S卩,壓接第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3時(shí),它們的間隙(縫隙)由阻擋用突起7規(guī)定,因此,可以抑制凸起連接部6的過(guò)度壓碎和/或凸起電極4、5間的連接不良(斷開不良)等的發(fā)生。阻擋用突起7的前端與第I非連接區(qū)域及第2非連接區(qū)域的另一方的區(qū)域以非粘接狀態(tài)接觸。而且,在第I半導(dǎo)體芯片2的頂面2a中的第I非連接區(qū)域及第2半導(dǎo)體芯片3的底面3a中的第2非連接區(qū)域的至少一方的區(qū)域,局部地設(shè)置粘接用突起8,使得在連接第I凸起電極4和第2凸起電極5時(shí),強(qiáng)化第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3的連接狀態(tài)。在第I及第2非連接區(qū)域的至少一方的區(qū)域設(shè)置的粘接用突起8與第I及第2非連接區(qū)域的另一方的區(qū)域粘接。粘接用突起8在第I非連接區(qū)域和第2非連接區(qū)域之間局部地設(shè)置,與第I半導(dǎo)體芯片2的頂面2a和第2半導(dǎo)體芯片3的底面3a分別粘接。在經(jīng)由凸起連接部6連接的第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3之間的間隙,填充底部填充樹脂9。通過(guò)在第I半導(dǎo)體芯片2的第I非連接區(qū)域和第2半導(dǎo)體芯片3的第2非連接區(qū)域之間設(shè)置粘接用突起8,可以提高底部填充樹脂9填充前的第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3的連接強(qiáng)度。S卩,第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3在底部填充樹脂9填充以前,除了第I凸起電極4和第2凸起電極5的連接部6,還通過(guò)粘接用突起8連接。從而,可以提高底部填充樹脂9填充前的連接強(qiáng)度。設(shè)置在第I半導(dǎo)體芯片2的凸起電極4和設(shè)置在第2半導(dǎo)體芯片3的凸起電極5在例如加熱的同時(shí)通過(guò)壓接而連接。半導(dǎo)體芯片2、3的表面,通常設(shè)置聚酰亞胺樹脂膜這樣的有機(jī)絕緣膜作為保護(hù)膜。構(gòu)成半導(dǎo)體芯片2、3的硅基板的熱膨脹系數(shù)為3ppm左右,而聚酰亞胺樹脂的熱膨脹系數(shù)大到35ppm左右。因而,半導(dǎo)體芯片2、3容易發(fā)生翹曲,尤其是半導(dǎo)體芯片2、3的厚度越薄,有翹曲量越大的傾向。從而,凸起電極4、5連接時(shí)或連接后,可能因半導(dǎo)體芯片2、3的翹曲導(dǎo)致凸起電極4、5的連接部6斷裂。圖5表示半導(dǎo)體芯片的厚度和常溫的半導(dǎo)體芯片的翹曲量的關(guān)系的一例。這里表示I邊的長(zhǎng)度為12_的半導(dǎo)體芯片的單體的模擬翹曲量。如圖5所示,半導(dǎo)體芯片2、3的厚度越薄,翹曲量越大。半導(dǎo)體芯片2、3若產(chǎn)生大的翹曲,則連接第I凸起電極4和第2凸起電極5的凸起連接部6可能斷裂。半導(dǎo)體芯片2、3的厚度為IOOiim的場(chǎng)合的不良發(fā)生率為0%,為90 ii m的場(chǎng)合的不良發(fā)生率為10%,為80 ii m的場(chǎng)合的不良發(fā)生率為30%。相對(duì)這些,半導(dǎo)體芯片2、3的厚度若成為70 iim,則不良發(fā)生率成為約100%。對(duì)此,通過(guò)除了凸起連接部6還用粘接用突起8連接第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3,提高第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3的連接強(qiáng)度。因而,可以抑制熱壓接或回流焊接(reflow)等引起凸起連接后(底部填充樹脂9的填充前)的半導(dǎo)體芯片2、3的翹曲。從而,可以抑制因半導(dǎo)體芯片2、3的翹曲導(dǎo)致底部填充樹脂9的填充前第I凸起電極4和第2凸起電極5的凸起連接部6斷裂。從而,可以抑制連接不良的發(fā)生。 半導(dǎo)體芯片2、3的厚度越薄,半導(dǎo)體芯片2、3的翹曲越容易導(dǎo)致凸起連接部6的斷裂發(fā)生。實(shí)施方式的層疊型半導(dǎo)體裝置I在采用厚度100 u m以下的半導(dǎo)體芯片2、3的場(chǎng)合是有效的,而且在采用厚度70 y m以下的半導(dǎo)體芯片2、3的場(chǎng)合更有效。而且,在凸起電極4、5的形成面積小的場(chǎng)合有效。從而,層疊型半導(dǎo)體裝置I在凸起電極4、5的形成面積相對(duì)于半導(dǎo)體芯片2、3的表面2a、3a的比率為5%以下的場(chǎng)合有效,而且在1%以下的場(chǎng)合更有效。層疊型半導(dǎo)體裝置I在采用直徑60iim以下的凸起電極4、5的場(chǎng)合有效,而且在采用直徑40 y m以下的凸起電極4、5的場(chǎng)合更有效。凸起電極4、5的直徑考慮連接穩(wěn)定性等,優(yōu)選在5pm以上。后述的其他實(shí)施方式的層疊型半導(dǎo)體裝置也同樣。第I凸起電極4的直徑和第2凸起電極5的直徑可以大致相同,也可以不同。例如,第2凸起電極5設(shè)為突起形狀,第I凸起電極4設(shè)為襯墊形狀的場(chǎng)合,通過(guò)使第I凸起電極4的直徑比第2凸起電極5大,可以提高第2凸起電極5對(duì)第I凸起電極4的連接性。而且,粘接用突起8在半導(dǎo)體芯片2、3間局部地設(shè)置,因此,可以提高第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3的對(duì)位(對(duì)準(zhǔn))精度和/或第I凸起電極4和第2凸起電極5的連接性。在半導(dǎo)體芯片間的間隙全體配置兼?zhèn)湔辰庸δ芎兔芊夤δ艿臒峁袒越^緣樹脂層的方法中,在第I半導(dǎo)體芯片和第2半導(dǎo)體芯片對(duì)位時(shí),對(duì)準(zhǔn)標(biāo)志的檢測(cè)精度降低。微凸起的形成間距越狹小,要求越高的對(duì)位精度。層疊型半導(dǎo)體裝置I中,粘接用突起8以不覆蓋對(duì)準(zhǔn)標(biāo)志的方式局部地設(shè)置,因此可以提高對(duì)準(zhǔn)標(biāo)志的檢測(cè)精度,從而提高對(duì)位精度。在半導(dǎo)體芯片間的間隙全體配置的熱固化性絕緣樹脂層,雖然有滲入第I凸起電極和第2凸起電極之間的危險(xiǎn),但是局部地設(shè)置的粘接用突起8不會(huì)降低凸起電極4、5間的連接性。從而,可以提高第I凸起電極4和第2凸起電極5的連接性。而且,在半導(dǎo)體芯片的間隙全體配置的熱固化性絕緣樹脂層,在半導(dǎo)體芯片間的連接時(shí)和/或粘接時(shí),容易發(fā)生卷入空洞(void)。連接區(qū)域發(fā)生的空洞可能產(chǎn)生凸起連接部未被樹脂覆蓋的狀態(tài),因此可能在電極間發(fā)生短路。層疊型半導(dǎo)體裝置I中,用粘接用突起8提高半導(dǎo)體芯片2、3間的連接強(qiáng)度的同時(shí),將凸起電極4、5間連接,其上填充底部填充樹脂9。因而,可以在可靠地覆蓋凸起連接部6的狀態(tài)下密封。從而,可以提高層疊型半導(dǎo)體裝置I的可靠性。上述層疊型半導(dǎo)體裝置I例如如下制作。層疊型半導(dǎo)體裝置I的制造工序參照?qǐng)D2A至圖2C、圖3A至圖3C及圖4說(shuō)明。如圖2A所示,準(zhǔn)備具有第I凸起電極4的第I半導(dǎo)體芯片2和具有第2凸起電極5的第2半導(dǎo)體芯片3。圖2A中,阻擋用突起7在第2半導(dǎo)體芯片3的底面3a中的第2非連接區(qū)域形成。粘接用突起8在第I半導(dǎo)體芯片2的頂面2a中的第I非連接區(qū)域形成。阻擋用突起7及粘接用突起8可以在第I及第2非連接區(qū)域的至少一方形成,也可以在例如兩方的區(qū)域形成。阻擋用突起7優(yōu)選由例如聚酰亞胺樹脂、苯酚樹脂、環(huán)氧樹脂、苯并環(huán)丁烯樹脂等形成。粘接用突起8優(yōu)選由例如環(huán)氧樹脂、聚酰亞胺樹脂、丙烯酸樹脂、苯酚樹脂等的熱固化性樹脂形成。阻擋用突起7、粘接用突起8可以采用光刻技術(shù)形成,或者采用利用分配器的涂敷技術(shù)形成。粘接用突起8也可以通過(guò)薄膜的粘接形成。涂敷液狀的熱固化性樹脂組成物,形成粘接用突起8的場(chǎng)合,半導(dǎo)體芯片2、3粘接前優(yōu)選設(shè)為半固化狀態(tài)。或,優(yōu)選用快速固化型的材料,可以縮短半導(dǎo)體芯片2、3的粘接、連接時(shí)的時(shí)間。
圖3表示阻擋用突起7及粘接用突起8的配置例。圖3A表示第I半導(dǎo)體芯片2的頂面(凸起電極形成面)2a。圖3B表示第2半導(dǎo)體芯片3的底面(凸起電極形成面)3a。凸起電極4、5分別在半導(dǎo)體芯片2、3的表面2a、3a的中央附近配置,阻擋用突起7在第2半導(dǎo)體芯片3的表面全體配置,表面全體包含凸起電極4、5的周圍。粘接用突起8在阻擋用突起7間配置。圖4表示第I半導(dǎo)體芯片2與第2半導(dǎo)體芯片3組合狀態(tài)下的阻擋用突起7和粘接用突起8的配置。圖3表示了具有與直徑2(T1000 u m左右的阻擋用突起7同樣形狀的粘接用突起8,但是粘接用突起8的形狀不限于此。通過(guò)液狀樹脂的涂敷、薄膜的粘接等形成粘接用突起8的場(chǎng)合,優(yōu)選具有某程度的面積。如圖6B所示,配置阻擋用突起7時(shí),不在第2半導(dǎo)體芯片3的表面全體配置,在一部分形成空白區(qū)域(阻擋用突起7的未配置區(qū)域)。如圖6A所示,在與阻擋用突起7的未配置區(qū)域?qū)?yīng)的區(qū)域配置粘接用突起8。圖7表示阻擋用突起7和粘接用突起8的組合配置。通過(guò)采用這樣的配置,提高通過(guò)液狀樹脂的涂敷、薄膜的粘接等形成粘接用突起8的形成性。圖6A、圖6B及圖7表示在半導(dǎo)體芯片2、3的四角配置凸起電極4、5的構(gòu)造。如圖2A所示,在載物臺(tái)11上載置且吸附保持的第I半導(dǎo)體芯片2上,配置在吸附頭部12保持的第2半導(dǎo)體芯片3。由圖示省略的拍攝機(jī)等檢測(cè)第I及第2半導(dǎo)體芯片2、3的對(duì)準(zhǔn)標(biāo)志,使第2半導(dǎo)體芯片3在第I半導(dǎo)體芯片2上對(duì)位。然后,如圖2B所示,由阻擋用突起7維持半導(dǎo)體芯片2、3間的間隙的同時(shí),將第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3加熱到凸起電極4、5的連接溫度以上且構(gòu)成粘接用突起8的熱固化性樹脂的固化溫度以上的溫度并壓接。通過(guò)這樣的熱壓接工序,將第I凸起電極4和第2凸起電極5連接,并將粘接用突起8與第I及第2半導(dǎo)體芯片2、3的表面2a、3a粘接。凸起電極4、5的連接溫度是指由焊料形成凸起電極4、5的至少一方的場(chǎng)合,焊料的熔點(diǎn)以上的溫度。第I凸起電極4和第2凸起電極5的連接工序,也可以預(yù)先在不足凸起電極4、5的連接溫度且構(gòu)成粘接用突起8的熱固化性樹脂開始固化而呈現(xiàn)粘接性的溫度及時(shí)間以上的情況下,暫時(shí)固定第I凸起電極4和第2凸起電極5后,加熱到凸起電極4、5的連接溫度以上的溫度并壓接而實(shí)施?;?,也可以在暫時(shí)固定第I凸起電極4和第2凸起電極5后,用凸起電極4、5的連接溫度以上的溫度進(jìn)行回流焊接,將第I凸起電極4和第2凸起電極5連接。粘接用突起8例如在暫時(shí)固定第I凸起電極4和第2凸起電極5后,用構(gòu)成粘接用突起8的熱固化性樹脂的固化溫度以上的溫度進(jìn)行硬化(cure,固化)處理,從而與第I及第2半導(dǎo)體芯片2、3的表面2a、3a粘接。硬化處理工序在凸起電極4、5的熱壓接或回流焊接工序前實(shí)施。或,也可以通過(guò)用構(gòu)成粘接用突起8的熱固化性樹脂的固化溫度以上的溫度實(shí)施第I凸起電極4和第2凸起電極5的暫時(shí)固定,在凸起電極4、5的暫時(shí)固定的同時(shí),將粘接用突起8與第I及第2半導(dǎo)體芯片2、3的表面2a、3a粘接。另外,在加熱到凸起電極4、5的連接溫度以上且構(gòu)成粘接用突起8的熱固化性樹脂的固化溫度以上的溫度并壓接 的場(chǎng)合,也可以輔助地實(shí)施粘接用突起8的硬化處理工序和/或凸起電極4、5的熱壓接或回流焊接工序。然后,如圖2C所示,通過(guò)在第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3之間的間隙填充底部填充樹脂9并固化,制造層疊型半導(dǎo)體裝置I。這里雖然圖示省略,但層疊型半導(dǎo)體裝置I在具有外部連接端子的布線基板和/或引線框架等的電路基體材料上搭載,用作SiP構(gòu)造的半導(dǎo)體裝置等。層疊型半導(dǎo)體裝置I和電路基體材料的連接通過(guò)倒裝芯片接合、線接合等實(shí)施。如上所述,底部填充樹脂9填充前的階段中,第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3通過(guò)凸起連接部6以及粘接用突起8連接,因此可以抑制熱壓接或者回流焊接后的半導(dǎo)體芯片2、3的翹曲。從而,可以抑制因半導(dǎo)體芯片2、3的翹曲導(dǎo)致底部填充樹脂9的填充前第I凸起電極4和第2凸起電極5的連接斷裂。因此,可以抑制凸起電極4、5間的連接不良(斷開不良)的發(fā)生。圖8A至圖8C表示層疊型半導(dǎo)體裝置I的第2制造工序。如圖8A所示,阻擋用突起7的高度h優(yōu)選比第I凸起電極4的高度Hl和第2凸起電極5的高度H2的合計(jì)高度(H1+H2)低。通過(guò)滿足這樣的條件(h〈Hl+H2),可以更可靠地連接第I凸起電極4和第2凸起電極5。如圖SB所示,使第2凸起電極5與第I凸起電極4接觸。該階段中,阻擋用突起7與第I半導(dǎo)體芯片2的表面不接觸。而且,如圖SC所示,例如使第2凸起電極5變形,直到阻擋用突起7與第I半導(dǎo)體芯片2的表面接觸。使第2凸起電極5變形的工序可以是加熱到第I凸起電極4和第2凸起電極5連接的溫度并壓接的工序,或在構(gòu)成粘接用突起8的熱固化性樹脂開始固化呈現(xiàn)粘接性的溫度及時(shí)間以上暫時(shí)固定第I凸起電極4和第2凸起電極5的工序。第I凸起電極4和第2凸起電極5暫時(shí)固定時(shí),然后實(shí)施加熱到凸起電極4、5的連接溫度以上的溫度并加壓的工序和/或回流焊接工序。通過(guò)滿足上述條件(h〈Hl+H2),可以防止阻擋用突起7維持的間隔變得過(guò)寬,第I凸起電極4和第2凸起電極5的連接變得不充分(凸起電極4、5的接觸狀態(tài)不充分)。如上所述,通過(guò)本實(shí)施方式,在層疊型半導(dǎo)體裝置中,可以提高底部填充樹脂填充前的半導(dǎo)體芯片間的連接強(qiáng)度。(第2實(shí)施方式)說(shuō)明第2實(shí)施方式的層疊型半導(dǎo)體裝置。圖9是第2實(shí)施方式的層疊型半導(dǎo)體裝置的圖。與第I實(shí)施方式相同的部分附上相同符號(hào),省略了一部分說(shuō)明。圖9所示層疊型半導(dǎo)體裝置20具有將第I半導(dǎo)體芯片21和第2半導(dǎo)體芯片22和第3半導(dǎo)體芯片23層疊的構(gòu)造。這里,說(shuō)明了層疊第I至第3半導(dǎo)體芯片21、22、23的層疊型半導(dǎo)體裝置20,但是半導(dǎo)體芯片的層疊數(shù)也可以4層以上。該場(chǎng)合,通過(guò)反復(fù)第3半導(dǎo)體芯片23的層疊工序,可以獲得層疊了必要數(shù)的半導(dǎo)體芯片的層疊型半導(dǎo)體裝置。第I半導(dǎo)體芯片21的頂面(第I表面)具有第I連接區(qū)域,在第I連接區(qū)域內(nèi)形成第I凸起電極4。第2半導(dǎo)體芯片22的底面(第2表面)具有第2連接區(qū)域,在第2連接區(qū)域內(nèi)形成第2凸起電極5。第2半導(dǎo)體芯片22在將第2凸起電極5與第I凸起電極4連接的同時(shí),在第I半導(dǎo)體芯片21上層疊。第I半導(dǎo)體芯片21和第2半導(dǎo)體芯片22與第I實(shí)施方式同樣,經(jīng)由第I凸起電極4和第2凸起電極5的凸起連接部6A而電氣及機(jī)械地連接。為了在第2半導(dǎo)體芯片22上層疊第3半導(dǎo)體芯片23,第2半導(dǎo)體芯片22的頂面 (第3表面)具有第3連接區(qū)域,在第3連接區(qū)域內(nèi)設(shè)置第3凸起電極24。第2凸起電極5和第3凸起電極24經(jīng)由設(shè)置在第2半導(dǎo)體芯片22內(nèi)的貫通電極(Through Silicon Via TSV) 25A電氣連接。第3半導(dǎo)體芯片23的底面(第4表面)具有第4連接區(qū)域,在第4連接區(qū)域內(nèi)形成第4凸起電極26。第2半導(dǎo)體芯片22和第3半導(dǎo)體芯片23經(jīng)由第3凸起電極24和第4凸起電極26的凸起連接部25B電氣及機(jī)械地連接。第4凸起電極26,經(jīng)由在第3半導(dǎo)體芯片23的頂面設(shè)置的電極27和貫通電極(TSV) 25B,電氣連接。在第I半導(dǎo)體芯片21的頂面中的第I非連接區(qū)域及第2半導(dǎo)體芯片22的底面中的第2非連接區(qū)域的至少一方的區(qū)域,分別局部地設(shè)置第I阻擋用突起7A及第I粘接用突起8A。阻擋用突起7A的前端與第I及第2非連接區(qū)域的另一方的區(qū)域以非粘接狀態(tài)接觸。在第I及第2非連接區(qū)域的至少一方的區(qū)域設(shè)置的粘接用突起8A與第I及第2非連接區(qū)域的另一方的區(qū)域粘接。粘接用突起8在第I非連接區(qū)域和第2非連接區(qū)域之間局部地設(shè)置,與第I半導(dǎo)體芯片21的頂面和第2半導(dǎo)體芯片22的底面分別粘接。同樣,在第2半導(dǎo)體芯片22的頂面中的第3非連接區(qū)域及第3半導(dǎo)體芯片23的底面中的第4非連接區(qū)域的至少一方的區(qū)域,分別局部地設(shè)置第2阻擋用突起7B及第2粘接用突起SB。阻擋用突起7B的前端與第3及第4非連接區(qū)域的另一方的區(qū)域以非粘接狀態(tài)接觸。在第3及第4非連接區(qū)域的至少一方的區(qū)域設(shè)置的粘接用突起SB與第3及第4非連接區(qū)域的另一方的區(qū)域粘接。粘接用突起8B在第3非連接區(qū)域和第4非連接區(qū)域之間局部地設(shè)置,與第2半導(dǎo)體芯片22的頂面和第3半導(dǎo)體芯片23的底面分別粘接。如上所述,即使層疊3個(gè)半導(dǎo)體芯片21、22、23或者更多的半導(dǎo)體芯片的場(chǎng)合,通過(guò)用粘接用突起8A、8B提高底部填充樹脂填充前的半導(dǎo)體芯片間的連接強(qiáng)度,也可以抑制熱壓接或者回流焊接后的半導(dǎo)體芯片的翹曲。從而,可以抑制第I及第2凸起電極4、5間和第3及第4凸起電極24、26間的連接不良(斷開不良)。阻擋用突起7A、7B及粘接用突起8A、8B的形成材料、形成處所、配置形狀等與第I實(shí)施方式同樣。第2實(shí)施方式的層疊型半導(dǎo)體裝置20用作例如圖10所示的半導(dǎo)體封裝30。圖10所示半導(dǎo)體封裝30中,層疊型半導(dǎo)體裝置20在具有外部連接端子31和內(nèi)部連接端子32的布線基板33上搭載。布線基板33的內(nèi)部連接端子32經(jīng)由在層疊型半導(dǎo)體裝置20的最上級(jí)的半導(dǎo)體芯片23的頂面形成的再布線層34和接合線35,與層疊型半導(dǎo)體裝置20電氣連接。在布線基板33上,形成將層疊型半導(dǎo)體裝置20與接合線35等一起密封的樹脂密封層36。層疊型半導(dǎo)體裝置20和布線基板33的電氣連接也可以通過(guò)倒裝芯片接合實(shí)施。圖11表示將層疊型半導(dǎo)體裝置20和布線基板32進(jìn)行了倒裝芯片接合的狀態(tài)。為了將層疊型半導(dǎo)體裝置20進(jìn)行倒裝芯片接合,在第I半導(dǎo)體芯片21的底面設(shè)置第5凸起電極28。第5凸起電極28和第I凸起電極4經(jīng)由在第I半導(dǎo)體芯片21內(nèi)設(shè)置的貫通電極(TSV) 25C電氣連接。第I半導(dǎo)體芯片21在基板33上安裝?;?3和第I半導(dǎo)體芯片21經(jīng)由在基板33的內(nèi)部連接端子32上設(shè)置的第6凸起電極29和第5·凸起電極28的連接體(凸起連接部)6C而電氣及機(jī)械地連接。在第I半導(dǎo)體芯片21的底面中的非連接區(qū)域及基板33的表面的至少一方的區(qū)域,分別局部地設(shè)置第3阻擋用突起7C及第3粘接用突起8C。阻擋用突起7C的前端與第I半導(dǎo)體芯片21的底面中的非連接區(qū)域及基板33的表面的另一方的區(qū)域以非粘接狀態(tài)接觸。在第I半導(dǎo)體芯片21的底面中的非連接區(qū)域及基板33的表面的至少一方的區(qū)域設(shè)置的粘接用突起8C與第I半導(dǎo)體芯片21的底面中的非連接區(qū)域及基板33的表面的另一方的區(qū)域粘接。圖12表示圖10所示半導(dǎo)體封裝30的變形例。構(gòu)成層疊型半導(dǎo)體裝置20的半導(dǎo)體芯片23為NAND型閃速存儲(chǔ)器這樣的存儲(chǔ)器芯片的場(chǎng)合,也可以在層疊型半導(dǎo)體裝置20上搭載在控制器芯片、接口芯片這樣的在外部裝置之間進(jìn)行數(shù)據(jù)通信的半導(dǎo)體芯片37。半導(dǎo)體芯片37經(jīng)由焊料凸起38與層疊型半導(dǎo)體裝置20連接。層疊型半導(dǎo)體裝置20經(jīng)由半導(dǎo)體芯片37、接合線35等與布線基板33電氣連接。如圖13所示,層疊型半導(dǎo)體裝置20也可以經(jīng)由在位于層疊順序的最上級(jí)(紙面最下級(jí))的半導(dǎo)體芯片37設(shè)置的焊料凸起39,與布線基板33電氣及機(jī)械地連接。接著,參照?qǐng)D14A至圖14F說(shuō)明第2實(shí)施方式的層疊型半導(dǎo)體裝置20的制造工序。圖14A至圖14F省略了載物臺(tái)11和吸附頭部12的圖示,但是基本與第I實(shí)施方式同樣實(shí)施層疊工序。如圖14A所示,使具有第I凸起電極4和第I粘接用突起8A的第I半導(dǎo)體芯片21與具有第2凸起電極5和第I阻擋用突起7A的第2半導(dǎo)體芯片22對(duì)位。如圖14B所示,在構(gòu)成第I粘接用突起8A的熱固化性樹脂開始固化而呈現(xiàn)粘接性的溫度及時(shí)間以上,暫時(shí)固定第I凸起電極4和第2凸起電極5。然后,如圖14C所示,在第2半導(dǎo)體芯片22的頂面中的第3非連接區(qū)域形成第2粘接用突起SB。第2粘接用突起SB優(yōu)選通過(guò)例如利用分配器的涂敷、薄膜的粘接等而形成。如圖14D所示,將具有第4凸起電極26和第2阻擋用突起7B的第3半導(dǎo)體芯片23與第2半導(dǎo)體芯片22對(duì)位。如圖14E所示,在構(gòu)成粘接用突起8A、8B的熱固化性樹脂開始固化而呈現(xiàn)粘接性的溫度及時(shí)間以上,暫時(shí)固定第3凸起電極24和第4凸起電極26。將第I至第3半導(dǎo)體芯片21、22、23的層疊體加熱到凸起電極4、5、24、25的連接溫度以上且構(gòu)成粘接用突起8A、8B的熱固化性樹脂的固化溫度以上的溫度并壓接。通過(guò)熱壓接芯片層疊體,將第I凸起電極4和第2凸起電極5、第3凸起電極24和第4凸起電極26連接,并將第I粘接用突起8A與第I及第2半導(dǎo)體芯片2、3的表面粘接,而且將第2粘接用突起8B與第2及第3半導(dǎo)體芯片3、25的表面粘接。這里,說(shuō)明了凸起電極間的連接和粘接用突起的固化同時(shí)實(shí)施的場(chǎng)合,但是粘接用突起的固化和凸起電極間的連接也可以由不同工序?qū)嵤?br>
粘接用突起的固化工序(硬化工序)將例如第I凸起電極4和第2凸起電極5暫時(shí)固定且第3凸起電極24和第4凸起電極26暫時(shí)固定的芯片層疊體配置在烤爐內(nèi)后,力口熱到構(gòu)成粘接用突起8A、8B的熱固化性樹脂的固化溫度以上的溫度而實(shí)施。通過(guò)熱處理芯片層疊體,使粘接用突起8A、8B固化,將第I半導(dǎo)體芯片21和第2半導(dǎo)體芯片22之間用粘接用突起8A粘接,且將第2半導(dǎo)體芯片22和第3半導(dǎo)體芯片23之間用粘接用突起8B粘接。粘接用突起8A、8B的硬化處理也可以與凸起電極的暫時(shí)固定同時(shí)實(shí)施。該場(chǎng)合,凸起電極的暫時(shí)固定以粘接用構(gòu)成突起8A、8B的熱固化性樹脂的固化溫度以上的溫度實(shí)施。粘接用突起8A、8B的硬化工序中,粘接用突起8A、8B的固化反應(yīng)若不充分,則粘接用突起8A、8B和半導(dǎo)體芯片21、22、23的粘接不充分,因此可能產(chǎn)生剝離,凸起連接部6斷裂,發(fā)生連接不良。從而,優(yōu)選在維持粘接性的范圍使粘接用突起8A、8B充分固化。然后,將半導(dǎo)體芯片間用粘接用突起8A、8B粘接的芯片層疊體以凸起電極的連接溫度以上的溫度進(jìn)行壓接或回流焊接。壓接工序通過(guò)加熱并壓接粘接用突起8A、8B固化后 的芯片層疊體而實(shí)施。采用回流焊接工序的場(chǎng)合,將半導(dǎo)體芯片間用粘接用突起8A、8B粘接的芯片層疊體配置在回流焊接爐內(nèi)。在將回流焊接爐內(nèi)設(shè)為還原氣氛的狀態(tài)下,通過(guò)加熱到凸起電極的連接溫度以上的溫度,將第I凸起電極4和第2凸起電極5連接,并將第3凸起電極24和第4凸起電極26連接。回流焊接工序優(yōu)選在還原氣氛中實(shí)施。從而,可以除去凸起電極的表面氧化膜,獲得凸起連接部。如圖14F所示,在第I半導(dǎo)體芯片21和第2半導(dǎo)體芯片22的間隙及第2半導(dǎo)體芯片22和第3半導(dǎo)體芯片23的間隙分別填充底部填充樹脂9并固化。這樣,制造第2實(shí)施方式的層疊型半導(dǎo)體裝置20。即使層疊3個(gè)或者以上的半導(dǎo)體芯片的場(chǎng)合,通過(guò)用粘接用突起8A、8B提高底部填充樹脂9填充前的半導(dǎo)體芯片間的連接強(qiáng)度,可以抑制熱壓接或者回流焊接后的半導(dǎo)體芯片的翹曲。從而,可以抑制第I及第2凸起電極4、5間和第3及第4凸起電極24、26間的連接不良(斷開不良)。層疊第I至第3半導(dǎo)體芯片21、22、23時(shí),最上級(jí)的半導(dǎo)體芯片23優(yōu)選加熱到凸起電極的連接溫度以上的溫度并壓接。其他的半導(dǎo)體芯片21、22加熱到不足凸起電極的連接溫度的溫度并壓接。從而,提高芯片層疊體的強(qiáng)度。若用凸起電極的連接溫度以上的溫度壓接全部半導(dǎo)體芯片21、22、23,則對(duì)半導(dǎo)體芯片21、22、23的熱負(fù)載增大。通過(guò)僅僅將最上級(jí)的半導(dǎo)體芯片23加熱到凸起電極的連接溫度以上的溫度并壓接,可以降低對(duì)半導(dǎo)體芯片21、22、23的熱負(fù)載,并提聞芯片層置體的強(qiáng)度。通過(guò)用凸起電極的連接溫度以上的溫度熱壓接最上級(jí)的半導(dǎo)體芯片23,連接第I凸起電極4和第2凸起電極5及第3凸起電極24和第4凸起電極26。該場(chǎng)合,也可以與半導(dǎo)體芯片23的熱壓接工序獨(dú)立地實(shí)施將前述的粘接用突起8A、8B硬化處理的工序以及芯片層疊體的壓接或回流焊接的工序。另外,也不排除用凸起電極的連接溫度以上的溫度壓接全部半導(dǎo)體芯片21、22、23的工序的適用。如圖12所示的半導(dǎo)體封裝,在第I至第3半導(dǎo)體芯片21、22、23和最上級(jí)的半導(dǎo)體芯片37的尺寸不同的場(chǎng)合和凸起電極的排列不同的場(chǎng)合,優(yōu)選將第3半導(dǎo)體芯片23及最上級(jí)的半導(dǎo)體芯片37分別加熱到凸起電極的連接溫度以上的溫度并壓接。其他的半導(dǎo)體芯片21、22加熱到不足凸起電極的連接溫度的溫度并壓接。
如上所述,通過(guò)本實(shí)施方式,在層疊型半導(dǎo)體裝置中,可以提高底部填充樹脂填充前的半導(dǎo)體芯片間的連接強(qiáng)度。(第3實(shí)施方式)參照?qǐng)D15及圖16A至圖16C說(shuō)明第3實(shí)施方式的層疊型半導(dǎo)體裝置的構(gòu)成和制造工序。第3實(shí)施方式的層疊型半導(dǎo)體裝置40具有阻擋兼粘接用突起41,取代第I及第2實(shí)施方式中的阻擋用突起7及粘接用突起8。與第I及第2實(shí)施方式相同的部分附上相同符號(hào),省略了一部分說(shuō)明。圖15所示層疊型半導(dǎo)體裝置40具備具有阻擋兼粘接用突起41和第I凸起電極4的第I半導(dǎo)體芯片2 ;具有第2凸起電極5的第2半導(dǎo)體芯片3。第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3經(jīng)由第I凸起電極4和第2凸起電極5的連接體(凸起連接部6),電氣及機(jī)械地連接。阻擋兼粘接用突起41在第I半導(dǎo)體芯片2的頂面(第I表面)2a中的非連
接區(qū)域局部地設(shè)置,與第I半導(dǎo)體芯片2的頂面2a和第2半導(dǎo)體芯片3的底面3a分別粘接。在第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3之間的間隙,填充底部填充樹脂。在第I半導(dǎo)體芯片2的頂面2a設(shè)置的阻擋兼粘接用突起41在壓接第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3時(shí)保持它們的間隙(縫隙),且在加熱時(shí)與第2半導(dǎo)體芯片3的底面3a粘接。從而,與采用阻擋用突起7和粘接用突起8的第I實(shí)施方式同樣,可以在維持壓接時(shí)的第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3之間的間隙(縫隙)的同時(shí),提高底部填充樹脂填充前的第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3的連接強(qiáng)度。從而,可以提高凸起電極4、5間的連接可靠性。阻擋兼粘接用突起41用具有例如感光性及熱固化性的樹脂(例如含有感光劑的熱固化性樹脂/感光性粘接劑樹脂等)形成。若采用感光性及熱固化性樹脂,則在突起41的形成階段中,因?yàn)樽贤饩€等的照射而固化,因此可以起到阻擋的功能。而且,由于在加熱時(shí)熱固化,因此,與第I及第2半導(dǎo)體芯片2、3的表面牢固粘接,起到粘接劑(粘接用突起)的功能。阻擋兼粘接用突起41不限于由具有感光性及熱固化性的樹脂形成,例如也可以在耐熱樹脂制突起的前端形成粘接劑層。從而,可以獲得同樣的阻擋功能和粘接功能。阻擋兼粘接用突起41也可以設(shè)置在第2半導(dǎo)體芯片3的底面3a。第3實(shí)施方式的層疊型半導(dǎo)體裝置40例如如下制作。如圖16A所示,準(zhǔn)備具有第I凸起電極4和阻擋兼粘接用突起41的第I半導(dǎo)體芯片2和具有第2凸起電極5的第2半導(dǎo)體芯片3。圖17A、圖17B及圖18表示阻擋兼粘接用突起41的配置例。圖17A表示第I半導(dǎo)體芯片2的頂面(凸起電極形成面)2a。圖17B表示第2半導(dǎo)體芯片3的底面(凸起電極形成面)3a。圖18表示第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3的組合狀態(tài)。阻擋兼粘接用突起41在第I半導(dǎo)體芯片2的表面全體配置,表面全體包含在半導(dǎo)體芯片2的中央附近存在的凸起電極4的周圍。接著,與第I實(shí)施方式同樣,使第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3對(duì)位。如圖16B所示,用阻擋兼粘接用突起41維持間隙的同時(shí),將第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3壓接并加熱。通過(guò)這樣的熱壓接工序,連接第I凸起電極4和第2凸起電極5,并將阻擋兼粘接用突起41與第I及第2半導(dǎo)體芯片2、3的表面2a、3a粘接。第I凸起電極4和第2凸起電極5的連接工序也可以預(yù)先在不足凸起電極4、5的連接溫度且構(gòu)成阻擋兼粘接用突起41的熱固化性樹脂開始固化而呈現(xiàn)粘接性的溫度及時(shí)間以上,暫時(shí)固定第I凸起電極4和第2凸起電極5,然后,以構(gòu)成阻擋兼粘接用突起41的熱固化性樹脂的固化溫度以上的溫度硬化處理后,加熱到凸起電極4、5的連接溫度以上的溫度并壓接而實(shí)施。也可以取代熱壓接工序,采用回流焊接工序。阻擋兼粘接用突起41的硬化處理也可以與凸起電極4、5的暫時(shí)固定同時(shí)實(shí)施。然后,如圖16C所示,通過(guò)在第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3之間的間隙填充底部填充樹脂9并固化,制造層疊型半導(dǎo)體裝置40。底部填充樹脂9填充前的階段中,第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3通過(guò)凸起連接部6以及阻擋兼粘接用突起41連接,因此可以抑制熱壓接或者回流焊接后的半導(dǎo)體芯片2、3的翹曲。從而,可以抑制因半導(dǎo)體芯片2、3的翹曲導(dǎo)致底部填充樹脂9填充前第I凸 起電極4和第2凸起電極5的連接斷裂而造成連接不良(斷開不良)的發(fā)生。層疊3個(gè)以上的半導(dǎo)體芯片的場(chǎng)合,反復(fù)實(shí)施半導(dǎo)體芯片的層疊工序即可。圖19表示層疊3個(gè)半導(dǎo)體芯片21、22、23構(gòu)成的層疊型半導(dǎo)體裝置42。這樣的層疊型半導(dǎo)體裝置42例如如下制作。首先,使具有第I凸起電極4的第I半導(dǎo)體芯片21和具有第2凸起電極5和第I阻擋兼粘接用突起41A的第2半導(dǎo)體芯片22對(duì)位。阻擋兼粘接用突起41A的高度優(yōu)選比第I凸起電極4的高度和第2凸起電極5的高度的合計(jì)高度低。在第2半導(dǎo)體芯片22的頂面預(yù)先設(shè)置第2凸起電極24。使凸起電極4、5變形,直到第I凸起電極4和第2凸起電極5接觸,而且阻擋兼粘接用突起41A與第2半導(dǎo)體芯片22接觸。暫時(shí)固定第I凸起電極4和第2凸起電極5。半導(dǎo)體芯片21、22層疊時(shí)的溫度優(yōu)選不足凸起電極4、5的連接溫度,且在構(gòu)成阻擋兼粘接用突起41A的熱固化性樹脂開始固化而呈現(xiàn)粘接性的溫度以上。從而,凸起電極4、5軟化,變得容易以低負(fù)載變形,而且在阻擋兼粘接用突起41A呈現(xiàn)粘接性。但是,加熱溫度若過(guò)高,則阻擋兼粘接用突起41A的固化反應(yīng)可能急劇進(jìn)行。優(yōu)選考慮這樣的點(diǎn)來(lái)設(shè)定溫度。使具有第4凸起電極26和第2阻擋兼粘接用突起41B的第3半導(dǎo)體芯片23與第2半導(dǎo)體芯片22對(duì)位后,暫時(shí)固定第3凸起電極24和第4凸起電極25。凸起電極24、25的暫時(shí)固定工序在與凸起電極4、5的暫時(shí)固定工序在同樣的條件下實(shí)施?;?,如第2實(shí)施方式說(shuō)明,也可以是僅僅最上級(jí)的半導(dǎo)體芯片23的層疊工序以凸起電極的連接溫度以上的溫度實(shí)施。從而,提聞芯片層置體的粘接強(qiáng)度。將第I至第3半導(dǎo)體芯片21、22、23的層疊體加熱到凸起電極的連接溫度以上且構(gòu)成阻擋兼粘接用突起41A、41B的熱固化性樹脂的固化溫度以上的溫度并壓接。從而,將第I凸起電極4和第2凸起電極5、第3凸起電極24和第4凸起電極26連接,并將第I及第2阻擋兼粘接用突起41A、41B與對(duì)向的半導(dǎo)體芯片21、22的表面粘接。然后,在第I半導(dǎo)體芯片21和第2半導(dǎo)體芯片22的間隙及第2半導(dǎo)體芯片22和第3半導(dǎo)體芯片23的間隙分別填充底部填充樹脂并固化。這里,說(shuō)明了凸起電極間的連接和阻擋兼粘接用突起41A、41B的固化同時(shí)實(shí)施的場(chǎng)合,但是阻擋兼粘接用突起的固化和凸起電極間的連接也可以由不同工序?qū)嵤W钃跫嬲辰佑猛黄?1A、4IB的固化工序,例如通過(guò)在將第I凸起電極4和第2凸起電極5暫時(shí)固定且第3凸起電極24和第4凸起電極26暫時(shí)固定的芯片層疊體配置在烤爐內(nèi)后,加熱到構(gòu)成阻擋兼粘接用突起41A、41B的熱固化性樹脂的固化溫度以上的溫度而實(shí)施。阻擋兼粘接用突起41A、41B的硬化處理也可以與凸起電極的暫時(shí)固定同時(shí)實(shí)施。該場(chǎng)合,凸起電極的暫時(shí)固定以阻擋兼粘接用構(gòu)成突起41A、41B的熱固化性樹脂的固化溫度以上的溫度實(shí)施。然后,將半導(dǎo)體芯片間用阻擋兼粘接用突起41A、41B粘接的芯片層疊體以凸起電極的連接溫度以上的溫度進(jìn)行壓接或回流焊接。壓接工序及回流焊接工序如第2實(shí)施方式所述。阻擋兼粘接用突起41A、41B的固化工序中,阻擋兼粘接用突起41A、41B的固化反應(yīng)若不充分,則阻擋兼粘接用突起41A、41B和半導(dǎo) 體芯 片21、22、23的粘接不充分,因此可能產(chǎn)生剝離,凸起連接部6斷裂,發(fā)生連接不良。從而,優(yōu)選在維持粘接性的范圍使阻擋兼粘接用突起41A、41B充分固化。如上所述,通過(guò)本實(shí)施方式,在層疊型半導(dǎo)體裝置中,可以提高底部填充樹脂填充前的半導(dǎo)體芯片間的連接強(qiáng)度。(第4實(shí)施方式)參照?qǐng)D20A、圖20B、圖21、圖22A、圖22B及圖23說(shuō)明第4實(shí)施方式的層疊型半導(dǎo)體裝置的構(gòu)成。第4實(shí)施方式的層疊型半導(dǎo)體裝置,具有抑制底部填充樹脂向第I及第2實(shí)施方式中的粘接用突起8或第3實(shí)施方式中的阻擋兼粘接用突起41滲出的功能。另外,其他構(gòu)成與第I至第3實(shí)施方式相同,因此這里省略說(shuō)明。圖20A及圖20B表示了具有底部填充樹脂的滲出抑制功能的粘接用突起8的配置例。圖20A表示第I半導(dǎo)體芯片2的頂面2a。圖20B表示第2半導(dǎo)體芯片3的底面3a。圖21表示第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3的組合狀態(tài)。粘接用突起8沿半導(dǎo)體芯片2的對(duì)向的2個(gè)外形邊設(shè)置在半導(dǎo)體芯片2的外周區(qū)域。若采用這樣的粘接用突起8,則可以抑制底部填充樹脂從底部填充樹脂的注入邊和與其對(duì)向的邊以外滲出。圖22A及圖22B表示具有底部填充樹脂的滲出抑制功能的阻擋兼粘接用突起41的配置例。圖22A表示第I半導(dǎo)體芯片2的頂面2a。圖22B表示第2半導(dǎo)體芯片3的底面3a。圖23表示第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3的組合狀態(tài)。阻擋兼粘接用突起41設(shè)置在半導(dǎo)體芯片2的外周區(qū)域和凸起電極4的周圍。半導(dǎo)體芯片2的外周區(qū)域中,阻擋兼粘接用突起41沿除了底部填充樹脂的注入邊的外形邊而配置。若采用這樣的阻擋兼粘接用突起41,則可抑制底部填充樹脂從底部填充樹脂的注入邊以外滲出。沿半導(dǎo)體芯片2的3個(gè)外形邊配置阻擋兼粘接用突起41的場(chǎng)合,底部填充樹脂的填充以例如在減壓下填充后向大氣壓開放的方法、減壓下或者大氣壓下填充后在加壓下硬化的方法來(lái)實(shí)施是有效的。這些方法是通過(guò)差壓壓碎填充時(shí)發(fā)生的空洞的方法。特別地說(shuō),如圖22A所示配置阻擋兼粘接用突起41的場(chǎng)合,可以有效施加壓力,有效壓碎空洞。圖20A、圖20B及圖21所示粘接用突起8的配置也可以適用于阻擋兼粘接用突起41。圖22A、圖22B及圖23所示阻擋兼粘接用突起41的配置也可以適用于粘接用突起8。 如上所述,通過(guò)本實(shí)施方式,在層疊型半導(dǎo)體裝置中,可以提高底部填充樹脂填充前的半導(dǎo)體芯片間的連接強(qiáng)度。(第5實(shí)施方式)參照?qǐng)D24、圖25A至圖25C、圖26A及圖26B說(shuō)明第5實(shí)施方式的層疊型半導(dǎo)體裝置的構(gòu)成和制造工序。第5實(shí)施方式的層疊型半導(dǎo)體裝置50,具備在阻擋用突起7及粘接用突起8的接觸面或者阻擋兼粘接用突起41的接觸面設(shè)置的有機(jī)絕緣膜51。其他構(gòu)成基本與第I至第3實(shí)施方式相同。與第I至第3實(shí)施方式相同的部分附上相同符號(hào),省略了一部分說(shuō)明。這里,主要說(shuō)明采用阻擋兼粘接用突起41的層疊型半導(dǎo)體裝置50,但是采用阻擋用突起7及粘接用突起8的場(chǎng)合也同樣。圖24所示層疊型半導(dǎo)體裝置50具備具有第I凸起電極4的第I半導(dǎo)體芯片2 ;具有第2凸起電極5和阻擋兼粘接用突起41的第2半導(dǎo)體芯片3。第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3經(jīng)由第I凸起電極4和第2凸起電極5的凸起連接部6電氣及機(jī)械地連接。阻擋兼粘接用突起41在第2半導(dǎo)體芯片3的底面3a中的非連接區(qū)域局部地設(shè)置,與第I半導(dǎo)體芯片2粘接。在第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3之間填充底部填充樹脂9。在第I半導(dǎo)體芯片2的頂面2a,除了第I凸起電極4,還有形成包括Al布線膜等的表面布線52的情況。表面布線52根據(jù)期望的圖形而形成,因此,有表面布線52存在的部分和不存在的部分。由于表面布線52的有無(wú),在第I半導(dǎo)體芯片2的頂面2a產(chǎn)生Ilym左右的凹凸。在表面布線52不存在的部分配置的阻擋兼粘接用突起41和第I半導(dǎo)體芯片2的頂面2a之間產(chǎn)生間隙,無(wú)法起到阻擋物和粘接劑的功能。因而,第5實(shí)施方式的層疊型半導(dǎo)體裝置50中,第I半導(dǎo)體芯片2的頂面2a中的非連接區(qū)域用有機(jī)絕緣膜51覆蓋。
通過(guò)用有機(jī)絕緣膜51覆蓋第I半導(dǎo)體芯片2的頂面2a中的非連接區(qū)域,可以使阻擋兼粘接用突起41的接觸高度均一,使全部阻擋兼粘接用突起41起到阻擋物及粘接劑的良好功能。有機(jī)絕緣膜51采用聚酰亞胺系樹脂、苯酚系樹脂等的熱固化性樹脂。有機(jī)絕緣膜51優(yōu)選包括固化溫度250°C以下的熱固化性樹脂、例如低溫固化的聚酰亞胺系樹脂、苯酚系樹脂。有機(jī)絕緣膜51由例如旋涂的涂敷工序、光刻工序和顯影工序形成。有機(jī)絕緣膜51在阻擋兼粘接用突起41的粘接面形成。圖24所示層疊型半導(dǎo)體裝置50中,阻擋兼粘接用突起41預(yù)先設(shè)置在第2半導(dǎo)體芯片3的底面3a,因此,有機(jī)絕緣 膜51設(shè)置在第I半導(dǎo)體芯片2的頂面2a的非連接區(qū)域。阻擋兼粘接用突起41設(shè)置在第I半導(dǎo)體芯片2的頂面2a的場(chǎng)合,有機(jī)絕緣膜51設(shè)置在第2半導(dǎo)體芯片3的底面3a的非連接區(qū)域。取代阻擋兼粘接用突起41而采用阻擋用突起7及粘接用突起8的場(chǎng)合也同樣。有機(jī)絕緣膜51設(shè)置在與形成了阻擋用突起7、粘接用突起8的芯片面對(duì)向的半導(dǎo)體芯片的面的非連接區(qū)域。有機(jī)絕緣膜51除了使阻擋兼粘接用突起41的接觸面的高度均一即接觸面平坦化的效果外,還具有提高阻擋兼粘接用突起41的粘接可靠性的效果。阻擋兼粘接用突起41具有例如8(T200ppm/°C左右的線膨脹系數(shù),而在半導(dǎo)體芯片2的表面設(shè)置的無(wú)機(jī)絕緣膜的線膨脹系數(shù)為例如0. f 10ppm/°C左右。因而,在不形成有機(jī)絕緣膜51的場(chǎng)合,因阻擋兼粘接用突起41和無(wú)機(jī)絕緣膜的熱膨脹差,容易產(chǎn)生剝離。相對(duì)地,有機(jī)絕緣膜51的線膨脹系數(shù)為例如4(T70ppm/°C左右,因此與阻擋兼粘接用突起41的熱膨脹差降低。從而,可以抑制阻擋兼粘接用突起41的剝離。有機(jī)絕緣膜51的線膨脹系數(shù)比阻擋兼粘接用突起41小的場(chǎng)合,可以將線膨脹系數(shù)大的阻擋兼粘接用突起41的高度減少有機(jī)絕緣膜51的膜厚的量。從而,阻擋兼粘接用突起41的高度方向的變動(dòng)減少,因此阻擋兼粘接用突起41的粘接可靠性提高。為了降低阻擋兼粘接用突起41的高度,有機(jī)絕緣膜51除了在阻擋兼粘接用突起41的粘接面(第I半導(dǎo)體芯片2的頂面2a),在阻擋兼粘接用突起41的形成面(第2半導(dǎo)體芯片3的底面3a)形成也是有效的。取代阻擋兼粘接用突起41而采用阻擋用突起7及粘接用突起8的場(chǎng)合也同樣。
第5實(shí)施方式的層疊型半導(dǎo)體裝置50例如如下制作。如圖25A所示,準(zhǔn)備具有第I凸起電極4的第I半導(dǎo)體芯片2和具有第2凸起電極5和阻擋兼粘接用突起41的第2半導(dǎo)體芯片3。圖26A及圖26B表示阻擋兼粘接用突起41及有機(jī)絕緣膜51的形成例。圖26A表示第I半導(dǎo)體芯片2的頂面2a。圖26B表示第2半導(dǎo)體芯片3的底面3a。有機(jī)絕緣膜51在第I半導(dǎo)體芯片2的頂面2a的非連接區(qū)域,即除了凸起電極4的形成位置的區(qū)域全體形成。使第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3對(duì)位后,如圖25B所示,使凸起電極4、5變形,直到第I凸起電極4和第2凸起電極5接觸,而且阻擋兼粘接用突起41A與有機(jī)絕緣膜51接觸。暫時(shí)固定第I凸起電極4和第2凸起電極5。將第I及第2半導(dǎo)體芯片2、3的層疊體加熱到凸起電極的連接溫度以上且構(gòu)成阻擋兼粘接用突起41A、41B的熱固化性樹脂的固化溫度以上的溫度并壓接。通過(guò)熱壓接芯片層疊體,連接第I凸起電極4和第2凸起電極5,并將阻擋兼粘接用突起41與設(shè)置在第I半導(dǎo)體芯片的頂面2a的有機(jī)絕緣膜51粘接。也可以取代芯片層疊體的熱壓接工序,采用第I至第3實(shí)施方式說(shuō)明的粘接劑的硬化工序和凸起電極的連接工序的組合。
然后,與前述第3實(shí)施方式同樣,通過(guò)在第I半導(dǎo)體芯片2和第2半導(dǎo)體芯片3之間的間隙填充底部填充樹脂并固化,制造層疊型半導(dǎo)體裝置50。這里,說(shuō)明了 2個(gè)半導(dǎo)體芯片2、3層疊的場(chǎng)合,但是3個(gè)或以上的半導(dǎo)體芯片層疊的場(chǎng)合也同樣。3個(gè)或以上的半導(dǎo)體芯片層疊時(shí)的構(gòu)成如第2及第3實(shí)施方式所示。取代阻擋兼粘接用突起41而采用阻擋用突起7及粘接用突起8時(shí)的構(gòu)成如第I及第2實(shí)施方式所示。如上所述,通過(guò)本實(shí)施方式,在層疊型半導(dǎo)體裝置中,可以提高底部填充樹脂填充前的半導(dǎo)體芯片間的連接強(qiáng)度。另外,第I至第5實(shí)施方式的構(gòu)成可以分別組合,也可以部分置換。雖然說(shuō)明了本發(fā)明的幾個(gè)實(shí)施方式,但是這些實(shí)施方式只是作為例示,而不是限定發(fā)明的范圍。這些新實(shí)施方式可以其他各種各樣的形態(tài)實(shí)施,在不脫離發(fā)明的要旨的范圍,可以進(jìn)行各種省略、置換、變更。這些實(shí)施方式及其變形是發(fā)明的范圍和要旨所包含的,同時(shí)也是權(quán)利要求的范圍所述的發(fā)明及其均等的范圍所包含的。
權(quán)利要求
1.一種層疊型半導(dǎo)體裝置,其特征在于,具備 第I半導(dǎo)體芯片,其具有具備第I連接區(qū)域和除上述第I連接區(qū)域以外的第I非連接區(qū)域的第I表面; 第2半導(dǎo)體芯片,其具有具備與上述第I連接區(qū)域?qū)ο虻牡?連接區(qū)域和除上述第2連接區(qū)域以外的第2非連接區(qū)域的第2表面,層疊在上述第I半導(dǎo)體芯片上; 第I凸起連接部,其設(shè)置在上述第I表面的上述第I連接區(qū)域和上述第2表面的上述第2連接區(qū)域之間,以電氣連接上述第I半導(dǎo)體芯片和上述第2半導(dǎo)體芯片; 阻擋用突起,其在上述第I表面的上述第I非連接區(qū)域及上述第2表面的上述第2非連接區(qū)域的至少一方的區(qū)域局部地設(shè)置,且與上述第I非連接區(qū)域及上述第2非連接區(qū)域的另一方的區(qū)域以非粘接狀態(tài)接觸; 粘接用突起,其在上述第I表面的上述第I非連接區(qū)域和上述第2表面的上述第2非連接區(qū)域之間局部地設(shè)置,與上述第I及第2表面粘接;和 底部填充樹脂,其在上述第I半導(dǎo)體芯片的上述第I表面和上述第2半導(dǎo)體芯片的上述第2表面之間的間隙填充。
2.如權(quán)利要求I所述的層疊型半導(dǎo)體裝置,其特征在于, 還具備在上述第2半導(dǎo)體芯片上層疊的第3半導(dǎo)體芯片, 上述第2半導(dǎo)體芯片具有具備第3連接區(qū)域和除上述第3連接區(qū)域以外的第3非連接區(qū)域的、位于上述第2表面的相反側(cè)的第3表面, 上述第3半導(dǎo)體芯片具有具備與上述第3連接區(qū)域?qū)ο虻牡?連接區(qū)域和除上述第4連接區(qū)域以外的第4非連接區(qū)域的第4表面,且在上述第2半導(dǎo)體芯片上層疊, 上述第2半導(dǎo)體芯片和上述第3半導(dǎo)體芯片通過(guò)在上述第3表面的上述第3連接區(qū)域和上述第4表面的上述第4連接區(qū)域之間設(shè)置的第2凸起連接部電氣連接, 在上述第2半導(dǎo)體芯片的上述第3表面和上述第3半導(dǎo)體芯片的上述第4表面之間配置有阻擋用突起,其在上述第3表面的上述第3非連接區(qū)域及上述第4表面的上述第4非連接區(qū)域的至少一方的區(qū)域局部地設(shè)置,且與上述第3非連接區(qū)域及上述第4非連接區(qū)域的另一方的區(qū)域以非粘接狀態(tài)接觸, 在上述第3表面的上述第3非連接區(qū)域和上述第4表面的上述第4非連接區(qū)域之間,局部地配置有與上述第3及第4表面粘接的粘接用突起, 在上述第2半導(dǎo)體芯片的上述第3表面和上述第3半導(dǎo)體芯片的上述第4表面之間的間隙,填充有底部填充樹脂。
3.如權(quán)利要求2所述的層疊型半導(dǎo)體裝置,其特征在于, 第3凸起電極經(jīng)由在上述第2半導(dǎo)體芯片內(nèi)設(shè)置的貫通電極,與第2凸起電極電氣連接。
4.如權(quán)利要求I所述的層疊型半導(dǎo)體裝置,其特征在于, 上述粘接用突起設(shè)置在上述第I表面的上述第I非連接區(qū)域及上述第2表面的上述第2非連接區(qū)域的至少一方的區(qū)域,在上述第I非連接區(qū)域及上述第2非連接區(qū)域的至少另一方的區(qū)域設(shè)置有機(jī)絕緣膜。
5.如權(quán)利要求I所述的層疊型半導(dǎo)體裝置,其特征在于, 還具備基板,其具有具備連接端子的表面,上述第I半導(dǎo)體芯片具有具備第5連接區(qū)域和除上述第5連接區(qū)域以外的第5非連接區(qū)域的、位于上述第I表面的相反側(cè)的第5表面,且在上述基板上安裝, 上述基板和上述第I半導(dǎo)體芯片通過(guò)設(shè)置在上述第5表面的上述第5連接區(qū)域和上述基板的上述連接端子之間的第3凸起連接部電氣連接, 在上述基板的上述表面和上述第I半導(dǎo)體芯片的上述第5表面之間配置有阻擋用突起,其在上述第5表面的上述第5非連接區(qū)域及上述基板的上述表面的至少一方的區(qū)域局部地設(shè)置,且與上述第5非連接區(qū)域及上述基板的上述表面的另一方的區(qū)域以非粘接狀態(tài)接觸, 在上述基板的上述表面和上述第5表面的上述第5非連接區(qū)域之間,局部地配置有與上述基板的上述表面及上述第5表面粘接的粘接用突起, 在上述基板的上述表面和上述第I半導(dǎo)體芯片的上述第5表面之間的間隙,填充有底部填充樹脂。
6.一種層疊型半導(dǎo)體裝置,其特征在于,具備 第I半導(dǎo)體芯片,其具有具備第I連接區(qū)域和除上述第I連接區(qū)域以外的第I非連接區(qū)域的第I表面; 第2半導(dǎo)體芯片,其具有具備與上述第I連接區(qū)域?qū)ο虻牡?連接區(qū)域和除上述第2連接區(qū)域以外的第2非連接區(qū)域的第2表面,層疊在上述第I半導(dǎo)體芯片上; 第I凸起連接部,其設(shè)置在上述第I表面的上述第I連接區(qū)域和上述第2表面的上述第2連接區(qū)域之間,以電氣連接上述第I半導(dǎo)體芯片和上述第2半導(dǎo)體芯片; 阻擋兼粘接用突起,其在上述第I表面的上述第I非連接區(qū)域及上述第2表面的上述第2非連接區(qū)域的至少一方的區(qū)域局部地設(shè)置,且與上述第I非連接區(qū)域及上述第2非連接區(qū)域的另一方的區(qū)域粘接;和 底部填充樹脂,其在上述第I半導(dǎo)體芯片的上述第I表面和上述第2半導(dǎo)體芯片的上述第2表面之間的間隙填充。
7.如權(quán)利要求6所述的層疊型半導(dǎo)體裝置,其特征在于, 還具備在上述第2半導(dǎo)體芯片上層疊的第3半導(dǎo)體芯片, 上述第2半導(dǎo)體芯片具有具備第3連接區(qū)域和除上述第3連接區(qū)域以外的第3非連接區(qū)域的、位于上述第2表面的相反側(cè)的第3表面, 上述第3半導(dǎo)體芯片具有具備與上述第3連接區(qū)域?qū)ο虻牡?連接區(qū)域和除上述第4連接區(qū)域以外的第4非連接區(qū)域的第4表面,且在上述第2半導(dǎo)體芯片上層疊, 上述第2半導(dǎo)體芯片和上述第3半導(dǎo)體芯片通過(guò)在上述第3表面的上述第3連接區(qū)域和上述第4表面的上述第4連接區(qū)域之間設(shè)置的第2凸起連接部電氣連接, 在上述第2半導(dǎo)體芯片的上述第3表面和上述第3半導(dǎo)體芯片的上述第4表面之間配置有阻擋兼粘接用突起,其在上述第3表面的上述第3非連接區(qū)域及上述第4表面的上述第4非連接區(qū)域的至少一方的區(qū)域局部地設(shè)置,且與上述第3非連接區(qū)域及上述第4非連接區(qū)域的另一方的區(qū)域粘接, 在上述第2半導(dǎo)體芯片的上述第3表面和上述第3半導(dǎo)體芯片的上述第4表面之間的間隙,填充有底部填充樹脂。
8.如權(quán)利要求7所述的層疊型半導(dǎo)體裝置,其特征在于,第3凸起電極經(jīng)由在上述第2半導(dǎo)體芯片內(nèi)設(shè)置的貫通電極,與第2凸起電極電氣連接。
9.如權(quán)利要求6所述的層疊型半導(dǎo)體裝置,其特征在于, 上述阻擋兼粘接用突起設(shè)置在上述第I表面的上述第I非連接區(qū)域及上述第2表面的上述第2非連接區(qū)域的至少一方的區(qū)域,在上述第I非連接區(qū)域及上述第2非連接區(qū)域的至少另一方的區(qū)域設(shè)置有機(jī)絕緣膜。
10.如權(quán)利要求6所述的層疊型半導(dǎo)體裝置,其特征在于, 還具備基板,其具有具備連接端子的表面, 上述第I半導(dǎo)體芯片具有具備第5連接區(qū)域和除上述第5連接區(qū)域以外的第5非連接區(qū)域的、位于上述第I表面的相反側(cè)的第5表面,且在上述基板上安裝, 上述基板和上述第I半導(dǎo)體芯片通過(guò)設(shè)置在上述第5表面的上述第5連接區(qū)域和上述基板的上述連接端子之間的第3凸起連接部電氣連接, 在上述基板的上述表面和上述第I半導(dǎo)體芯片的上述第5表面之間配置有阻擋兼粘接用突起,其在上述第5表面的上述第5非連接區(qū)域及上述基板的上述表面的至少一方的區(qū)域局部地設(shè)置,且與上述第5非連接區(qū)域及上述基板的上述表面的另一方的區(qū)域粘接, 在上述基板的上述表面和上述第I半導(dǎo)體芯片的上述第5表面之間的間隙,填充有底部填充樹脂。
11.一種層疊型半導(dǎo)體裝置的制造方法,其特征在于,具備 準(zhǔn)備具有第I表面的第I半導(dǎo)體芯片的步驟,上述第一表面具備第I連接區(qū)域、除上述第I連接區(qū)域以外的第I非連接區(qū)域以及在上述第I連接區(qū)域設(shè)置的第I凸起電極; 準(zhǔn)備具有第2表面的第2半導(dǎo)體芯片的步驟,上述第2表面具備與上述第I連接區(qū)域?qū)?yīng)的第2連接區(qū)域、除上述第2連接區(qū)域以外的第2非連接區(qū)域以及在上述第2連接區(qū)域設(shè)置的第2凸起電極; 在上述第I表面的上述第I非連接區(qū)域及上述第2表面的上述第2非連接區(qū)域的至少一方的區(qū)域,局部地形成阻擋用突起及粘接用突起或阻擋兼粘接用突起的步驟; 一邊使上述第I凸起電極和上述第2凸起電極對(duì)位,一邊在上述第I半導(dǎo)體芯片上層疊上述第2半導(dǎo)體芯片的步驟; 一邊由上述阻擋用突起或上述阻擋兼粘接用突起維持上述第I半導(dǎo)體芯片的上述第I表面和上述第2半導(dǎo)體芯片的上述第2表面之間的間隙,一邊使上述第I凸起電極和上述第2凸起電極接觸并加熱,將上述第I凸起電極和上述第2凸起電極連接,并使上述粘接用突起或上述阻擋兼粘接用突起與上述第I非連接區(qū)域及上述第2非連接區(qū)域的另一方的區(qū)域粘接的步驟;和 在上述第I半導(dǎo)體芯片的上述第I表面和上述第2半導(dǎo)體芯片的上述第2表面之間的間隙填充底部填充樹脂的步驟。
12.如權(quán)利要求11所述的層疊型半導(dǎo)體裝置的制造方法,其特征在于, 上述阻擋用突起及上述粘接用突起在上述第I表面的上述第I非連接區(qū)域及上述第2表面的上述第2非連接區(qū)域的至少一方的區(qū)域形成, 上述阻擋用突起與上述第I非連接區(qū)域及上述第2非連接區(qū)域的另一方的區(qū)域以非粘接狀態(tài)接觸,上述粘接用突起與上述第I非連接區(qū)域及上述第2非連接區(qū)域的另一方的區(qū)域粘接。
13.如權(quán)利要求11所述的層疊型半導(dǎo)體裝置的制造方法,其特征在于, 上述阻擋兼粘接用突起在上述第I表面的上述第I非連接區(qū)域及上述第2表面的上述第2非連接區(qū)域的至少一方的區(qū)域形成, 上述阻擋兼粘接用突起與上述第I非連接區(qū)域及上述第2非連接區(qū)域的另一方的區(qū)域粘接。
14.如權(quán)利要求11所述的層疊型半導(dǎo)體裝置的制造方法,其特征在于, 上述阻擋用突起或上述阻擋兼粘接用突起設(shè)置在上述第I表面的上述第I非連接區(qū)域及上述第2表面的上述第2非連接區(qū)域的至少一方的區(qū)域,在上述第I非連接區(qū)域及上述第2非連接區(qū)域的至少另一方的區(qū)域設(shè)置有機(jī)絕緣膜。
15.如權(quán)利要求11所述的層疊型半導(dǎo)體裝置的制造方法,其特征在于, 上述第2半導(dǎo)體芯片具有第3表面,該第3表面具備第3連接區(qū)域、除上述第3連接區(qū)域以外的第3非連接區(qū)域以及在上述第3連接區(qū)域設(shè)置的第3凸起電極,并位于上述第2表面的相反側(cè), 上述第3凸起電極經(jīng)由設(shè)置在上述第2半導(dǎo)體芯片內(nèi)的貫通電極,與上述第2凸起電極電氣連接。
16.如權(quán)利要求15所述的層疊型半導(dǎo)體裝置的制造方法,其特征在于,還具備 準(zhǔn)備具有第4表面的第3半導(dǎo)體芯片的步驟,上述第4表面具備與上述第3連接區(qū)域?qū)?yīng)的第4連接區(qū)域、除上述第4連接區(qū)域以外的第4非連接區(qū)域以及在上述第4連接區(qū)域設(shè)置的第4凸起電極; 在上述第3表面的上述第3非連接區(qū)域及上述第4表面的上述第4非連接區(qū)域的至少一方的區(qū)域,局部地形成阻擋用突起及粘接用突起或阻擋兼粘接用突起的步驟; 一邊使上述第3凸起電極和上述第4凸起電極對(duì)位,一邊在上述第2半導(dǎo)體芯片上層疊上述第3半導(dǎo)體芯片的步驟; 一邊由上述阻擋用突起或上述阻擋兼粘接用突起維持上述第2半導(dǎo)體芯片和上述第3半導(dǎo)體芯片之間的間隙,一邊使上述第3凸起電極和上述第4凸起電極接觸并加熱,將上述第3凸起電極和上述第4凸起電極連接,并使上述粘接用突起或上述阻擋兼粘接用突起與上述第3非連接區(qū)域及上述第4非連接區(qū)域的另一方的區(qū)域粘接的步驟;和 在上述第2半導(dǎo)體芯片的上述第3表面和上述第3半導(dǎo)體芯片的上述第4表面之間的間隙填充底部填充樹脂的步驟。
17.如權(quán)利要求16所述的層疊型半導(dǎo)體裝置的制造方法,其特征在于, 上述阻擋用突起或上述阻擋兼粘接用突起具有熱固化性, 將上述第I凸起電極與上述第2凸起電極接觸的上述第I半導(dǎo)體芯片和上述第2半導(dǎo)體芯片的層疊體,以小于上述第I及第2凸起電極的連接溫度且上述阻擋用突起或上述阻擋兼粘接用突起開始固化而呈現(xiàn)粘接性的溫度壓接,從而暫時(shí)固定上述第I凸起電極和上述第2凸起電極, 將上述第I凸起電極和上述第2凸起電極被暫時(shí)固定且上述第3凸起電極與上述第4凸起電極接觸的上述第I半導(dǎo)體芯片和上述第2半導(dǎo)體芯片和上述第3半導(dǎo)體芯片的層疊體,以小于上述第I至第4凸起電極的連接溫度且上述阻擋用突起或上述阻擋兼粘接用突起開始固化而呈現(xiàn)粘接性的溫度壓接,從而暫時(shí)固定上述第3凸起電極和上述第4凸起電極, 將上述凸起電極之間被暫時(shí)固定的上述第I半導(dǎo)體芯片和上述第2半導(dǎo)體芯片和上述第3半導(dǎo)體芯片的層疊體,加熱到上述第I至第4凸起電極的連接溫度以上且上述阻擋用突起或上述阻擋兼粘接用突起的熱固化溫度以上的溫度并壓接。
18.如權(quán)利要求16所述的層疊型半導(dǎo)體裝置的制造方法,其特征在于, 上述阻擋用突起或上述阻擋兼粘接用突起具有熱固化性, 將上述第I凸起電極與上述第2凸起電極接觸的上述第I半導(dǎo)體芯片和上述第2半導(dǎo)體芯片的層疊體,以小于上述第I及第2凸起電極的連接溫度且上述阻擋用突起或上述阻擋兼粘接用突起開始固化而呈現(xiàn)粘接性的溫度壓接,從而暫時(shí)固定上述第I凸起電極和上述第2凸起電極, 將上述第I凸起電極和上述第2凸起電極被暫時(shí)固定且上述第3凸起電極與上述第4凸起電極接觸的上述第I半導(dǎo)體芯片和上述第2半導(dǎo)體芯片和上述第3半導(dǎo)體芯片的層疊體,以小于上述第I至第4凸起電極的連接溫度且上述阻擋用突起或上述阻擋兼粘接用突起開始固化而呈現(xiàn)粘接性的溫度壓接,從而暫時(shí)固定上述第3凸起電極和上述第4凸起電極, 將上述凸起電極之間被暫時(shí)固定的上述第I半導(dǎo)體芯片和上述第2半導(dǎo)體芯片和上述第3半導(dǎo)體芯片的層疊體,加熱到上述阻擋用突起或上述阻擋兼粘接用突起的熱固化溫度以上的溫度,從而使上述粘接用突起或上述阻擋兼粘接用突起固化, 將由上述粘接用突起或上述阻擋兼粘接用突起粘接的上述第I半導(dǎo)體芯片和上述第2半導(dǎo)體芯片和上述第3半導(dǎo)體芯片的層疊體,用上述第I至第4凸起電極的連接溫度以上的溫度壓接或回流焊接。
19.如權(quán)利要求16所述的層疊型半導(dǎo)體裝置的制造方法,其特征在于, 上述阻擋用突起或上述阻擋兼粘接用突起具有熱固化性, 將上述第I凸起電極與上述第2凸起電極接觸的上述第I半導(dǎo)體芯片和上述第2半導(dǎo)體芯片的層疊體,以小于上述第I及第2凸起電極的連接溫度且上述阻擋用突起或上述阻擋兼粘接用突起開始固化而呈現(xiàn)粘接性的溫度壓接,從而暫時(shí)固定上述第I凸起電極和上述第2凸起電極, 將上述第I凸起電極和上述第2凸起電極被暫時(shí)固定且上述第3凸起電極與上述第4凸起電極接觸的上述第I半導(dǎo)體芯片和上述第2半導(dǎo)體芯片和上述第3半導(dǎo)體芯片的層疊體,加熱到上述第I至第4凸起電極的連接溫度以上且上述阻擋用突起或上述阻擋兼粘接用突起的熱固化溫度以上的溫度并壓接,從而將上述第I凸起電極和上述第2凸起電極連接,并將上述第3凸起電極和上述第4凸起電極連接。
20.如權(quán)利要求11所述的層疊型半導(dǎo)體裝置的制造方法,其特征在于, 上述第I半導(dǎo)體芯片具有第5表面,該第5表面具備第5連接區(qū)域、除上述第5連接區(qū)域以外的第5非連接區(qū)域以及在上述第5連接區(qū)域設(shè)置的第5凸起電極,并位于上述第I表面的相反側(cè), 一邊將上述第5凸起電極與連接端子連接,一邊將上述第I半導(dǎo)體芯片安裝到具有具備上述連接端子的表面的基板上,將在上述第5表面的上述第5非連接區(qū)域及上述基板的上述表面的至少一方的區(qū)域局部地設(shè)置的粘接用突起或阻擋兼粘接用突起與上述第5非連接區(qū)域及上述基板的上述表面的另一方的區(qū)域粘接, 在上述基板的上述表面和上述第I半導(dǎo)體芯片的上述第5表 面之間的間隙,填充底部填充樹脂。
全文摘要
本發(fā)明提供層疊型半導(dǎo)體裝置及其制造方法。實(shí)施方式的層疊型半導(dǎo)體裝置具備具有第1凸起電極的第1半導(dǎo)體芯片;具有第2凸起電極的第2半導(dǎo)體芯片。一邊將凸起電極彼此連接,一邊層疊第1及第2半導(dǎo)體芯片。在第1及第2半導(dǎo)體芯片的至少一方,設(shè)置阻擋用突起和粘接用突起。阻擋用突起與第1及第2半導(dǎo)體芯片的另一方以非粘接狀態(tài)接觸。粘接用突起與第1及第2半導(dǎo)體芯片粘接。
文檔編號(hào)H01L21/60GK102800662SQ20121017006
公開日2012年11月28日 申請(qǐng)日期2012年5月28日 優(yōu)先權(quán)日2011年5月26日
發(fā)明者筑山慧至, 福田昌利, 渡部博, 溝口慶太, 小牟田直幸 申請(qǐng)人:株式會(huì)社 東芝