專利名稱：測算半導(dǎo)體器件井區(qū)注入離子橫向擴(kuò)散能力的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體領(lǐng)域，涉及一種測算離子擴(kuò)散能力的方法，尤其涉及一種測算半導(dǎo)體器件井區(qū)注入離子橫向擴(kuò)散能力的方法。
背景技術(shù)：
半導(dǎo)體器件井區(qū)的優(yōu)劣對半導(dǎo)體器件起到關(guān)鍵作用，當(dāng)器件做到55nm以下時，對井區(qū)的控制尤其重要。有很多因素會對半導(dǎo)體器件的井區(qū)產(chǎn)生影響，如注入離子的劑量，深度，角度，以及離子自身擴(kuò)散等。而由于缺少對離子自身擴(kuò)散能力的有效評估方法，所以難以控制其對器件的影響。
注入到井區(qū)的離子，在后續(xù)晶格修復(fù)熱退火過程中，會沿著被破壞的晶格擴(kuò)散，且大多為橫向擴(kuò)散。而離子的橫向擴(kuò)散對器件性能危害很大，比如N型井區(qū)的離子在熱作用下擴(kuò)散到P型井區(qū)，會嚴(yán)重影響NMOSFET器件的性能。其離子擴(kuò)散區(qū)域?qū)cPM0SFET產(chǎn)生漏電。目前針對井區(qū)離子的橫向擴(kuò)散，大多通過晶圓驗收測試(wafer acceptancetest, WAT)以及電性測試進(jìn)行，由于后續(xù)的諸多制程均會對WAT以及電性測試結(jié)果產(chǎn)生影響，很難精確測定其橫向擴(kuò)散能力，而且加長了制程循環(huán)時間。因此本領(lǐng)域的技術(shù)人員致力于開發(fā)一種能有效測算半導(dǎo)體器件井區(qū)注入離子橫向擴(kuò)散能力的方法。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)中的問題，本發(fā)明所要解決的技術(shù)問題是現(xiàn)有的技術(shù)缺乏有效測算半導(dǎo)體器件井區(qū)注入離子橫向擴(kuò)散能力的方法。本發(fā)明的一種測算半導(dǎo)體器件井區(qū)注入離子橫向擴(kuò)散能力的方法，包括以下步驟
步驟1，建立測試模塊，所述模塊上的活動區(qū)包括由淺溝道隔離隔開的P井區(qū)和N井
區(qū)；
步驟2，模擬制程結(jié)構(gòu)，設(shè)置井區(qū)的鎢連接孔；
步驟3，進(jìn)行離子注入，所述P井區(qū)或N井區(qū)只注入第一道離子；
步驟4，對測試模塊進(jìn)行掃描，得到鎢連接孔的明暗圖。在本發(fā)明的一個較佳實施方式中，所述活動區(qū)的大小為20umx50um。在發(fā)明的另一較佳實施方式中，所述淺溝道隔離的底部寬度為20(T300nm。在發(fā)明的另一較佳實施方式中，所述步驟3中在所述P井區(qū)只注入第一道離子，如果所述步驟4中NMOSFET的鎢連接孔明亮則離子擴(kuò)散到N井區(qū)；如果所述步驟4中NMOSFET的鎢連接孔灰暗則離子未擴(kuò)散到N井區(qū)。在發(fā)明的另一較佳實施方式中，所述步驟4中應(yīng)用電子束缺陷掃描儀對測試模塊進(jìn)行掃描。
在發(fā)明的另一較佳實施方式中，還包括步驟5，將淺溝道隔離的底部寬度與所述鎢連接孔的明暗圖進(jìn)行比較從而得到離子的擴(kuò)散能力。本發(fā)明通過建立測試模塊，模擬實際制程中器件結(jié)構(gòu)，并根據(jù)所需調(diào)整注入離子的條件。然后應(yīng)用電子束缺陷掃描儀進(jìn)行檢查，根據(jù)測試模塊與掃描結(jié)果測算井區(qū)離子的橫向擴(kuò)散能力，從而為半導(dǎo)體器件的井區(qū)優(yōu)化提供參考，為良率提升提供了保障。本發(fā)明是方法簡便易行。


圖I是本發(fā)明的實施例的流程 圖2a是未受到N井區(qū)離子擴(kuò)散影響的鎢連接孔亮度示意 圖2b是為受N井區(qū)離子擴(kuò)散影響的鎢連接孔亮度示意圖。
具體實施例方式在本發(fā)明的實施例的測算半導(dǎo)體器件井區(qū)注入離子橫向擴(kuò)散能力的方法中，圖I中所示，包括以下步驟
步驟1，建立測試模塊。在模塊上劃分出不同組別一定面積的活動區(qū)(AA)，比如大小為20umx50um。在這些AA上，間隔劃分P井區(qū)與N井區(qū)，P井與N井之間由淺溝道隔離(STI)隔開，將STI的底部寬度在實際制程基礎(chǔ)上做不同窗口。比如假設(shè)實際STI寬度為250nm，那么可以分別做200至300的等分的十個窗口，此種測試模塊可以根據(jù)需要鋪設(shè)在晶圓上。確定其他條件前提下，改變想要測算井區(qū)離子注入的條件。步驟2，模擬實際制程結(jié)構(gòu)，設(shè)置井區(qū)的鎢連接孔，并進(jìn)行適當(dāng)簡化。比如簡化成主要有P井區(qū)和N井區(qū)組成的器件分布與結(jié)構(gòu)。將結(jié)構(gòu)進(jìn)行簡化的目的是去除其他因素的干擾。步驟3，根據(jù)需要調(diào)整井區(qū)離子注入條件。如選擇測算P井第一道離子注入制程的離子橫向擴(kuò)散能力，可以將其他條件按實際制程進(jìn)行，而P井區(qū)只注入第一道離子。步驟4，應(yīng)用電子束缺陷掃描儀進(jìn)行檢查。當(dāng)制程跑到鎢連接孔時，應(yīng)用電子束缺陷掃描儀(E-beam)對測試模塊進(jìn)行掃描。如圖2a和2b中所示，其中I為N井區(qū)，11為N井區(qū)的鎢連接孔，2為淺溝道隔離，3為P井區(qū)，31為P井區(qū)的鎢連接孔。正常情況下，如圖2a中所示，NMOSFET的鎢連接孔31在E_beam正負(fù)載條件下為灰暗，而PM0SFET的鎢連接孔11為明亮，但是如果P井離子擴(kuò)散到N井區(qū)域，如圖2b中所示，則會是NMOSFET的鎢連接孔31產(chǎn)生漏電(Leakage)而變?yōu)槊髁?。步驟5，根據(jù)由于這種變化，并結(jié)合步驟I安排的STI底部寬度就可以最終得到P井區(qū)離子橫向擴(kuò)散的能力。本發(fā)明的實施例通過建立測試模塊，模擬實際制程中器件結(jié)構(gòu)，并根據(jù)所需調(diào)整注入離子的條件。然后應(yīng)用電子束缺陷掃描儀進(jìn)行檢查，根據(jù)測試模塊與掃描結(jié)果測算井區(qū)離子的橫向擴(kuò)散能力，從而為半導(dǎo)體器件的井區(qū)優(yōu)化提供參考，為良率提升提供了保障。本發(fā)明是方法簡便易行。本方法可以應(yīng)用于井區(qū)離子注入條件的窗口，從而優(yōu)化器件性能。測算優(yōu)化后的器件的leakage問題是否得到了有效解決。
以上對本發(fā)明的具體實施例進(jìn)行了詳細(xì)描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實施例。對于本領(lǐng)域技術(shù)人員而言，任何對本發(fā)明進(jìn)行的等同修改和替代也都在本發(fā)明 的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種測算半導(dǎo)體器件井區(qū)注入離子橫向擴(kuò)散能力的方法，其特征在于，包括以下步驟 步驟1，建立測試模塊，所述模塊上的活動區(qū)包括由淺溝道隔離隔開的P井區(qū)和N井區(qū)； 步驟2，模擬制程結(jié)構(gòu)，設(shè)置井區(qū)的鎢連接孔； 步驟3，進(jìn)行離子注入，所述P井區(qū)或N井區(qū)只注入第一道離子； 步驟4，對測試模塊進(jìn)行掃描，得到鎢連接孔的明暗圖。
2.如權(quán)利要求I所述的測算半導(dǎo)體器件井區(qū)注入離子橫向擴(kuò)散能力的方法，其特征在于，所述活動區(qū)的大小為20umx50um。
3.如權(quán)利要求2所述的測算半導(dǎo)體器件井區(qū)注入離子橫向擴(kuò)散能力的方法，其特征在于，所述淺溝道隔離的底部寬度為20(T300nm。
4.如權(quán)利要求I所述的測算半導(dǎo)體器件井區(qū)注入離子橫向擴(kuò)散能力的方法，其特征在于，所述步驟3中在所述P井區(qū)只注入第一道離子，如果所述步驟4中NMOSFET的鎢連接孔明亮則離子擴(kuò)散到N井區(qū)；如果所述步驟4中NMOSFET的鎢連接孔灰暗則離子未擴(kuò)散到N井區(qū)。
5.如權(quán)利要求I所述的測算半導(dǎo)體器件井區(qū)注入離子橫向擴(kuò)散能力的方法，其特征在于，所述步驟4中應(yīng)用電子束缺陷掃描儀對測試模塊進(jìn)行掃描。
6.如權(quán)利要求I所述的測算半導(dǎo)體器件井區(qū)注入離子橫向擴(kuò)散能力的方法，其特征在于，還包括步驟5，將淺溝道隔離的底部寬度與所述鎢連接孔的明暗圖進(jìn)行比較從而得到離子的擴(kuò)散能力。
全文摘要
本發(fā)明的一種測算半導(dǎo)體器件井區(qū)注入離子橫向擴(kuò)散能力的方法，包括以下步驟步驟1，建立測試模塊，所述模塊上的活動區(qū)包括由淺溝道隔離隔開的P井區(qū)和N井區(qū)；步驟2，模擬制程結(jié)構(gòu)，設(shè)置井區(qū)的鎢連接孔；步驟3，進(jìn)行離子注入，所述P井區(qū)或N井區(qū)只注入第一道離子；步驟4，對測試模塊進(jìn)行掃描，得到鎢連接孔的明暗圖。本發(fā)明為半導(dǎo)體器件的井區(qū)優(yōu)化提供參考，為良率提升提供了保障，且方法簡便易行。
文檔編號H01L21/66GK102779769SQ20121022578
公開日2012年11月14日 申請日期2012年7月3日 優(yōu)先權(quán)日2012年7月3日
發(fā)明者倪棋梁, 王愷, 范榮偉, 陳宏璘, 龍吟 申請人:上海華力微電子有限公司