用于tsv刻蝕中改善硅通孔側壁粗糙度的方法
【專利摘要】本發(fā)明公開了一種用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，包含如下步驟：步驟1：在TSV刻蝕完成后，在反應腔中，對硅通孔的側壁進行氧化；步驟2：在反應腔中，對經(jīng)氧化后的硅通孔的側壁進行刻蝕，去除硅通孔的側壁經(jīng)氧化所形成的氧化層。本發(fā)明能夠大大減低硅通孔側壁的粗糙度。
【專利說明】用于TSV刻蝕中改善硅通孔側壁粗糙度的方法
【技術領域】
[0001]本發(fā)明涉及一種TSV刻蝕工藝，特別涉及一種用于TSV刻蝕中改善硅通孔側壁粗糙度的方法。
【背景技術】
[0002]隨著集成電路的集成度不斷提高，半導體技術也持續(xù)的飛速發(fā)展。目前半導體技術發(fā)展沿著摩爾定律走微細化道路發(fā)展到了 22nm，已經(jīng)接近其物理極限。此時，引入其他相關的新技術才能促成集成電路的進一步發(fā)展。其中，娃通孔(Through Silicon Via, TSV)技術是當今少有的一個正在快速發(fā)展，并且會廣泛地影響到消費和工業(yè)類電子產(chǎn)品的【技術領域】，其帶來的3-D IC集成正在不斷促進多芯片集成和封裝技術的發(fā)展。
[0003]TSV是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導通，實現(xiàn)芯片之間互連的最新技術，它實現(xiàn)了最短、最豐富的Z方向互連，將不同功能的芯片堆疊集成，可以同時實現(xiàn)更多的功能、更好的性能、更低的功耗和成本、爭取更大的制造靈活性。
[0004]TSV技術中最為關鍵的就是刻蝕，即硅通孔的形成。由于半導體硅片襯底通常都具有相當?shù)暮穸?，形成通孔的工藝為等離子體刻蝕工藝，目前，TSV刻蝕領域常用的技術為波什刻蝕工藝(Bosch process),能夠形成深寬比相當高的垂直通孔。當保持較高的蝕刻率時，它用來維持垂直剖面以保持深蝕刻特性。甚至對于在蝕刻和鈍化之間切換的極短的時間間隔內(nèi)，在高放大率的檢測下，仍然可以看見其粗糙的表面。這種粗糙度是不需要的，工藝工程師需要不斷地將其最小化或者去除。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是提供一種用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，能夠大大減低硅通孔側壁的粗糙度。
[0006]為了實現(xiàn)以上目的，本發(fā)明是通過以下技術方案實現(xiàn)的:
一種用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，首先形成硅通孔，還包含如下步
驟:
步驟1:對硅通孔側壁進行氧化，以形成氧化層；
步驟2:對經(jīng)氧化后的硅通孔的側壁進行刻蝕，去除硅通孔的側壁經(jīng)氧化所形成的氧化層。
[0007]在所述的步驟I中，采用含氧等離子體或者其他氧氣體激發(fā)產(chǎn)生的等離子體對硅通孔的側壁進行氧化。
[0008]所述的含氧等離子體或者含氧氣體的等離子體為以下任一項或任多項:02、O3>N20、C02、水蒸氣。
[0009]在所述的步驟2中，采用含碳氟的等離子體對硅通孔的側壁進行刻蝕。
[0010]所述的含碳氟的等離子體由以下任一項或任多項激發(fā)產(chǎn)生:C4F8、CF4, C4F6, chf3、CH2F2。[0011]所述的步驟2中的刻蝕的射頻頻率為雙頻，其中高頻頻率為27MHz~60MHz，低頻頻率為 2MHz ~13.56MHz。
[0012]所述的步驟2中刻蝕的工藝參數(shù)為:電源功率為200W~1000W，偏置功率為300W~1500W，反應腔的腔體氣壓為20Mt~200Mt。
[0013]所述的步驟2中，采用含碳氟的等離子體、O2和/或K的等離子體進行刻蝕。
[0014]所述步驟2中，采用含碳氟的等離子體進行刻蝕時，其對氧化硅與硅的選擇性的比例大于5:1。
[0015]經(jīng)步驟2刻蝕后，硅通孔側壁的不平整突起的高度小于等于51nm。
[0016]本發(fā)明與現(xiàn)有技術相比，具有以下優(yōu)點:
能夠大大減低硅通孔側壁的粗糙度。
【專利附圖】

【附圖說明】
[0017]圖1為在TSV刻蝕后，硅通孔側壁的形狀示意圖；
圖2為本發(fā)明步驟I對硅通孔側壁進行氧化的原理示意圖；
圖3為圖2中氧化后的效果的原理示意圖；
圖4為本發(fā)明步驟2對氧化后的硅通孔側壁進行刻蝕后的效果示意圖；
圖5a為圖1的效果圖；
圖5b為圖4的效果圖。
【具體實施方式】
[0018]以下結合附圖，通過詳細說明一個較佳的具體實施例，對本發(fā)明做進一步闡述。
[0019]一種用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，首先形成硅通孔，還包含如下步驟:
步驟1:在TSV刻蝕完成后(硅通孔的狀態(tài)如圖1所示)，在反應腔中，對硅通孔的側壁I進行氧化，如圖2和圖3所示，硅通孔的側壁I的粗糙表面將會被氧化成不同的形態(tài)，在兩個相對平坦的關鍵區(qū)域之間或者在許多扇形中的凹處，即硅通孔的側壁I的不平整突起11，為被氧化的更多的區(qū)域，粗糙表面的不平齊的氧化將在硅通孔的側壁I產(chǎn)出一個不平齊的氧化層2，即硅通孔的側壁I的不平整突起11處會產(chǎn)生相對更多的氧化層2 (如圖3所示)。在本實施例中，采用含氧等離子體或者其他氧氣體激發(fā)產(chǎn)生的等離子體對硅通孔的側壁I進行氧化，其中，含氧等離子體或者含氧氣體的等離子體為以下任一項或任多項:02、
03、N20、C02、水蒸氣。
[0020]步驟2:在反應腔中，對經(jīng)氧化后的硅通孔的側壁I進行刻蝕，去除硅通孔的側壁I經(jīng)氧化所形成的氧化層。在本實施例中，采用含碳氟的等離子體對硅通孔的側壁I進行刻蝕，其中，含碳氟的等離子體由以下任一項或者任多項激發(fā)產(chǎn)生:c4f8、cf4、c4f6、CHF3^CH2F2,當然，在步驟2中，還可以采用含碳氟的等離子體和其他氣體(譬如:02和/或4的等離子體)進行刻蝕。本步驟中的刻蝕的射頻頻率為雙頻，其中高頻頻率為27MHz~60MHz，低頻頻率為2MHz~13.56MHz。具體的刻蝕工藝參數(shù)為:電源功率:200W~1000W，偏置功率:30(Tl500W，反應腔的腔體氣壓:2(T200Mt。在本實施例中，采用含碳氟的等離子體進行刻蝕時，其對氧化硅與硅的選擇性的比例大于5:1，因此，氧化層能夠快速去除，但是硅層損壞則非常微小，如圖4所示，因此，可有效去除被更多氧化了的硅通孔側壁I的不平整突起11。因此，經(jīng)步驟2刻蝕后，硅通孔側壁I的不平整突起11的高度不大于51nm (如圖5b所示)，由于TSV刻蝕后的不平整突起11的高度為238nm左右(如圖5a所示)，因此，大大減低了硅通孔側壁I的粗糙度。
[0021]綜上所述，本發(fā)明用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，大大減低了硅通孔側壁的粗糙度。
[0022]上述實施方式只是對本發(fā)明的示例性說明而并非限定它的保護范圍，因此，應當認識到上述的描述不應被認為是對本發(fā)明的限制。本領域技術人員閱讀了上述內(nèi)容后，對于本發(fā)明的所做的局部結構的等同替換，都將是顯而易見的，都在本發(fā)明的保護范圍之內(nèi)。
【權利要求】
1.一種用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，首先形成硅通孔，其特征在于，還包含如下步驟: 步驟1:對硅通孔側壁進行氧化，以形成氧化層； 步驟2:對經(jīng)氧化后的硅通孔的側壁進行刻蝕，去除硅通孔的側壁經(jīng)氧化所形成的氧化層。
2.如權利要求1所述的用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，其特征在于，在所述的步驟I中，采用含氧等離子體或者其他氧氣體激發(fā)產(chǎn)生的等離子體對硅通孔的側壁進行氧化。
3.如權利要求2所述的用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，其特征在于，所述的含氧等離子體或者含氧氣體的等離子體為以下任一項或任多項:02、O3> N2O, CO2、水蒸氣。
4.如權利要求1所述的用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，其特征在于，在所述的步驟2中，采用含碳氟的等離子體對硅通孔的側壁進行刻蝕。
5.如權利要求4所述的用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，其特征在于，所述的含碳氟的等離子體由以下任一項或任多項激發(fā)產(chǎn)生:C4F8、CF4, C4F6, CHF3> CH2F20
6.如權利要求1或4所述的用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，其特征在于，所述的步驟2中的刻蝕的射頻頻率為雙頻，其中高頻頻率為27MHz?60MHz，低頻頻率為2MHz "13.56MHz ο
7.如權利要求6所述的用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，其特征在于，所述的步驟2中刻蝕的工藝參數(shù)為:電源功率為200W?1000W，偏置功率為300W?1500W，反應腔的腔體氣壓為20Mt?200Mt。
8.如權利要求1或4所述的用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，其特征在于，所述的步驟2中，采用含碳氟的等離子體、O2和/或的等離子體進行刻蝕。
9.如權利要求4所述的用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，其特征在于，所述步驟2中，采用含碳氟的等離子體進行刻蝕時，其對氧化硅與硅的選擇性的比例大于5:1。
10.如權利要求1所述的用于TSV刻蝕中改善硅通孔側壁粗糙度的方法，其特征在于，經(jīng)步驟2刻蝕后，硅通孔側壁的不平整突起的高度小于等于51nm。
【文檔編號】H01L21/768GK103839870SQ201210470510
【公開日】2014年6月4日 申請日期:2012年11月20日 優(yōu)先權日:2012年11月20日
【發(fā)明者】王兆祥, 嚴利均, 黃智林, 邱達燕 申請人:中微半導體設備(上海)有限公司