專利名稱：半導體封裝用導線架條的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種導線架條，特別是有關(guān)于一種半導體封裝用導線架條。
背景技術(shù)：
現(xiàn)今，半導體封裝技術(shù)主要在于防止芯片受到外界溫度、濕氣的影響，以及雜塵的污染，并提供芯片與外部電路之間的電性連接，因此，為了滿足各種封裝需求，逐漸發(fā)展出各種不同型式的封裝構(gòu)造，例如由半導體硅晶圓(wafer)切割而成的硅芯片(chip)，利用打線(wire bonding)或凸塊(bumping)等適當方式，并選擇固定在導線架(Ieadframe)或基板(substrate)上，接著再利用膠體封裝包覆保護硅芯片，如此即可完成一半導體封裝構(gòu)造的基本架構(gòu)。目前，為了因應消費性電子產(chǎn)品強調(diào)輕薄短小的趨勢，采用一種四方平面無外引腳半導體封裝構(gòu)造(QFN, Quad Flat No lead)的封裝型態(tài),所述四方平面無外引腳半導體封裝構(gòu)造(QFN，Quad Flat No lead)不具有外引腳，通常是在一導線架條(Ieadframestrip)上設(shè)置數(shù)個導線架單元，接著同時將數(shù)個芯片固定在導線架單元的芯片座上、打線結(jié)合(wire bonding)及封膠等加工程序,最后再切割去除多余框架，以便同時制造完成數(shù)個具有導線架的封裝構(gòu)造，其中通過打線結(jié)合(wire bonding)的方式將芯片電性連接至導線架條的引腳上，能夠有較短的訊號傳遞路徑，因而具有較快的訊號傳遞速度。然而，所述四方平面無外引腳半導體封裝構(gòu)造(QFN, Quad Flat No lead)在封裝的過程中，分離每一個導線架單元須在導線架條上進行橫向及縱向的切割工序，由于現(xiàn)在半導體都是采用高密度引腳間距，且所述導線架條為銅合金，在所述切割工序中，利用刀具切割會在導線架條上產(chǎn)生毛刺(bur)，使導線架條上的兩條相鄰引腳因毛刺接觸而導致產(chǎn)品短路失效的情形，因而嚴重影響芯片的封裝質(zhì)量和最終成品的制程良率。故，有必要提供一種半導體封裝用導線架條，以解決現(xiàn)有技術(shù)所存在的問題
實用新型內(nèi)容
`有鑒于此，本實用新型提供一種半導體封裝用導線架條，以解決在封裝后的切割過程中，切割工序在導線架條上產(chǎn)生毛刺而導致產(chǎn)品短路失效的問題。本實用新型的主要目的在于提供一種半導體封裝用導線架條，其可以通過在連接支架形成通孔部，以減少刀具切割連接支架所產(chǎn)生的毛刺現(xiàn)象，相對避免兩條相鄰的引腳因毛刺接觸而導致產(chǎn)品短路失效的風險。本實用新型的次要目的在于提供一種半導體封裝用導線架條，其可以通過在連接支架形成通孔部，以減少刀具切割連接支架所產(chǎn)生的毛刺現(xiàn)象，可有效提升芯片封裝質(zhì)量和最終成品的制程良率。為達成本實用新型的前述目的，本實用新型一實施例提供一種半導體封裝用導線架條，其中所述半導體封裝用導線架條包含一外框、數(shù)條連接支架、數(shù)個導線架單元及至少一通孔部，所述連接支架交錯排列在所述外框的范圍內(nèi)，所述導線架單元排列在所述連接支架定義的空間內(nèi)，每一導線架單元包含一芯片座、至少一支撐條及數(shù)個間隔排列的引腳，所述支撐條連接所述芯片座至所述連接支架，所述引腳連接于所述連接支架，所述通孔部形成在所述連接至少兩個相鄰的導線架單元之間的連接支架上。再者，本實用新型另一實施例提供一種半導體封裝用導線架條，其中所述半導體封裝用導線架條包含一外框、數(shù)條連接支架、數(shù)個導線架單元及至少一通孔部，所述連接支架交錯排列在所述外框的范圍內(nèi)，所述導線架單元排列在所述連接支架定義的空間內(nèi)，每一導線架單元包含數(shù)個間隔排列的引腳，所述引腳連接于所述連接支架，所述通孔部形成在所述至少兩個相鄰的導線架單元之間的連接支架上。根據(jù)上述半導體封裝用導線架條，在封裝后的切割過程中，本實用新型通過在所述連接支架形成通孔部，可減少刀具切割連接支架所產(chǎn)生的毛刺現(xiàn)象，相對避免兩條相鄰的引腳因毛刺接觸而導致產(chǎn)品短路失效的風險，可有效提升芯片封裝質(zhì)量和最終成品的制程良率。

圖1是本實用新型一實施例半導體封裝用導線架條的上視圖。圖2是本實用新型圖1實施例半導體封裝用導線架條I1-1I的剖視圖。圖1A至ID是本實用新型圖1實施例半導體封裝用導線架條的通孔部其它形態(tài)的上視圖。圖3是本實用新型另一實施例半導體封裝用導線架條的上視圖。圖3A是本實用新型圖3實施例半導體封裝用導線架條另一種形態(tài)的上視圖。圖4是圖3A 實施例半導體封裝用導線架條IV-1V的剖視圖。圖5是本實用新型又一實施例半導體封裝用導線架條的上視圖。圖6是圖5實施例半導體封裝用導線架條V1-VI的剖視圖。
具體實施方式
為讓本實用新型上述目的、特征及優(yōu)點更明顯易懂，下文特舉本實用新型較佳實施例，并配合附圖，作詳細說明如下。再者，本實用新型所提到的方向用語，例如上、下、頂、底、前、后、左、右、內(nèi)、外、側(cè)面、周圍、中央、平、橫向、垂直、縱向、軸向、徑向、最上層或最下層等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本實用新型，而非用以限制本實用新型。請參照圖1、2所示，本實用新型一實施例提供一種半導體封裝用導線架條100可以應用在四方平面無外引腳半導體封裝構(gòu)造(QFN,Quad Flat Nolead),且利用一金屬板制作而成，所述金屬板可選自各種具良好導電性的金屬，例如銅、鐵、鋁、鎳、鋅或其合金等。所述半導體封裝用導線架條100包含一外框1、數(shù)條連接支架2、數(shù)個導線架單元3及數(shù)個通孔部21，本實用新型將于下文逐一詳細說明所述實施例各元件的細部構(gòu)造、組裝關(guān)系及其運作原理。所述連接支架2交錯排列在所述外框I的范圍內(nèi)，所述導線架單元3排列在所述連接支架2定義的空間20內(nèi)，每一導線架單元3包含一芯片座31、數(shù)個支撐條32及數(shù)個間隔排列的引腳33，如圖1所示，每一導線架單元3的支撐條32為四個，分別連接所述芯片座31兩側(cè)的兩個連接支架2，使所述支撐條32自所述芯片座31至所述連接支架2，但所述支撐條32也可僅設(shè)置一個，用以支撐所述芯片座31上，另外，所述引腳33連接于所述連接支架2，即每一連接支架2兩側(cè)分別各延伸一導線架單元3的引腳33，所述通孔部21形成在所述連接兩個相鄰的導線架單元3之間的連接支架2上，在本實施中，所述通孔部21為單一長槽孔，所述長槽孔是指一穿孔，所述穿孔沿著其所在的連接支架2的長度方向上的尺寸，大于所述穿孔垂直其所在的連接支架2的長度方向上的尺寸。所述長槽孔可以為任意形狀，例如矩形、兩端為弧形邊緣的長條形、橢圓形或不規(guī)則形狀等，所述長槽孔位于兩導線架單元3的引腳33之間。此外，在本實用新型的其他實施例中，如圖1A所示，所述通孔部21也可以為二個(或兩個以上)間隔排列的長槽孔；或是，如圖1B所示，所述通孔部21’至少形成在所述連接支架2連接所述引腳33的位置上，且為數(shù)個間隔排列的短槽孔，所述短槽孔是指一穿孔，所述穿孔沿著其所在的連接支架2的長度方向上的尺寸，小于或等于所述穿孔垂直其所在的連接支架2的長度方向上的尺寸。所述短槽孔可以為任意形狀，例如圓形、正方形、矩形或者其他形狀；以及，如圖1C所示，所述通孔部21為一長槽孔，所述通孔部21為一邊界凹凸間隔排列的長槽孔；再者，如圖1D所示，所述通孔部21、21’分別為交錯間隔排列的兩長槽孔及一短槽孔。所述長槽孔是指一穿孔，所述穿孔沿著其所在的連接支架2的長度方向上的尺寸，大于所述穿孔垂直其所在的連接支架2的長度方向上的尺寸。所述長槽孔的形狀可以為任意形狀，例如矩形、兩端為弧形邊緣的長條形、橢圓形或不規(guī)則形狀等。所述短槽孔是指一穿孔，所述穿孔沿著其所在的連接支架2的長度方向上的尺寸，小于或等于所述穿孔垂直其所在的連接支架2的長度方向上的尺寸。所述短槽孔可以為任意形狀，例如圓形、正方形、矩形或者其他形狀。如上所述，在封裝后的切割過程中，分離每一個導線架單元3須先在金屬或合金的連接支架2上進行切割工序，而本實用新型通過所述通孔部21、21’為長槽孔或短槽孔的設(shè)計，可減少刀具在所述連接支架2上切割的面積，因而降低刀具切割連接支架2所產(chǎn)生的毛刺現(xiàn)象，相對避免兩條相鄰的引腳33因毛刺接觸而導致產(chǎn)品短路失效的風險，可有效提升芯片封裝質(zhì)量和最終成品的制程良率，另外，所述長槽孔(在連接支架長度方向上挖去連續(xù)的較大面積)用在 所述連接支架2的寬度較寬的情況，所述長槽孔的形成不會影響所述半導體封裝用導線架條100的整體強度，所述短槽孔(在連接支架長度方向上挖去間隔的面積)用在所述連接支架2的寬度較窄的情況，所述短槽孔的形成可以起到盡量避免影響所述半導體封裝用導線架條100的整體強度的作用。而且，根據(jù)所述半導體封裝用導線架條100的具體設(shè)計，可以將所述長槽孔和所述短槽孔進行合理的分配，以達到最大限度的降低切割時毛刺現(xiàn)象并且不影響所述半導體封裝用導線架條100的整體強度。再者，同一所述半導體封裝用導線架條100的上每個導線架單元之間的連接支架上的通孔部可以是相同的設(shè)計排列，也可以是不同的設(shè)計排列。請參照圖3及3A所示，本實用新型另一實施例的半導體封裝用導線架條100相似于本實用新型圖1實施例，并大致沿用相同元件名稱及圖號，但本實施例的差異特征在于:所述導線架單元3包含數(shù)個引腳，所述引腳包含第一引腳33及數(shù)個第二引腳33’，所述第一引腳33與第二引腳33’的長度不同，且彼此交錯排列且連接在相應的連接支架2上。如上所述，在封裝的芯片固定及電性連接過程中，所述導線架單元3的芯片座31是用以提供一個或數(shù)個芯片4固定，接著利用打線結(jié)合(wire bonding)的焊線(未繪示)接合方式；或是如圖3A、圖4所示利用倒裝芯片4 (flip chip)的凸塊41 (bump,圖3A以虛線圓球示意于圖中)結(jié)合方式，將所述芯片4與所述第一引腳33與第二引腳33’電性連接，通過所述第一引腳33與第二引腳33’的長度不同的設(shè)計，可提高電性連接的連接點空間，進而可增加電性連接的連接點的密集度，因而能進一步提高所述第一引腳33與第二引腳33’的數(shù)量。以上實施例的所述半導體封裝用導線架條100可以應用在四方平面無外引腳半導體封裝構(gòu)造(QFN，Quad Flat No lead)，另外，這種具有通孔部設(shè)計的半導體封裝用導線架條同樣可以適用在任何無外引腳半導體封裝構(gòu)造，不限定在四方平面無外引腳半導體封裝構(gòu)造，也可以適用于兩邊具有引腳的半導體封裝構(gòu)造，例如小外形無外引腳半導體封裝構(gòu)造(SON, Small Outline No lead),或者一邊、三邊具有引腳的無外引腳半導體封裝構(gòu)造。只要無外引腳的半導體封裝構(gòu)造需要切割制程，此種具有通孔部設(shè)計的半導體封裝用導線架條都同樣起到防止或降低切割時產(chǎn)生的毛刺現(xiàn)象。請參照圖5所示，本實用新型又一實施例的半導體封裝用導線架條100相似于本實用新型圖1實施例，并大致沿用相同元件名稱及圖號，但本實施例的差異特征在于:所述半導體封裝用導線架條100僅包含一外框1、數(shù)條連接支架2及數(shù)個導線架單元3，所述連接支架2交錯排列在所述外框I的范圍內(nèi)，所述導線架單元3排列在所述連接支架2定義的空間20內(nèi)，每一導線架單元3包含數(shù)個間隔排列的引腳，所述引腳包含第一引腳33及第二引腳33’，但不具有芯片座，所述第一引腳33及第二引腳33’連接于所述連接支架2，所述第一引腳33及第二引腳33’的長度不同，且彼此交錯排列，所述連接支架2具有一通孔部21，所述通孔部21為一長槽孔，所述通孔部21為一邊界凹凸間隔排列的長槽孔。如上所述，在封裝后的切割過程中，本實施例通過所述邊界凹凸間隔排列的長槽孔的設(shè)計，可減少刀具切割連接支架2所產(chǎn)生的毛刺現(xiàn)象，進而有效提升所述芯片4的封裝質(zhì)量和最終成品的制程良率。請配合參照圖1，其顯示依照本實用新型的一實施例的半導體封裝用導線架條100。本實施例的半導體封裝用導線架條100的制造方法可包括如下步驟:備置一導線架條100，其中所述導線架條包含一外框1、數(shù)條連接支架2及數(shù)個導線架單元3，所述連接支架2交錯排列在所述外框I的范圍內(nèi)，所述導線架單元3排列在所述連接支架2定義的空間20內(nèi)，每一導線架單元3包含一芯片座31、數(shù)個間隔排列的引腳，所述引腳包含第一引腳33，所述第一引腳33連接于所述連接支架2，其中所述連接支架2具有一通孔部21，形成在所述連接支架2連接所述第一引腳33的位置上。將數(shù)個芯片(未繪示)分別固定在所述導線架單元3的芯片座31上，接著利用打線結(jié)合(wire bonding)的方式以數(shù)個導電元件(如焊線)電性連接所述第一引腳33及芯片。將所述導線架條100放置于一模具(未繪示)中，并填充一膠體(未繪示)包覆所述芯片，并使所述膠體固化，接著利用一刀具(未繪示)將每一連接支架2沿所述通孔部21縱向斷切，使兩相鄰的導線架單元3分開，即可以完成半導體的封裝作業(yè)。另 外，若使用圖5、6的導線架條100，則是將一芯片4直接固定在所述第一引腳33及第二引腳33’上，并以數(shù)個導電元件(如導線或凸塊)電性連接所述第一、第二引腳33、33’與所述芯片4，再將所述導線架條100放置于一模具(未繪示)中，并填充一膠體包覆所述芯片4及導電元件，最后將每一連接支架2沿所述通孔部21縱向斷切，使兩相鄰的導線架單元3分開。如上所述，在封裝后的切割過程中，本實用新型通過在所述連接支架2形成通孔部21，可減少刀具切割連接支架2所產(chǎn)生的毛刺現(xiàn)象，相對避免兩條相鄰的第一引腳33因毛刺接觸而導致產(chǎn)品短路失效的風險，可有效提升芯片封裝質(zhì)量和最終成品的制程良率。本實用新型已由上述相關(guān)實施例加以描述，然而上述實施例僅為實施本實用新型的范例。必需指出的是，已公開的實施例并未限制本實用新型的范圍。相反地，包含于權(quán)利要求書的 精神及范圍的修改及均等設(shè)置均包括于本實用新型的范圍內(nèi)。
權(quán)利要求1.一種半導體封裝用導線架條，其特征在于:所述半導體封裝用導線架條包含: 一外框； 數(shù)條連接支架，交錯排列在所述外框的范圍內(nèi) '及 數(shù)個導線架單元，排列在所述連接支架定義的空間內(nèi)，每一導線架單元包含:一芯片座；至少一支撐條，連接所述芯片座至所述連接支架；及數(shù)個間隔排列的引腳，所述引腳連接于所述連接支架； 至少一通孔部，形成在所述連接至少兩個相鄰的導線架單元之間的連接支架上。
2.如權(quán)利要求1所述的半導體封裝用導線架條，其特征在于:數(shù)個通孔部，形成在任意兩個相鄰的所述導線架單元之間的連接支架上。
3.如權(quán)利要求1或2所述的半導體封裝用導線架條，其特征在于:所述通孔部為至少一長槽孔。
4.如權(quán)利要求1或2所述的半導體封裝用導線架條，其特征在于:所述通孔部為至少一短槽孔。
5.如權(quán)利要求4所述的半導體封裝用導線架條，其特征在于，所述短槽孔有數(shù)個，并且設(shè)置在連接支架上相鄰所述兩導線架單元的對應引腳之間。
6.如權(quán)利要求1或2所述的半導體封裝用導線架條，其特征在于:所述通孔部為至少一長槽孔及至少一短槽孔的組合。
7.如權(quán)利要求6所述的半導體封裝用導線架條，其特征在于，所述長槽孔和所述短槽孔交錯排列?！?br> 8.如權(quán)利要求1所述的半導體封裝用導線架條，其特征在于:所述引腳包含數(shù)個第一引腳和數(shù)個第二引腳，所述第一引腳與所述第二引腳的長度不同，且彼此交錯排列且連接在所述連接支架上。
9.一種半導體封裝用導線架條，其特征在于:所述半導體封裝用導線架條包含: 一外框； 數(shù)條連接支架，交錯排列在所述外框的范圍內(nèi) '及 數(shù)個導線架單元，排列在所述連接支架定義的空間內(nèi)，每一導線架單元包含:數(shù)個間隔排列的引腳，所述引腳連接于所述連接支架； 至少一通孔部，形成在所述至少兩個相鄰的導線架單元之間的連接支架上。
10.如權(quán)利要求9所述的半導體封裝用導線架條，其特征在于:所述引腳包含數(shù)個第一引腳和數(shù)個第二引腳，所述第一引腳與第二引腳的長度不同，且彼此交錯排列且連接在所述連接支架上。
專利摘要本實用新型公開一種半導體封裝用導線架條，所述導線架條包含一外框、數(shù)條連接支架、數(shù)個導線架單元及至少一通孔部，每一導線架單元包含一芯片座、至少一支撐條及數(shù)個間隔排列的引腳，所述支撐條連接所述芯片座至所述連接支架，所述引腳連接于所述連接支架，所述通孔部形成在所述連接至少兩個相鄰的導線架單元之間的連接支架上。通過所述通孔部的設(shè)計，可減少刀具切割連接支架所產(chǎn)生的毛刺現(xiàn)象，進而有效提升芯片封裝質(zhì)量和最終成品的制程良率。
文檔編號H01L23/495GK203134784SQ20122074147
公開日2013年8月14日 申請日期2012年12月28日 優(yōu)先權(quán)日2012年12月28日
發(fā)明者周素芬 申請人:日月光封裝測試(上海)有限公司