包含金屬氧化物電阻式存儲(chǔ)器元件和反熔絲層的非易失性存儲(chǔ)器單元的制作方法
【專利摘要】一種非易失性存儲(chǔ)器單元，包括第一電極、操縱元件、位于與該操縱元件串聯(lián)的金屬氧化物存儲(chǔ)元件、位于與該操縱元件和該金屬氧化物存儲(chǔ)元件串聯(lián)的介電電阻器、以及第二電極。
【專利說(shuō)明】包含金屬氧化物電阻式存儲(chǔ)器元件和反熔絲層的非易失性
存儲(chǔ)器單元
[0001]本申請(qǐng)要求2011年10月17日提交的美國(guó)臨時(shí)申請(qǐng)N0.61/547，819的優(yōu)先權(quán)權(quán)益，其全部?jī)?nèi)容在此通過(guò)弓I用并入本文。
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及一種非易失性存儲(chǔ)器器件及其制造方法。
【背景技術(shù)】
[0003]非易失性存儲(chǔ)器陣列即使該設(shè)備的電源處于關(guān)閉狀態(tài)時(shí)也維持它們的數(shù)據(jù)。在一次性可編程陣列中，每個(gè)存儲(chǔ)器單元在初始未編程狀態(tài)中形成，并且可以轉(zhuǎn)換為已編程狀態(tài)。這種改變是永久性的，并且這種單元是不可擦除的。在其它類型的存儲(chǔ)器中，存儲(chǔ)器單元是可擦除的，并且可被重寫多次。
[0004]單元也可以在每個(gè)單元可以實(shí)現(xiàn)的數(shù)據(jù)狀態(tài)的數(shù)量上不同。可以通過(guò)改變可被檢測(cè)到的單元的某些特性(諸如在給定的施加電壓或是該單元內(nèi)的晶體管的閾值電壓下流過(guò)該單元的電流)來(lái)存儲(chǔ)數(shù)據(jù)狀態(tài)。數(shù)據(jù)狀態(tài)是單元的區(qū)別(distinct)的值，如數(shù)據(jù)‘0’或數(shù)據(jù)‘I’。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的一個(gè)實(shí)施例提供一種非易失性存儲(chǔ)器單元，包括第一電極、操縱(steering)元件、位于與該操縱元件串聯(lián)的金屬氧化物存儲(chǔ)元件、位于與該操縱元件和該金屬氧化物存儲(chǔ)元件串聯(lián)的介電電阻器、以及第二電極。
[0006]本發(fā)明的另一個(gè)實(shí)施例提供了一種操作非易失性存儲(chǔ)器單元的方法，包括提供成形的(forming)編程電壓或電流至第一和第二電極之間的存儲(chǔ)器單元，使得形成通過(guò)金屬氧化物存儲(chǔ)元件的至少一根導(dǎo)電細(xì)絲，以將該金屬氧化物存儲(chǔ)元件從較高的電阻率狀態(tài)切換到較低的電阻率狀態(tài)。在成形編程步驟期間不形成通過(guò)介電電阻器的導(dǎo)電細(xì)絲，使得該介電電阻器的電阻率在成形編程步驟之后是基本不變的，并且在成形編程步驟期間基本上沒(méi)有瞬態(tài)電流流過(guò)存儲(chǔ)器單元。
【專利附圖】

【附圖說(shuō)明】
[0007]圖1是一個(gè)實(shí)施例的非易失性存儲(chǔ)器單元的透視圖。
[0008]圖2A、2B和2C是示意性地示出本發(fā)明實(shí)施例的非易失性存儲(chǔ)器單元的側(cè)剖視圖。
[0009]圖3A是用于根據(jù)比較示例的設(shè)備和用于根據(jù)圖2A中所示的本發(fā)明實(shí)施例的設(shè)備的成形電壓的框形線圖。圖3B是用于根據(jù)比較示例的設(shè)備和用于根據(jù)圖2A中所示的本發(fā)明實(shí)施例的設(shè)備的正常分位數(shù)(quantile)Vs.讀出電流的概率線圖。
[0010]圖4A和圖4B分別是用于根據(jù)比較示例的設(shè)備和用于根據(jù)圖2A中所示的本發(fā)明實(shí)施例的設(shè)備的成形電流(forming current)Vs.時(shí)間的各自的線圖。圖5A-5C是用于根據(jù)圖2A中所示的本發(fā)明實(shí)施例的設(shè)備的電流Vs.電壓的框形線圖。
[0011]圖6是根據(jù)圖2A中所示的本發(fā)明實(shí)施例的9個(gè)單元的絕對(duì)電流的框形線圖。
【具體實(shí)施方式】
[0012]一般來(lái)說(shuō)，存儲(chǔ)器單元包含存儲(chǔ)元件和操縱元件。例如，圖1示出了一個(gè)實(shí)施例的存儲(chǔ)器單元I的透視圖。
[0013]該單元I包括由導(dǎo)電材料形成的第一電極101和第二電極100，其可以獨(dú)立地包括本領(lǐng)域中已知的任何一種或多種合適的導(dǎo)電材料，如鎢、銅、鋁、鉭、鈦、鈷、氮化鈦或它們的合金。例如，在一些實(shí)施例中，鎢是優(yōu)選的，以允許在相對(duì)高的溫度下的處理。在一些其它實(shí)施例中，銅或鋁是優(yōu)選的材料。第一電極101(例如，字線)在第一方向上延伸，而第二電極100(例如，位線)在不同于該第一方向的第二方上延伸。阻擋和粘附層，如TiN層，可以被包括在第一(例如，底部)電極101和/或第二(例如，頂部)電極100中。
[0014]操縱元件110可以是晶體管或二極管。如果操縱元件110是二極管，存儲(chǔ)元件可被垂直和/或水平地布置和/或構(gòu)圖(pattern)以形成具有大致圓柱形的形狀的柱或塊。在一個(gè)實(shí)施例中，如圖1所示，操縱元件110是垂直布置并具有底部重?fù)诫s的P型區(qū)域112、非故意摻雜的可選的本征(intrinsic)區(qū)域114以及頂部重?fù)诫s的η型區(qū)域116的半導(dǎo)體二極管，但是該二極管的方向也可以相反。無(wú)論其方向，這樣的二極管將被稱為p-1-n 二極管或簡(jiǎn)單地稱為二極管。該二極管可以包含任何單晶、多晶、或非晶體半導(dǎo)體材料，例如硅、鍺、硅鍺、或其它化合物半導(dǎo)體材料，如II1- V、I1-VI等材料。例如，可以使用p-1-n多晶硅二極管110。
[0015]在操縱元件110的頂部區(qū)域116之上或底部區(qū)域112之下，存儲(chǔ)元件118與操縱元件110串聯(lián)地布置。存儲(chǔ)元件118可以是電阻率切換元件。例如，存儲(chǔ)元件可以包含從NiO, Nb2O5, TiO2, HfO2, A1203、MgOx, CrO2, VO或它們的組合中選擇的金屬氧化物可切換材料層。
[0016]在本發(fā)明的優(yōu)選實(shí)施例中，介電電阻器200位于與操縱元件110和金屬氧化物存儲(chǔ)元件118串聯(lián)，該金屬氧化物存儲(chǔ)元件118在頂部電極100和底部電極101之間。介電電阻器200優(yōu)選地包含電絕緣材料層。例如，電絕緣材料層可以包含具有約I至約IOnm (如I至2nm)的厚度的氮化娃或氮氧化娃層。氮化娃層可以包含化學(xué)計(jì)量的(stoichiometric)氮化硅(即，Si3N4)或非化學(xué)計(jì)量的氮化硅(即，Si3Nttx，其中X優(yōu)選地在0.001和I之間的范圍)。
[0017]不希望受到特定理論的束縛，認(rèn)為在存儲(chǔ)器單元中的電阻器200減少或消除高瞬態(tài)電流，該高瞬態(tài)電流被認(rèn)為源自在初始成形(例如，單元編程)過(guò)程期間在金屬氧化物存儲(chǔ)材料中發(fā)展出的大尺寸的導(dǎo)電細(xì)絲(filament)。這些細(xì)絲可導(dǎo)致該單元的后續(xù)高電流操作。認(rèn)為該單元內(nèi)的電阻器200提供在成形過(guò)程期間的單元內(nèi)阻抗管理或調(diào)諧，并提供編程的ReRAM單元的后續(xù)較低電流(例如，小于I微安培)操作(例如，低的讀出電流操作)。認(rèn)為對(duì)該單元阻抗的調(diào)諧允許在(多個(gè))金屬氧化物層中形成更小尺寸的細(xì)絲以實(shí)現(xiàn)低電流單元操作，而不會(huì)犧牲良好的數(shù)據(jù)保存力。此外，當(dāng)介電層200被描述為電阻器時(shí)，它可以用作電容器或者電阻器和電容器的組合以減小細(xì)絲的尺寸并允許較低電流單元操作。
[0018]不希望受到特定理論的束縛，在存儲(chǔ)器單元的成形編程期間形成通過(guò)金屬氧化物存儲(chǔ)元件或(多個(gè))層118的至少一根導(dǎo)電細(xì)絲(通常多于一根的細(xì)絲)以將該金屬氧化物存儲(chǔ)元件從其初始的形成時(shí)的較高的電阻率狀態(tài)切換到較低的電阻率狀態(tài)。然而，認(rèn)為在存儲(chǔ)器單元的成形編程期間沒(méi)有形成通過(guò)介電電阻器200的導(dǎo)電細(xì)絲，使得在存儲(chǔ)器單元的成形編程之后介電電阻器200的電阻率基本上不變。因此，在存儲(chǔ)器單元的成形編程期間基本上沒(méi)有瞬態(tài)電流流過(guò)存儲(chǔ)器單元。換句話說(shuō)，沒(méi)有可利用通常的電流測(cè)量工具(例如，具有100微安培或更高的靈敏度的工具)檢測(cè)出的可檢測(cè)的瞬態(tài)電流流過(guò)存儲(chǔ)器單
J Li ο
[0019]在初始成形編程步驟之后，存儲(chǔ)器單元可被讀取和/或進(jìn)一步編程。例如，復(fù)位(reset)編程電壓或電流可以被施加到上部電極100和下部電極101之間的存儲(chǔ)器單元以將金屬氧化物存儲(chǔ)元件118從較低的電阻率狀態(tài)(例如，后成形狀態(tài)或“設(shè)置(set)”狀態(tài))切換到較高的電阻率狀態(tài)(例如，復(fù)位狀態(tài))。認(rèn)為該至少一根導(dǎo)電細(xì)絲不再延伸通過(guò)整個(gè)金屬氧化物存儲(chǔ)元件。換句話說(shuō)，該細(xì)絲的端部在金屬氧化物元件或(多個(gè))層118中的某處終止并且該細(xì)絲不延伸到該單元的下一導(dǎo)電層或摻雜半導(dǎo)體層，并且優(yōu)選地不延伸到電阻器元件200。在另一示例中，設(shè)置編程電壓或電流被施加到電極100、101之間的存儲(chǔ)器單元以將金屬氧化物存儲(chǔ)元件從較高的“復(fù)位”電阻率狀態(tài)切換至較低的“設(shè)置”電阻率狀態(tài)。認(rèn)為該設(shè)置編程脈沖引起導(dǎo)電細(xì)絲延伸通過(guò)整個(gè)金屬氧化物存儲(chǔ)元件(例如，細(xì)絲增長(zhǎng)得更長(zhǎng)以跨越整個(gè)金屬氧化物元件或?qū)?18的厚度)。
[0020]優(yōu)選地，所述成形編程步驟包含施加正向偏壓(例如，正電壓)以在電極100、101之間流動(dòng)直流電。優(yōu)選地，該設(shè)置編程步驟包含在電極間施加負(fù)電壓(例如，反向偏置)以使交流電流過(guò)存儲(chǔ)器單元，并且復(fù)位編程步驟包含在電極間施加正電壓(例如，正向偏置)以使交流電流過(guò)存儲(chǔ)器單元。
[0021]圖2A、2B和2C是示意性地示出本發(fā)明實(shí)施例的非易失性存儲(chǔ)器單元的側(cè)剖視圖。優(yōu)選地，存儲(chǔ)器單元I包括位于與操縱元件Iio串聯(lián)的至少一個(gè)重?fù)诫s的半導(dǎo)體層202、204，金屬氧化物存儲(chǔ)元件118和介電電阻器200。對(duì)于具有面對(duì)所述存儲(chǔ)元件的η-型區(qū)域116的二極管操縱元件110，優(yōu)選地，該至少一個(gè)重?fù)诫s的半導(dǎo)體層202、204包括η型硅，如具有5χ1018至2X1021Cm_3的η+摻雜濃度(例如，P或As濃度)的η+摻雜多晶硅。
[0022]例如，如圖2Α所示，存儲(chǔ)器單元I可以包括位于二極管110的η+區(qū)域116和存儲(chǔ)元件118之間的第一 η+多晶硅層202。存儲(chǔ)器單元I還可以包括位于存儲(chǔ)元件118和電阻器200之間的第二 η+多晶硅層204。可替換地，如圖2Β所示，第二 η+多晶硅層204可以位于電阻器200和上部電極110之間，而電阻器200直接位于存儲(chǔ)元件118的頂部。在圖2C所示的另一種可替換配置中，第二 η+多晶硅層204被省略。
[0023]如果氮化硅電阻器200在第一多晶硅層202上形成，則可通過(guò)在升高的溫度下在含氮環(huán)境中氮化該多晶硅層而形成該電阻器。例如，可以通過(guò)在高于600C的溫度下(諸如650至800C)在氨或含氮環(huán)境中(例如，N2O等)對(duì)暴露的多晶硅層202進(jìn)行退火，例如在700至750C下退火30至300秒(例如60至90秒)來(lái)形成電阻器200。可替換地，可以通過(guò)物理或化學(xué)氣相沉積(例如，濺射、原子層沉積、等離子體增強(qiáng)CVD、等等)在多晶硅層202或任何其它底層上形成電阻器層200。
[0024]存儲(chǔ)器單元還可以包括一個(gè)或多個(gè)可選的導(dǎo)電阻擋層206、208和210，如氮化鈦或其它類似的層。這些阻擋層206、208和210可以分別布置在底部電極101和二極管110之間和/或二極管110和存儲(chǔ)元件118之間和/或“ReRAM”元件212和上部電極100之間。ReRAM元件212可以包括摻雜的(多個(gè))半導(dǎo)體層202、204、存儲(chǔ)元件118和電阻器200。
[0025]在一個(gè)非限制性實(shí)施例中，金屬氧化物存儲(chǔ)元件118包含TiOx層216和HfO2層214疊層。優(yōu)選地，TiOx層216比HfO2層214位于更靠近介電電阻器200，HfO2層214比TiOx層216位于更靠近二極管110。換句話說(shuō)，對(duì)于圖2A-圖2C中所示的具有二極管操縱元件110之上的ReRAM元件212的單元，TiOx層216位于HfO2層214上。在這種配置中，認(rèn)為!！(^層216充當(dāng)防止導(dǎo)電細(xì)絲在存儲(chǔ)器單元的成形編程期間從金屬氧化物存儲(chǔ)元件118傳播到介電電阻器200的緩沖器。然而，細(xì)絲穿過(guò)金屬氧化物層214和216的整個(gè)厚度，但停止而不穿過(guò)電阻器200的厚度。
[0026]因此，如圖2A-2C所示，操縱元件110位于較低電極101上，包括金屬氧化物存儲(chǔ)元件118、介電電阻器200和重?fù)诫s的(多個(gè))半導(dǎo)體層202、204的ReRAM元件212位于操縱元件110之上的柱中，并且上部電極100位于該柱之上。此外，如圖2A所示，氮化鈦?zhàn)钃鯇?08位于操縱元件110之上，第一重?fù)诫s的半導(dǎo)體層202位于氮化鈦?zhàn)钃鯇?08之上，金屬氧化物存儲(chǔ)元件118位于第一重?fù)诫s的半導(dǎo)體層202之上，第二重?fù)诫s的半導(dǎo)體層204位于金屬氧化物存儲(chǔ)元件之上，并且介電電阻器200位于第二重?fù)诫s的半導(dǎo)體層204之上。與此相反，在圖2B中，層的順序是一樣的，只是層200和204的順序是相反的，使得介電電阻器200 (例如，直接地)位于金屬氧化物存儲(chǔ)元件118之上，并且第二重?fù)诫s的半導(dǎo)體層204(例如，直接地)位于介電電阻器200之上?？商鎿Q地，如上所述，可以省略層204，使得介電電阻器200 (例如，直接地)位于金屬氧化物存儲(chǔ)元件118之上，而不帶有疊加半導(dǎo)體層 204。
[0027]在上述配 置中，電阻器層200位于存儲(chǔ)元件118之上。當(dāng)然，也可以形成其它的配置(未示出)，例如，電阻器層200位于存儲(chǔ)元件118之下的配置。如上所述，也可以在操縱元件110和存儲(chǔ)元件118之間，而不是存儲(chǔ)元件118和電極100之間形成電阻器層200。在這種配置中，操縱元件110可位于存儲(chǔ)元件118之上或之下，而層200位于元件110和118之間。此外，存儲(chǔ)118和ReRAM元件212的位置在該柱中可以反向，使得包括金屬氧化物存儲(chǔ)元件118、介電電阻器200和一個(gè)或多個(gè)重?fù)诫s的半導(dǎo)體層202、204的ReRAM元件212在柱中位于下部電極101之上，操縱元件110位于柱中ReRAM元件212之上，并且上部電極100位于操縱元件110之上。
[0028]在優(yōu)選實(shí)施例中，如圖1所示,存儲(chǔ)器單元I包括含有操縱元件110、存儲(chǔ)元件118和電阻器200的圓柱形垂直柱。然而，操縱元件110、存儲(chǔ)元件118和電阻器200可以具有諸如軌狀的圓柱形之外的形狀，和/或如果需要的話可以以水平配置來(lái)提供，而不是垂直柱。對(duì)于存儲(chǔ)器單元的設(shè)計(jì)的詳細(xì)描述，參見(jiàn)例如2005年5月9日的美國(guó)專利申請(qǐng)N0.11/125，939 (其對(duì)應(yīng)于Herner等人的美國(guó)公開(kāi)申請(qǐng)N0.2006/0250836)，以及2006年3月31日提交的美國(guó)專利申請(qǐng)N0.11/395，995 (其對(duì)應(yīng)于Herner等人的美國(guó)專利申請(qǐng)公開(kāi)N0.2006/0250837)，其中的每一個(gè)通過(guò)引用并入本文。
[0029]存儲(chǔ)器單元I可以是讀/寫存儲(chǔ)器單元或可重寫存儲(chǔ)器單元。已經(jīng)在上面說(shuō)明了形成一個(gè)設(shè)備的級(jí)別的方法?？梢栽谏鲜龃鎯?chǔ)器級(jí)別之上或之下形成附加的存儲(chǔ)器級(jí)別以形成具有多于一個(gè)設(shè)備級(jí)別的單片三維存儲(chǔ)器陣列。
[0030]圖3A和3B比較圖2A所示的示例性設(shè)備和比較示例的設(shè)備的性能。該設(shè)備具有150nm柱的臨界尺寸(critical dimension)和附加的11ΚΩ片上電阻器。比較示例的設(shè)備類似于該示例性設(shè)備，但它缺少電阻器200和摻雜的半導(dǎo)體層204。成形和復(fù)位操作是在正向偏壓下進(jìn)行的，并且設(shè)置操作是在反向偏壓下進(jìn)行的。電阻器層200包含通過(guò)在氨環(huán)境中在700°C下對(duì)η+多晶硅層204退火60秒來(lái)制成的SiNx層。SiNx層的厚度約為1.7nm。
[0031]圖3A示出了對(duì)于兩種設(shè)備在成形步驟期間施加的成形電壓(Vbd)是相當(dāng)?shù)?，盡管相較于比較示例的設(shè)備在示例性設(shè)備中存在額外的層。圖3B示出了在1.5V處的成形后單元讀出電流(IFU)。對(duì)于示例性設(shè)備該讀出電流為約2.5nA，對(duì)于比較示例設(shè)備該讀出電流為約50nA。該示例性設(shè)備的較低讀出電流表示相較于比較示例的設(shè)備在成形過(guò)程期間形成較小尺寸的細(xì)絲。
[0032]圖4A和4B比較成形步驟期間圖2A所示的示例性設(shè)備和比較示例的設(shè)備的電流。該設(shè)備150nm柱臨界尺寸和附加的16ΚΩ片上電阻器。圖4A示出比較示例的設(shè)備的瞬態(tài)電流與時(shí)間的關(guān)系曲線的線圖。如可以看到的，在成形步驟期間測(cè)得大約860微安的瞬態(tài)電流。圖4B示出示例性設(shè)備的瞬態(tài)電流與時(shí)間的關(guān)系曲線的線圖。如可以看到的，只測(cè)得噪聲，并沒(méi)有檢測(cè)到瞬態(tài)電流。因此，該電流低于測(cè)量設(shè)備的100微安的下限。因此，在示例性設(shè)備中不存在瞬態(tài)電流或只存在低于100微安的瞬態(tài)電流。這意味著在示例性設(shè)備中比在比較示例的設(shè)備中形成顯著較小的細(xì)絲。
[0033]圖5A、5B和5C示出了分別具有150nm、500nm和IOOOnm的各自的柱臨界尺寸的示
例性單元的電流與電壓的關(guān)系曲線的線圖。每個(gè)存儲(chǔ)器單元是形成在具有500 Ω的片上電阻器的單獨(dú)的晶片上的單個(gè)存儲(chǔ)器單元。在即使具有低阻抗片上電阻器的任何單元中和在具有相對(duì)大的IOOOnm臨界尺寸的單元中都沒(méi)有測(cè)得可檢測(cè)的瞬態(tài)電流(高于100微安測(cè)量設(shè)備的限制)。該結(jié)果意味著進(jìn)行SiNx電阻器層在成形過(guò)程中用作單元內(nèi)電阻器。
[0034]圖6是具有根據(jù)圖2A中所示的本發(fā)明實(shí)施例的結(jié)構(gòu)的九個(gè)單元上的十個(gè)設(shè)置和復(fù)位操作之后的絕對(duì)電流的框形線圖。九個(gè)單元中的每一個(gè)都是在具有9ΚΩ的片上電阻器和150nm的臨界柱尺寸的單獨(dú)的晶片上形成的單個(gè)存儲(chǔ)器單元。結(jié)果表明在設(shè)置和復(fù)位操作之后的單元讀出電流是以幾十納安的階數(shù)。在一般情況下，對(duì)于超過(guò)十個(gè)設(shè)置周期的每個(gè)被測(cè)試單元，設(shè)置操作之后“開(kāi)啟”讀出電流在約1χ10_7和約2.1xlO-7安培之間變化。在一般情況下，對(duì)于超過(guò)十個(gè)設(shè)置周期的每個(gè)所測(cè)試單元(除了對(duì)于具有稍低于lxlO—8安的電流的單元7的復(fù)位周期8)，復(fù)位操作之后“關(guān)閉”讀出電流在約1χ10_8和約5xl0_8安培之間變化。這種讀出穩(wěn)定性表示示例性設(shè)備的潛在良好的數(shù)據(jù)保存力。
[0035]基于本公開(kāi)的教導(dǎo)，預(yù)期本領(lǐng)域的普通技術(shù)人員之一將能夠容易地實(shí)施本發(fā)明。這里提供的各種實(shí)施例的描述被認(rèn)為是提供了對(duì)本發(fā)明的充足的理解和細(xì)節(jié)，以使普通技術(shù)人員之一能夠?qū)嵤┍景l(fā)明。雖然沒(méi)有具體描述某些支持電路和制造步驟，但這樣的電路和協(xié)議是眾所周知的，并且在實(shí)施本發(fā)明的背景下沒(méi)有特別的優(yōu)點(diǎn)是通過(guò)這樣的步驟的具體的變化來(lái)得到的。此外，認(rèn)為本領(lǐng)域的普通技術(shù)人員在具備本公開(kāi)的教導(dǎo)的情況下將能夠?qū)嵤┍景l(fā)明而無(wú)需過(guò)度實(shí)驗(yàn)。
[0036]上述詳細(xì)描述僅描述了本發(fā)明的許多可能的實(shí)施方式中的少數(shù)幾個(gè)。由于這個(gè)原因，這個(gè)詳細(xì)描述旨在通過(guò)示例的方式，而不是通過(guò)限制的方式?？苫诿枋鲞@里所闡述的描述做出這里所公開(kāi)的實(shí)施例的變型和修改，而不脫離本發(fā)明的范圍和精神。僅僅下列包括所有的等價(jià)物的權(quán)利要求被用來(lái)限定本發(fā)明的范圍。
【權(quán)利要求】
1.一種非易失性存儲(chǔ)器單元，包括: 第一電極； 操縱元件； 位于與該操縱元件串聯(lián)的金屬氧化物存儲(chǔ)元件； 位于與該操縱元件和該金屬氧化物存儲(chǔ)元件串聯(lián)的介電電阻器；以及 第二電極。
2.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器單元，其中，所述介電電阻器包含電絕緣材料層。
3.根據(jù)權(quán)利要求2所述的非易失性存儲(chǔ)器單元，其中所述電絕緣材料層包含具有約I至約IOnm的厚度的氮化硅或氮氧化硅層。
4.根據(jù)權(quán)利要求2所述的非易失性存儲(chǔ)器單元，其中: 在存儲(chǔ)器單元的成形編程期間形成通過(guò)金屬氧化物存儲(chǔ)元件的至少一個(gè)導(dǎo)電細(xì)絲以將金屬氧化物存儲(chǔ)元件從較高的電阻率狀態(tài)切換到較低的電阻率狀態(tài)； 在存儲(chǔ)器單元的成形編程期間不形成通過(guò)介電電阻器的導(dǎo)電細(xì)絲，使得該介電電阻器的電阻率在存儲(chǔ)器單元的成形編程之后是基本不變的；并且 在存儲(chǔ)器單元的成形編程期間基本上沒(méi)有瞬態(tài)電流流過(guò)存儲(chǔ)器單元。
5.根據(jù)權(quán)利要求2所述的非易失性存儲(chǔ)器單元，進(jìn)一步包含位于與操縱元件、金屬氧化物存儲(chǔ)元件和介電電阻器串聯(lián)的至少一個(gè)重?fù)诫s的半導(dǎo)體層。
6.根據(jù)權(quán)利要求5所述的非易失性存儲(chǔ)器單元，其中所述操縱元件包含二極管或晶體管，并且所述金屬氧化物存儲(chǔ)元件包含從Ni0、Nb205、Ti0x、Hf02、Al203、Mg0x、Cr02或VO層中選擇的至少一個(gè)金屬氧化物存儲(chǔ)層。
7.根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)器單元，其中: 該操縱元件包含p-1-n多晶娃二極管； 該至少一個(gè)重?fù)诫s的半導(dǎo)體層包含面對(duì)P-1-n多晶硅二極管的η型部分的η型多晶硅層；并且 所述金屬氧化物存儲(chǔ)元件包含TiOx層和HfO2層疊層。
8.根據(jù)權(quán)利要求7所述的非易失性存儲(chǔ)器單元，其中: 所述TiOx層比HfO2層位于更靠近介電電阻器，使得TiOx層充當(dāng)防止導(dǎo)電細(xì)絲在存儲(chǔ)器單元的成形編程期間從金屬氧化物存儲(chǔ)元件傳播到介電電阻器中的緩沖器；并且HfO2層比TiOx層位于更靠近二極管。
9.根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)器單元，其中: 所述操縱元件位于第一電極之上； 所述金屬氧化物存儲(chǔ)元件、介電電阻器和重?fù)诫s的半導(dǎo)體層位于操縱元件之上的柱中；并且 所述第二電極位于該柱之上。
10.根據(jù)權(quán)利要求9所述的非易失性存儲(chǔ)器單元，其中: 氮化鈦層位于所述操縱元件之上； 所述重?fù)诫s的半導(dǎo)體層位于所述氮化鈦層之上； 金屬氧化物存儲(chǔ)元件位于重?fù)诫s的半導(dǎo)體層之上；第二重?fù)诫s的半導(dǎo)體層位于金屬氧化物存儲(chǔ)元件之上；并且 所述介電電阻器位于第二重?fù)诫s的半導(dǎo)體層之上。
11.根據(jù)權(quán)利要求9所述的非易失性存儲(chǔ)器單元，其中: 氮化鈦層位于操縱元件之上； 所述重?fù)诫s的半導(dǎo)體層位于氮化鈦層之上； 所述金屬氧化物存儲(chǔ)元件位于重?fù)诫s的半導(dǎo)體層之上； 所述介電電阻器位于金屬氧化物存儲(chǔ)元件之上；并且 第二重?fù)诫s的半導(dǎo)體層位于介電電阻器之上。
12.根據(jù)權(quán)利要求9所述的非易失性存儲(chǔ)器單元，其中: 氮化鈦層位于操縱元件之上； 所述重?fù)诫s的半導(dǎo)體層位于氮化鈦層之上； 所述金屬氧化物存儲(chǔ)元件位于重?fù)诫s的半導(dǎo)體層之上； 所述介電電阻器位于金屬氧化物存儲(chǔ)元件之上。
13.根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)器單元，其中: 所述金屬氧化物存儲(chǔ)元件、介電電阻器和重?fù)诫s的半導(dǎo)體層位于第一電極之上的柱中； 所述操縱元件位于柱之上；并且 所述第二電極位于操縱元件之上。
14.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器單元，其中 該非易失性存儲(chǔ)器單元是可重寫存儲(chǔ)器單元；并且 該非易失性存儲(chǔ)器單元位于存儲(chǔ)器單元的單片三維陣列中。
15.一種操作非易失性存儲(chǔ)器單元的方法，該非易失性存儲(chǔ)器單元包含第一電極、操縱元件、位于與該操縱元件串聯(lián)的金屬氧化物存儲(chǔ)元件、位于與該操縱元件和該金屬氧化物存儲(chǔ)元件串聯(lián)的介電電阻器、以及第二電極，該方法包含: 提供成形編程電壓或電流至第一和第二電極之間的存儲(chǔ)器單元，使得形成通過(guò)金屬氧化物存儲(chǔ)元件的至少一根導(dǎo)電細(xì)絲，以將該金屬氧化物存儲(chǔ)元件從較高的電阻率狀態(tài)切換到較低的電阻率狀態(tài)； 其中在成形編程步驟期間不形成通過(guò)介電電阻器的導(dǎo)電細(xì)絲，使得該介電電阻器的電阻率在成形編程步驟之后是基本不變的；并且 其中，在成形編程步驟期間基本上沒(méi)有瞬態(tài)電流流過(guò)存儲(chǔ)器單元。
16.根據(jù)權(quán)利要求15所述的方法，進(jìn)一步包含: 提供復(fù)位編程電壓或電流至第一和第二電極之間的存儲(chǔ)器單元，使得該至少一根導(dǎo)電細(xì)絲不再延伸通過(guò)整個(gè)金屬氧化物存儲(chǔ)元件，以將該金屬氧化物存儲(chǔ)元件從較低的電阻率狀態(tài)切換到較高的電阻率狀態(tài)；以及 提供設(shè)置編程電壓或電流至第一和第二電極之間的存儲(chǔ)器單元，使得該至少一根導(dǎo)電細(xì)絲延伸通過(guò)整個(gè)金屬氧化物存儲(chǔ)元件，以將該金屬氧化物存儲(chǔ)元件從較高的電阻率狀態(tài)切換到較低的電阻率狀態(tài)。
17.根據(jù)權(quán)利要求16所述的方法，其中: 所述成形編程步驟包含在第一和第二電極之間流過(guò)直流電；所述設(shè)置編程步驟包含在第一和第二電極之間施加負(fù)電壓以使交流電流過(guò)存儲(chǔ)器單元；并且 所述復(fù)位編程步驟包含在第一和第二電極之間施加正電壓以使交流電流過(guò)存儲(chǔ)器單元。
18.根據(jù)權(quán)利要求15所述的方法，其中: 該操縱元件包含p-1-n多晶娃二極管； 所述金屬氧化物存儲(chǔ)元件包含TiOx層和HfO2層疊層； TiOx層比HfO2層位于更靠近介電電阻器，使得TiOx層充當(dāng)防止導(dǎo)電細(xì)絲在存儲(chǔ)器單元的成形編程期間從金屬氧化物存儲(chǔ)元件傳播到介電電阻器中的緩沖器；并且HfO2層比TiOx層位于更靠近二極管。
19.根據(jù)權(quán)利要求18所述的方法，進(jìn)一步包含至少一個(gè)重?fù)诫s的半導(dǎo)體層位于與操縱元件、金屬氧化物存儲(chǔ)元件和介電電阻器串聯(lián)。
20.根據(jù)權(quán)利要求19所述的方法，其中所述介電電阻器包含具有約I至約IOnm的厚度的氮化硅或氮氧化硅層。
21.根據(jù)權(quán)利要求20所述的方法，其中至少一個(gè)重?fù)诫s的半導(dǎo)體層包含重?fù)诫s的多晶硅層，并且介電電阻器包含在升高的溫度下在含氮環(huán)境中對(duì)多晶硅層氮化而形成的氮化硅層。
【文檔編號(hào)】H01L45/00GK103988264SQ201280061039
【公開(kāi)日】2014年8月13日 申請(qǐng)日期:2012年7月26日 優(yōu)先權(quán)日:2011年10月17日
【發(fā)明者】K.侯, Y-T.陳, Z.蘭, H.許 申請(qǐng)人:桑迪士克3D有限責(zé)任公司