一種制作vdmos的方法
【專利摘要】本發(fā)明實(shí)施例提供了一種制作VDMOS的方法，包括提供一N型襯底，在襯底的第一表面上形成N型外延層；在N型外延層上生長(zhǎng)場(chǎng)氧，形成場(chǎng)氧化層；在場(chǎng)氧化層上刻蝕出有源區(qū)，注入N型離子并驅(qū)入；在場(chǎng)氧化層上刻蝕出至少一個(gè)環(huán)區(qū)，在每個(gè)環(huán)區(qū)注入P型離子；在有源區(qū)和環(huán)區(qū)上生長(zhǎng)柵氧，形成柵氧化層；在N型外延層的上表面的下方形成閾值注入層；在柵氧化層上沉積多晶硅，形成多晶硅層，作為VDMOS的柵極；在有源區(qū)且在多晶硅層的兩側(cè)注入P型離子并驅(qū)入；在驅(qū)入P型離子的區(qū)域上形成VDMOS的源極；對(duì)襯底的第二表面進(jìn)行減薄，并在減薄后的第二表面上生長(zhǎng)金屬層，形成VDMOS的漏極。使用前述方法可以隨時(shí)調(diào)節(jié)電壓，使用起來較為方便。
【專利說明】—種制作VDMOS的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體芯片制造工藝【技術(shù)領(lǐng)域】，尤其涉及一種VDMOS器件的制作方法。
【背景技術(shù)】
[0002]目前，現(xiàn)有的制作垂直雙擴(kuò)散金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(VDMOS)的工藝，通常包括下述制作流程:
[0003]步驟一，如圖1A所示，提供一 N型襯底101，在襯底的第一表面上形成N型外延層102。
[0004]步驟二，如圖1B所示，在N型外延層102上場(chǎng)生長(zhǎng)氧，形成場(chǎng)氧化層103。
[0005]在此步驟二中，優(yōu)選可以在1100?1200度的范圍內(nèi)進(jìn)行場(chǎng)氧生長(zhǎng)，并且形成此場(chǎng)氧化層103的厚度可以在0.8?1.4微米之間，之所以形成此層，主要是為了作隔離使用；
[0006]步驟三，如圖1C所示，在場(chǎng)氧化層103上刻蝕出有源區(qū)104，并在有源區(qū)104注入N型離子并驅(qū)入(如圖1D所示)。
[0007]在此步驟三中，具體可以通過下述流程刻蝕出有源區(qū)104:先在場(chǎng)氧化層103上涂布光阻；然后在涂布之后的場(chǎng)氧化層上選定一塊區(qū)域，并在此塊區(qū)域上通過曝光顯影的方式將此區(qū)域上的光阻去除掉；再使用濕法刻蝕的方法將此區(qū)域上的場(chǎng)氧化層刻蝕掉之后，即是上述刻蝕出的有源區(qū)104。有源區(qū)104主要是作為制作器件(例如VDM0S)的工作區(qū)域，后續(xù)器件的制作可以全部在這個(gè)區(qū)域上；步驟三中注入的N型離子可以為磷離子，注入的濃度可以是12次方級(jí)，并且磷離子的能量可以控制在80KeV?120KeV之間，驅(qū)入磷離子時(shí)，可以將溫度控制在1100?1200度，驅(qū)入時(shí)間可以控制在2-4個(gè)小時(shí)；并且此步驟之所以注入磷離子，主要是為了防止相鄰的有源區(qū)在制作器件時(shí)發(fā)生串通。
[0008]步驟四，如圖1E所示，在場(chǎng)氧化層103上刻蝕出至少一個(gè)環(huán)區(qū)105(通常為4個(gè)以上，圖中僅示出一個(gè)環(huán)區(qū))，在每個(gè)環(huán)區(qū)105注入P型離子(如圖1F所示)。
[0009]在此步驟四中，刻蝕出環(huán)區(qū)的具體流程同刻蝕出有源區(qū)的流程相同，在此不再贅述。另外，注入的P型離子可以為硼離子，注入的濃度可以是15次方級(jí)，并且硼離子的能量可以控制在60KeV?90KeV。
[0010]步驟五，如圖1G所示，在有源區(qū)104和環(huán)區(qū)105上生長(zhǎng)柵氧，形成柵氧化層106。
[0011]在此步驟五中，生長(zhǎng)柵氧的厚度一般在500A?1500A之間，通常以器件的工作電壓而定。
[0012]步驟六，如圖1H所示，在柵氧化層106上沉積多晶硅，形成多晶硅層107 (僅示出有源區(qū)內(nèi)的)，將其作為VDMOS的柵極。
[0013]在此步驟六中，具體可以通過下述流程形成多晶硅層:先在柵氧化層106上沉積一層低阻化的多晶硅，厚度可以控制在0.8微米?1.2微米之間；然后在此層多晶硅上涂布光阻，并通過曝光顯影的方式去除預(yù)作為柵極以外的其他區(qū)域上的光阻，最后通過干法刻蝕方法，將其他區(qū)域上的柵氧化層刻蝕掉，僅保留作為柵極的多晶硅層。[0014]步驟七，如圖1I所示，在有源區(qū)104且在多晶硅層107的兩側(cè)注入P型離子并驅(qū)入。
[0015]在此步驟七中，注入的硼離子的能量可以控制在60KeV~IOOKeV之間，注入濃度可以是13次方級(jí)，驅(qū)入硼離子是將注入的硼離子推到所需要的深度，通常工藝溫度控制在1000~1200度之間，驅(qū)入的時(shí)間控制在2-3個(gè)小時(shí)。
[0016]步驟八，如圖1J所示，在驅(qū)入P型離子的區(qū)域上形成VDMOS的源極108。
[0017]在此步驟八中，具體可以通過下述流程形成VDMOS的源極108:先在注入P型離子的區(qū)域上涂布光阻；然后通過曝光顯影的方式去除預(yù)作為源極所在區(qū)域的光阻；最后往預(yù)作為源極所在區(qū)域處注入砷離子或磷離子，即形成VDMOS的源極108。在這里，注入砷離子或磷離子的濃度可以為15次方級(jí)，能量控制在60KeV~130KeV。
[0018]步驟九，對(duì)襯底101的第二表面進(jìn)行減薄，并在減薄后的第二表面上生長(zhǎng)金屬層，形成VDMOS的漏極。
[0019]在此步驟九中，可以通過物理方式將襯底101的第二表面磨掉，直至晶圓厚度還剩下100-300微米；還可以在第二表面注入磷離子，注入濃度可以為15次方級(jí)，注入磷離子的能量為4(T70kev。 另外，生長(zhǎng)的金屬層可以為鈦、鎳或銀，它們所對(duì)應(yīng)的厚度可以分別是0.lum、0.2um 或 Ium0
[0020]通常在制作VDMOS時(shí)，在上述步驟九之前，還需制作VDMOS的接觸孔、鋁層和護(hù)層等，具體地，制作VDMOS的接觸孔的工藝流程為:在N型外延層上沉積一層摻雜硼和磷的氧化層，然后高溫回流，溫度可以在800-1000度，回流時(shí)間可以為30-120分鐘，此過程中可以通入氮?dú)饣蛏倭垦鯕?；然后在此氧化層上涂布光阻，通過曝光顯影的方式去除預(yù)作為接觸孔區(qū)域的光阻，然后通過濕法刻蝕或者干法刻蝕的方法將此預(yù)作為接觸孔區(qū)域的氧化層刻蝕掉，即形成了 VDMOS的接觸孔，在這種情況下，就露出下面的硅和多晶硅。
[0021]具體地，制作VDMOS的鋁層的工藝流程為:在N型外延層上沉積一層鋁，厚度可以在3~4微米；然后在此層涂布光阻，通過曝光顯影的方式把非布線區(qū)域的光阻去除掉；最后通過干法刻蝕或者濕法刻蝕的方法，將去掉光阻區(qū)域的鋁刻蝕掉，這樣就僅保留了需要做布線的鋁層。
[0022]具體地，制作VDMOS的護(hù)層的工藝流程為:在外延層上沉積一層氧化層或者氮化硅或者氧化層和氮化硅；在此層上涂布光阻，通過曝光顯影的方式把預(yù)作為柵極焊點(diǎn)和源極焊點(diǎn)上的光阻去除；最后通過干法刻蝕將預(yù)作為柵極焊點(diǎn)和源極焊點(diǎn)上的的氧化層或者氮化硅或者氧化層和和氮化硅刻蝕掉。
[0023]在經(jīng)過上述步驟一至步驟九制作出的VDMOS中，通常會(huì)涉及到5項(xiàng)重要的靜態(tài)參數(shù)，具體為BVdss (源漏擊穿電壓)、Rdson (導(dǎo)通電阻)、Vth (開啟電壓)、Idss (源漏漏電)和Igss(源柵漏電)。通常來講，這五項(xiàng)參數(shù)需要同時(shí)達(dá)到用戶的需求，VDMOS才能正常工作，不同的用戶可能對(duì)參數(shù)的需求不同，而這些參數(shù)會(huì)受到前述一些步驟的影響(具體影響關(guān)系參見圖2所示)，。
[0024]在制作VDMOS的工藝調(diào)試中，往往會(huì)出現(xiàn)這樣的問題，在僅需要調(diào)節(jié)BVdss和Rdson時(shí)，其他參數(shù)例如Vth也會(huì)隨之變化，在這種情況下，為了把Vth調(diào)回去，就要變更N型離子或P型離子的濃度、能量或者驅(qū)入(drive-1n)時(shí)間，但是，變更這些條件的同時(shí)又會(huì)影響到BVdss和Rdson這兩個(gè)參數(shù)，這就形成了一種惡性循環(huán)，始終無法使各參數(shù)全部調(diào)到位。例如BVdss和Rdson調(diào)到位了，而Vth卻漂移了 ；或者Vth調(diào)到位了，而BVdss和Rdson又漂移了。
[0025]出現(xiàn)上述問題的主要原因是影響B(tài)Vdss、Rdson和Vth的工藝步驟都是相同的，也就是說，一個(gè)工藝步驟可以影響多項(xiàng)參數(shù)(步驟四除外)，這樣的話，在變更其中任一工藝步驟的情況下，均會(huì)同時(shí)影響到其他參數(shù)。由此看來，現(xiàn)有制作VDMOS的方法制作出的VDMOS，用戶使用起來非常不方便。

【發(fā)明內(nèi)容】

[0026]本發(fā)明實(shí)施例提供了一種制作VDMOS的方法，用以解決現(xiàn)有制作VDMOS方法制作出的VDMOS使用起來不方便的問題。
[0027]基于上述問題，本發(fā)明實(shí)施例提供的一種制作VDMOS的方法，包括:
[0028]提供一 N型襯底，在所述襯底的第一表面上形成N型外延層；
[0029]在所述N型外延層上生長(zhǎng)場(chǎng)氧，形成場(chǎng)氧化層；
[0030]在所述場(chǎng)氧化層上刻蝕出有源區(qū)，并在所述有源區(qū)注入N型離子并驅(qū)入；
[0031]在所述場(chǎng)氧化層上刻蝕出至少一個(gè)環(huán)區(qū)，并在每個(gè)環(huán)區(qū)注入P型離子；
[0032]在所述有源區(qū)和所述環(huán)區(qū)上生長(zhǎng)柵氧，形成柵氧化層；
[0033]在所述N型外延層的上表面的下方形成閾值注入層；
[0034]在所述柵氧化層上沉積多晶硅，形成多晶硅層，作為VDMOS的柵極；
[0035]在所述有源區(qū)且在所述多晶硅層的兩側(cè)注入P型離子并驅(qū)入；
[0036]在驅(qū)入P型離子的區(qū)域上刻蝕出VDMOS的源極；
[0037]對(duì)所述襯底的第二表面進(jìn)行減薄，并在減薄后的第二表面上生長(zhǎng)金屬層，形成VDMOS的漏極。
[0038]本發(fā)明實(shí)施例的有益效果包括:本發(fā)明實(shí)施例提供的制作VDMOS的方法，在該方法中，在源區(qū)和環(huán)區(qū)上生長(zhǎng)柵氧，形成柵氧化層之后，在柵氧化層上沉積多晶硅之前，還包括在N型外延層的上表面的下方形成閾值注入層這一步驟，此步驟可以根據(jù)用戶的實(shí)際需求來調(diào)節(jié)VDMOS的閾值電壓，也就是說，只需變更此步驟，就可以完成閾值電壓的調(diào)節(jié)，不會(huì)影響到其他參數(shù)(即無需變更其他工藝步驟)，例如需要調(diào)高閾值電壓時(shí)，注入P型離子即可；需要調(diào)低閾值電壓時(shí)，注入N型離子即可。這樣一來，用戶使用前述這種方法制作出的VDMOS較為方便。
【專利附圖】

【附圖說明】
[0039]圖1A至圖1J為現(xiàn)有制作VDMOS的方法流程圖；
[0040]圖2為現(xiàn)有制作VDMOS的工藝與靜態(tài)參數(shù)之間的影響關(guān)系示意圖；
[0041]圖3A至圖3K為本發(fā)明實(shí)施例提供的制作VDMOS的方法流程圖。
【具體實(shí)施方式】
[0042]下面結(jié)合說明書附圖，對(duì)本發(fā)明實(shí)施例提供的一種制作VDMOS的方法的【具體實(shí)施方式】進(jìn)行說明。
[0043]本發(fā)明實(shí)施例提供的一種制作VDMOS的方法，是在現(xiàn)有制作VDMOS的方法中，在有源區(qū)和環(huán)區(qū)上生長(zhǎng)柵氧，形成柵氧化層之后，且在柵氧化層上沉積多晶硅之前，增加了在N型外延層的上表面的下方形成閾值注入層的步驟。
[0044]下面結(jié)合圖3A至圖3K，對(duì)本發(fā)明實(shí)施例提供的制作VDMOS的流程進(jìn)行說明，具體可以通過下述步驟實(shí)現(xiàn):
[0045]步驟一，如圖3A所示，提供一 N型襯底301，在襯底的第一表面上形成N型外延層302。
[0046]步驟二，如圖3B所示，在N型外延層302上場(chǎng)生長(zhǎng)氧，形成場(chǎng)氧化層303。
[0047]在此步驟二中，優(yōu)選可以在1100?1200度的范圍內(nèi)進(jìn)行場(chǎng)氧生長(zhǎng)，并且形成此場(chǎng)氧化層303的厚度可以在0.8?1.4微米之間，之所以形成此層，主要是為了作隔離使用。
[0048]步驟三，如圖3C所示，在場(chǎng)氧化層303上刻蝕出有源區(qū)304，并在有源區(qū)304注入N型離子并驅(qū)入(如圖3D所示)。
[0049]在此步驟三中，具體可以通過下述流程刻蝕出有源區(qū)104:先在場(chǎng)氧化層103上涂布光阻；然后在涂布之后的場(chǎng)氧化層上選定一塊區(qū)域，并在此塊區(qū)域上通過曝光顯影的方式將此區(qū)域上的光阻去除掉；再使用濕法刻蝕的方法將此區(qū)域上的場(chǎng)氧化層刻蝕掉之后，即是上述刻蝕出的有源區(qū)104。有源區(qū)304主要是作為制作器件(例如VDM0S)的工作區(qū)域，后續(xù)器件的制作可以全部在這個(gè)區(qū)域上；步驟三中注入的N型離子可以為磷離子，注入的濃度可以是12次方級(jí)，并且磷離子的能量可以控制在80KeV?120KeV之間，驅(qū)入磷離子時(shí)，可以將溫度控制在1100?1200度，驅(qū)入時(shí)間可以控制在2-4個(gè)小時(shí)；并且此步驟之所以注入磷離子，主要是為了防止相鄰的有源區(qū)在制作器件時(shí)發(fā)生串通。
[0050]步驟四，如圖3E所示，在場(chǎng)氧化層303上刻蝕出至少一個(gè)環(huán)區(qū)305 (通常為4個(gè)以上，圖中僅示出一個(gè)環(huán)區(qū))，在每個(gè)環(huán)區(qū)105注入P型離子(如圖3F所示)。
[0051]在此步驟四中，刻蝕出環(huán)區(qū)的具體流程同刻蝕出有源區(qū)的流程相同，在此不再贅述。另外，注入的P型離子可以為硼離子，注入的濃度可以是15次方級(jí)，并且硼離子的能量可以控制在60KeV?90KeV。
[0052]步驟五，如圖3G所示，在有源區(qū)304和環(huán)區(qū)305上生長(zhǎng)柵氧，形成柵氧化層306。
[0053]在此步驟五中，生長(zhǎng)柵氧的厚度一般在500A?1500A之間，通常以器件的工作電壓而定。
[0054]步驟六，如圖3H所示，在N型外延層302的上表面的下方形成閾值注入層307。
[0055]在此步驟六中，優(yōu)選地，閾值注入層307的深度為0.01?0.04微米；當(dāng)用戶需要高電壓的VDMOS時(shí)(即需要調(diào)高閾值電壓時(shí))，可以在閾值注入層307上注入深度為0.11?0.13微米的硼離子，硼離子的能量可以為35KeV?40KeV ;當(dāng)用戶需要低電壓的VDMOS時(shí)(即需要調(diào)低閾值電壓時(shí))，可以在閾值注入層307上注入深度為0.11?0.14微米的磷離子，磷離子的能量可以為9KeV?llOKeV。
[0056]步驟七，如圖31所示，在柵氧化層306上沉積多晶硅，形成多晶硅層308 (僅示出有源區(qū)內(nèi)的)，將其作為VDMOS的柵極。
[0057]在此步驟七中，具體可以通過下述流程形成多晶硅層:先在柵氧化層106上沉積一層低阻化的多晶硅，厚度可以控制在0.8微米?1.2微米之間；然后在此層多晶硅上涂布光阻，并通過曝光顯影的方式去除預(yù)作為柵極以外的其他區(qū)域上的光阻，最后通過干法刻蝕方法，將其他區(qū)域上的柵氧化層刻蝕掉，僅保留作為柵極的多晶硅層。[0058]步驟八，如圖3J所示，在有源區(qū)304且在多晶硅層308的兩側(cè)注入P型離子并驅(qū)入。
[0059]在此步驟八中，注入的P型離子(例如硼離子)的能量可以控制在60KeV~IOOKeV之間，注入濃度可以是13次方級(jí)，驅(qū)入硼離子是將注入的硼離子推到所需要的深度，通常工藝溫度控制在1000~1200度之間，驅(qū)入的時(shí)間控制在2-3個(gè)小時(shí)。
[0060]步驟九，如圖3K所示，在驅(qū)入P型離子的區(qū)域上形成VDMOS的源極309。
[0061]在此步驟九中，具體可以通過下述流程形成VDMOS的源極108:先在注入P型離子的區(qū)域上涂布光阻；然后通過曝光顯影的方式去除預(yù)作為源極所在區(qū)域的光阻；最后往預(yù)作為源極所在區(qū)域處注入砷離子或磷離子，即形成VDMOS的源極108。在這里，注入砷離子或磷離子的濃度可以為15次方級(jí)，能量控制在60KeV~130KeV。
[0062]步驟十，對(duì)襯底301的第二表面進(jìn)行減薄，并在減薄后的第二表面上生長(zhǎng)金屬層，形成VDMOS的漏極。
[0063]在此步驟十中，可以通過物理方式將襯底101的第二表面磨掉，直至晶圓厚度還剩下100-300微米；還可以在第二表面注入磷離子，注入濃度可以為15次方級(jí)，注入磷離子的能量為4(T70kev。另外，生長(zhǎng)的金屬層可以為鈦、鎳或銀，它們所對(duì)應(yīng)的厚度可以分別是
0.lum、0.2um 或 Ium0
[0064]通常在制作VDMOS時(shí)，在步驟十之前，還需制作VDMOS的接觸孔、鋁層和護(hù)層等，制作VDMOS的接觸孔、鋁層和護(hù)的工藝流程為現(xiàn)有流程，在此不再贅述。
[0065]在上述制作VDMOS的工藝調(diào)試中，由于上述方法中增加了形成閾值注入層這一步驟，這樣一來，當(dāng)用戶需要調(diào)高或調(diào)低閾值電壓時(shí)，可以注入相應(yīng)的離子來實(shí)現(xiàn)調(diào)節(jié)，由于此閾值注入層的深度為0.01~0.04微米，這樣注入離子就集中在離N型外延層的硅表面
0.01~0.04微米的位置，即便是經(jīng)過P型離子驅(qū)入，注入離子的濃度也會(huì)集中在0.03、.1微米之間，這樣淺的離子深度，可以保證不會(huì)影響到VDMOS的其它參數(shù)，而只是對(duì)閾值注入層產(chǎn)生作用，使用起來比較方便。
[0066]本發(fā)明實(shí)施例提供的制作VDMOS的方法，在該方法中，在源區(qū)和環(huán)區(qū)上生長(zhǎng)柵氧，形成柵氧化層之后，在柵氧化層上沉積多晶硅之前，還包括在N型外延層的上表面的下方形成閾值注入層這一步驟，此步驟可以根據(jù)用戶的實(shí)際需求來調(diào)節(jié)VDMOS的閾值電壓，也就是說，只需變更此步驟，就可以完成閾值電壓的調(diào)節(jié)，不會(huì)影響到其他參數(shù)(即無需變更其他工藝步驟)，例如需要調(diào)高閾值電壓時(shí)，注入P型離子即可；需要調(diào)低閾值電壓時(shí)，注入N型離子即可。這樣一來，用戶使用前述這種方法制作出的VDMOS較為方便。
[0067]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種制作垂直雙擴(kuò)散金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管VDMOS的方法，其特征在于，包括: 提供一 N型襯底,在所述襯底的第一表面上形成N型外延層； 在所述N型外延層上生長(zhǎng)場(chǎng)氧，形成場(chǎng)氧化層； 在所述場(chǎng)氧化層上刻蝕出有源區(qū)，并在所述有源區(qū)注入N型離子并驅(qū)入； 在所述場(chǎng)氧化層上刻蝕出至少一個(gè)環(huán)區(qū)，并在每個(gè)環(huán)區(qū)注入P型離子； 分別在所述有源區(qū)和所述環(huán)區(qū)上生長(zhǎng)柵氧，形成柵氧化層； 在所述N型外延層的上表面的下方形成閾值注入層； 在所述柵氧化層上沉積多晶硅，形成多晶硅層，將其作為VDMOS的柵極； 在所述有源區(qū)且在所述多晶硅層的兩側(cè)注入P型離子并驅(qū)入； 在驅(qū)入P型離子的區(qū)域上形成VDMOS的源極； 對(duì)所述襯底的第二表面進(jìn)行減薄，并在減薄后的第二表面上生長(zhǎng)金屬層，形成VDMOS的漏極。
2.如權(quán)利要求1所述的方法，其特征在于，所述N型離子為磷離子，所述P型離子為硼離子。
3.如權(quán)利要求1或2所述的方法，其特征在于，所述閾值注入層的深度為0.01?0.04微米。
4.如權(quán)利要求3所述的方法，其特征在于，還包括: 在所述閾值注入層上注入深度為0.11?0.14微米的N型離子，所述N型離子的能量為 9KeV ?IIOKeV。
5.如權(quán)利要求3所述的方法，其特征在于，還包括: 在所述閾值注入層上注入深度為0.11?0.13微米的P型離子，所述P型離子的能量為 35KeV ?40KeV。
【文檔編號(hào)】H01L21/336GK103996622SQ201310056245
【公開日】2014年8月20日 申請(qǐng)日期:2013年2月20日 優(yōu)先權(quán)日:2013年2月20日
【發(fā)明者】聞?wù)h, 趙文魁 申請(qǐng)人:北大方正集團(tuán)有限公司, 深圳方正微電子有限公司