一種半導體結(jié)構(gòu)及其形成方法
【專利摘要】本發(fā)明提出一種半導體結(jié)構(gòu)及其形成方法，其中該方法包括：提供襯底；在襯底的背面進行摻雜；在襯底的背面形成襯墊層；在襯底的正面制作正面結(jié)構(gòu)；去除襯墊層及減薄襯底，以暴露出襯底的背面；在襯底的背面制作背面結(jié)構(gòu)。該方法通過預先處理擴散片襯底，然后通過外延或鍵合的方式增厚擴散片，制作正面結(jié)構(gòu)后再去除增厚的部分，進一步制作背面結(jié)構(gòu)，從而繞開了現(xiàn)有工藝對襯底的高要求，具有簡便易行、應用范圍廣、靈活性好的優(yōu)點。
【專利說明】
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導體制造領(lǐng)域，具體涉及一種半導體結(jié)構(gòu)及其形成方法。 一種半導體結(jié)構(gòu)及其形成方法

【背景技術(shù)】
[0002] 新型半導體功率器件IGBT (Insulated Gate Bipolar Transistor，絕緣柵雙極 性晶體管）具有導通損耗低、開關(guān)速度快等優(yōu)點，在中高壓高頻領(lǐng)域有著廣泛的應用。傳統(tǒng) IGBT 有 PT (Punch Through，穿通型）、NPT (Non Punch Through，非穿通型）、FS (Trench Field Stop,場終止型）等等。
[0003] 制作PT型IGBT -般是在P型重摻雜的襯底上外延中摻雜的N型緩沖層 (N-buffer)和低摻雜的N型耐壓層（N-)，因器件耐壓的大小與N型耐壓層的厚度成一定 的正比例關(guān)系，但由于外延技術(shù)的特點，過厚的外延生長緩慢，成本昂貴，而且隨著外延的 進一步生長，其一致性也逐漸變差，缺陷明顯增多，這就決定了 PT型的外延厚度很難超過 120um以上，因此，PT型IGBT的耐壓很難高于1200V以上，只適用于低壓領(lǐng)域，而且由于背 面厚的重摻雜P區(qū)，導致背注效應很強，關(guān)斷損耗非常大，必須采用載流子壽命控制技術(shù)， 以減少關(guān)斷損耗，但采用壽命控制技術(shù)后，器件的導通壓降變?yōu)樨摐囟认禂?shù)，不利于并聯(lián)使 用，漏電流也增大。
[0004] 制作NPT型IGBT -般采用均勻低摻雜的N型襯底（N-)，厚度約600um左右，先制 作正面結(jié)構(gòu)，再減薄襯底，然后在背面形成淺(不到lum)的P型摻雜區(qū)，這種技術(shù)可以根據(jù) 不同的耐壓級別設(shè)計不同的減薄剩余厚度，在高中低壓領(lǐng)域都適用，但由于NPT型技術(shù)的 特點，承受耐壓時耗盡層不能完全將耐壓層耗盡，故器件厚度較厚，導通損耗和關(guān)斷損耗都 比較大。
[0005] 制作FS型IGBT -般采用均勻低摻雜的N型襯底（N-)，厚度約為600um左右，先進 行正面工藝，然后減薄襯底，在背面形成較深(約幾 um到十幾 um)的N型場終止層和淺(不 至IJ lum)的P型區(qū)。FS技術(shù)由于采用的場終止層，可以將電場截止掉，所以，承受耐壓時，耗 盡層可以完全耗盡N-層，與NPT相比，減薄后的厚度可以進一步減小，導通損耗可關(guān)斷損耗 更小。與NPT-樣，在高低壓領(lǐng)域都能廣泛應用。但是由于電場的迅速截止，器件的魯棒性 存在隱患。
[0006] 為優(yōu)化上述傳統(tǒng)IGBT的特性，現(xiàn)有技術(shù)中提供了一種SPT(Soft Punch Through， 軟穿通)型的技術(shù)，該技術(shù)采用均勻低摻雜的N型襯底，先在背面進行N型擴散，在襯底內(nèi)形 成一個濃度緩變的N型深擴散區(qū)(擴散片襯底)，再在襯底的另一側(cè)完成IGBT的正面工藝， 然后再減薄背面，根據(jù)器件特性，保留一定厚度的N型緩變擴散區(qū)，再形成淺P摻雜區(qū)。這一 技術(shù)利用緩變的N型擴散區(qū)來截止電場，可以使耗盡層完全耗盡低摻雜的N型耐壓層，而且 由于擴撒區(qū)濃度緩變，電場不是迅速截止，改善了器件的魯棒性。但該方法存在一定不足： 根據(jù)上述SPT技術(shù)的特點，首先是在均勻低摻雜的N型襯底的背面進行深N區(qū)擴散，根據(jù)擴 散工藝的原理，當結(jié)深很深時，再往襯底內(nèi)擴散雜質(zhì)非常困難，所以，一般該擴散區(qū)最大深 度約250um左右。而在中低壓器件領(lǐng)域(低于1700V)，往往要求器件N型耐壓層的厚度低于 150um，因此，原始襯底的厚度就必須低于250um+150um=400um，而400um以下的晶圓厚度在 制作IGBT正面工藝時，非常困難，極易破片，通過改造設(shè)備，可以使IGBT正面工藝可操作的 晶圓厚度下降到360um，但是，費用非常昂貴，且對于360um以下的晶圓厚度仍然無法生產(chǎn)， 因此，SPT型IGBT雖然有很好的特性，但在中低壓領(lǐng)域存在應用限制。


【發(fā)明內(nèi)容】

[0007] 本發(fā)明旨在至少在一定程度上解決上述技術(shù)問題之一或至少提供一種有用的商 業(yè)選擇。為此，本發(fā)明的一個目的在于提出一種簡便易行、應用范圍廣、靈活性好的半導體 結(jié)構(gòu)形成方法。本發(fā)明的另一個目的在于提出一種擴散層較薄、摻雜質(zhì)量較好、應用范圍廣 的半導體結(jié)構(gòu)。
[0008] 根據(jù)本發(fā)明實施例的半導體結(jié)構(gòu)形成方法，包括以下步驟:A.提供襯底；B.對所 述襯底的背面進行摻雜；C.在所述襯底的背面形成襯墊層；D.在所述襯底的正面制作正面 結(jié)構(gòu)；E.去除所述襯墊層及減薄所述襯底，以暴露出所述襯底的背面；以及F.在所述襯底 的背面制作背面結(jié)構(gòu)。
[0009] 在本發(fā)明的一個實施例中，所述襯底與所述襯墊層的初始厚度之和為400-700微 米。
[0010] 在本發(fā)明的一個實施例中，通過外延或者鍵合在所述襯底的背面形成襯墊層。
[0011] 在本發(fā)明的一個實施例中，通過外延方法形成的所述襯墊層時，所述襯底的初始 厚度為300-400微米，所述襯墊層的厚度小于100微米。
[0012] 在本發(fā)明的一個實施例中，通過鍵合方法形成的所述襯墊層時，所述襯底的初始 厚度為150-400微米，所述襯墊層的厚度大于100微米。
[0013] 在本發(fā)明的一個實施例中，通過研磨腐蝕方法去除所述襯墊層及減薄所述襯底。
[0014] 在本發(fā)明的一個實施例中，所述襯底的電阻率為10_300Q/cm。
[0015] 在本發(fā)明的一個實施例中，對所述襯底的背面進行摻雜為深擴散摻雜。
[0016] 在本發(fā)明的一個實施例中，所述半導體結(jié)構(gòu)為IGBT器件。
[0017] 在本發(fā)明的一個實施例中，所述襯底為第一摻雜類型的輕摻雜襯底，并且對所述 襯底的背面進行摻雜為第一類型的重摻雜。
[0018] 根據(jù)本發(fā)明實施例的半導體結(jié)構(gòu)形成方法，預先處理擴散片襯底，然后通過外延 或鍵合的方式增厚擴散片，制作正面結(jié)構(gòu)后再去除增厚的部分，進一步制作背面結(jié)構(gòu)，從而 滿足了器件對基片的摻雜和厚度要求，具有簡便易行、應用范圍廣、靈活性好的優(yōu)點。
[0019] 根據(jù)本發(fā)明實施例的半導體結(jié)構(gòu)，該半導體結(jié)構(gòu)是通過本發(fā)明提出的半導體結(jié)構(gòu) 形成方法得到的。
[0020] 在本發(fā)明的一個實施例中，所述半導體結(jié)構(gòu)為IGBT器件。
[0021] 根據(jù)本發(fā)明實施例的半導體結(jié)構(gòu)，具有擴散層薄，摻雜質(zhì)量較好、應用范圍廣的優(yōu) 點。
[0022] 本發(fā)明的附加方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變 得明顯，或通過本發(fā)明的實踐了解到。

【專利附圖】

【附圖說明】
[0023] 本發(fā)明的上述和/或附加的方面和優(yōu)點從結(jié)合下面附圖對實施例的描述中將變 得明顯和容易理解，其中 ：
[0024] 圖1為本發(fā)明實施例的半導體結(jié)構(gòu)形成方法流程圖；
[0025] 圖2為初始提供的輕摻雜襯底的示意圖；
[0026] 圖3為進行背面深擴散摻雜后的襯底的示意圖；
[0027] 圖4a_4b為通過外延的方法形成襯墊層的過程示意圖；
[0028] 圖5a_5b為通過鍵合的方法形成襯墊層的過程示意圖；
[0029] 圖6為在襯底正面制作正面結(jié)構(gòu)的過程示意圖；
[0030] 圖7為去除襯墊層并減薄襯底的過程示意圖；
[0031] 圖8為在襯底背面制作背面結(jié)構(gòu)的過程示意圖。

【具體實施方式】
[0032] 下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終 相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附 圖描述的實施例是示例性的，旨在用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制。
[0033] 在本發(fā)明的描述中，需要理解的是，術(shù)語"中心"、"縱向"、"橫向"、"長度"、"寬度"、 "厚度"、"上"、"下"、"前"、"后"、"左"、"右"、"堅直"、"水平"、"頂"、"底" "內(nèi)"、"外"、"順時 針"、"逆時針"等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于 描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特 定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。
[0034] 此外，術(shù)語"第一"、"第二"僅用于描述目的，而不能理解為指示或暗示相對重要性 或者隱含指明所指示的技術(shù)特征的數(shù)量。由此，限定有"第一"、"第二"的特征可以明示或 者隱含地包括一個或者更多個該特征。在本發(fā)明的描述中，"多個"的含義是兩個或兩個以 上，除非另有明確具體的限定。
[0035] 在本發(fā)明中，除非另有明確的規(guī)定和限定，術(shù)語"安裝"、"相連"、"連接"、"固定"等 術(shù)語應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機 械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元 件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語在本發(fā) 明中的具體含義。
[0036] 在本發(fā)明中，除非另有明確的規(guī)定和限定，第一特征在第二特征之"上"或之"下" 可以包括第一和第二特征直接接觸，也可以包括第一和第二特征不是直接接觸而是通過它 們之間的另外的特征接觸。而且，第一特征在第二特征"之上"、"上方"和"上面"包括第一 特征在第二特征正上方和斜上方，或僅僅表示第一特征水平高度高于第二特征。第一特征 在第二特征"之下"、"下方"和"下面"包括第一特征在第二特征正下方和斜下方，或僅僅表 示第一特征水平高度小于第二特征。
[0037] 如圖1所示，本發(fā)明的半導體結(jié)構(gòu)形成方法包括如下步驟：
[0038] A.提供襯底。
[0039] 具體地，如圖2所示，提供普通襯底，例如低摻雜的硅晶圓。在某些應用場合，例如 半導體低壓功率器件中，需要最終的擴散層越薄越好，故優(yōu)選薄的襯底。但受到晶圓切割工 藝限制，該襯底的初始厚度無法無限輕薄。一般地，襯底的電阻率為10-300 Ω /cm，該范圍的 電阻率意味著襯底本身是輕摻雜的。
[0040] B.在襯底的背面進行摻雜。
[0041] 具體地，根據(jù)器件需要，在襯底背面進行特定類型、特定濃度的圖形化或非圖形化 的深擴散摻雜。示例地，低摻雜η型硅晶圓經(jīng)過背面N型深擴散摻雜后如圖3所示。
[0042] 需要說明的是，當制造 IGBT時，襯底應為第一摻雜類型的輕摻雜襯底，對襯底的 背面進行摻雜應為第一類型的重摻雜，即摻雜類型須相同。
[0043] C.在襯底的背面形成襯墊層。
[0044] 具體地，通過外延或者鍵合在襯底的背面形成襯墊層。襯墊層的作用在于增加基 片厚度，以便于在后續(xù)的正面工藝過程中不至于過薄而碎裂。該襯墊層在后續(xù)工藝中將被 去除，不影響器件特性，僅僅為了加強晶圓強度，故該襯墊層是否摻雜、缺陷等質(zhì)量沒有要 求，僅僅要求厚度滿足需求即可。一般地，襯底和襯墊層的初始厚度之和應該大于400微 米才能有效避免破片，同時地因為生產(chǎn)線要求，襯底和襯墊層的初始厚度之和應該小于700 微米。
[0045] 通過外延方法形成襯墊層的過程如圖4a_圖4b所示。由于外延工藝的特點，外延 層厚度為1〇〇微米以下時方便實現(xiàn)，因此，該方案適用于襯底的初始厚度為300-400微米、 襯墊層的厚度小于100微米的情況。
[0046] 通過鍵合方法形成襯墊層的過程如圖5a_圖5b所示。由于鍵合工藝的特點，鍵合 層厚度較厚時更容易操作，因此，該方案適用于襯底的初始厚度為150-400微米、襯墊層的 厚度大于1〇〇微米的情況。
[0047] 需要說明的是，襯墊層不限定與襯底為相同材料，只要晶格匹配能夠外延，或者說 能夠鍵合即可，也可以是異質(zhì)的材料。
[0048] D.在襯底的正面制作正面結(jié)構(gòu)。
[0049] 具體地，在完成基片加厚之后，在基片加厚的相對一側(cè)（即正面）完成正面結(jié)構(gòu)的 加工。制作工藝一般采用已知工藝，但不同的半導體器件所采用的工藝有所差異，而且制作 出的結(jié)構(gòu)也不盡相同。
[0050] E.去除襯墊層及減薄襯底，以暴露出襯底的背面。
[0051] 具體地，在器件背面通過研磨腐蝕方法去除襯墊層以及減薄襯底，直至器件所需 要的目標厚度，并暴露出襯底的背面以便于進行背面工藝。
[0052] F.在襯底的背面制作背面結(jié)構(gòu)。
[0053] 具體地，在器件背面進一步完成背面結(jié)構(gòu)的加工，形成最終的完整器件。該過程也 采用常用半導體工藝，此處不做贅述。
[0054] 根據(jù)本發(fā)明實施例的半導體結(jié)構(gòu)形成方法，預先處理擴散片襯底，然后通過外延 或鍵合的方式增厚擴散片，制作正面結(jié)構(gòu)后再去除增厚的部分，進一步制作背面結(jié)構(gòu)，從而 滿足了器件對基片的摻雜和厚度要求，具有簡便易行、應用范圍廣、靈活性好的優(yōu)點。
[0055] 本發(fā)明還提出一種半導體結(jié)構(gòu)，該半導體結(jié)構(gòu)是通過上文敘述的半導體結(jié)構(gòu)形成 方法得到的，其具有擴散層薄，摻雜質(zhì)量較好、應用范圍廣的優(yōu)點。
[0056] 為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明， 申請人:以IGBT器件為例，詳細介紹本發(fā) 明的半導體結(jié)構(gòu)的形成方法。該實施例中通過長外延或鍵合的方法增加擴散片的厚度，從 而使低壓器件的原始擴散片厚度使達到產(chǎn)線加工初始晶圓厚度的要求，能夠突破現(xiàn)有SPT 型技術(shù)在中低壓領(lǐng)域IGBT的限制。其具體步驟如下：
[0057] (1)提供在較薄(例如：低于400微米）的均勻低摻雜N型硅襯底。
[0058] (2)根據(jù)所制器件電學特性的要求，采用公知的技術(shù)從該襯底的背面進行高濃度N 型深擴散等方法，完成器件基片制作。其中，擴散結(jié)深根據(jù)器件的耐壓等級確定。
[0059] (3)在背面進行外延或者鍵合工藝，增加硅襯墊層，將基片厚度（即襯底和襯墊層 的厚度之和）增加至400-700微米。其中：外延的工藝為氫氣（H 2)攜帶四氯化硅（SiCl4)、 三氯氫硅（SiHCl3)、二氯氫硅（SiH 2Cl2)或硅烷（SiH4)進入置有硅襯底的反應室，在反應室 進行高溫化學反應，使含硅反應氣體還原或熱分解，所產(chǎn)生的硅原子在襯底硅表面上外延 生長；鍵合的工藝為將兩片表面清潔、原子級平整的同質(zhì)或異質(zhì)半導體材料經(jīng)表面清洗和 活化處理，在高溫高壓等條件下直接結(jié)合，通過范德華力、分子力甚至原子力使晶片鍵合成 為一體。
[0060] (4)完成器件正面工藝，制作出正面結(jié)構(gòu)金屬層、控制電極如圖6所示。
[0061] (5)減薄背面，將外延層或者鍵合層以及部分或全部N型擴散層去除，如圖7所示。 其中，研磨是指將硅晶圓放置于研磨機的研磨盤間，通過以特定粒度和粘性配方的研磨液， 由研磨盤互相轉(zhuǎn)動達到研磨目的；腐蝕通常是指采用腐蝕液處理晶片表面，發(fā)生化學反應 而腐蝕去除。綜合減薄過程的效率和減薄后表面的質(zhì)量，一般采用先研磨后腐蝕的順序。
[0062] (6)完成器件背面工藝，制作出背面結(jié)構(gòu)P型層、背電極等等，如圖8所示。
[0063] 需要說明的是，本發(fā)明雖然為解決IGBT現(xiàn)有技術(shù)的不足而引出，但不僅僅針對 IGBT使用，由于SPT技術(shù)在其他功率器件上也存在優(yōu)勢，如SPT緩變緩沖層特點可以使二極 管具有更好的軟恢復特性，所以本發(fā)明的方法也能在如二極管等其他功率器件制作方法上 使用，其差別僅僅是上述過程的正面工藝和背面工藝有差異，但整體制作流程方法是完全 一樣，因此也屬于本發(fā)明的內(nèi)容。
[0064] 在本說明書的描述中，參考術(shù)語"一個實施例"、"一些實施例"、"示例"、"具體示 例"、或"一些示例"等的描述意指結(jié)合該實施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特 點包含于本發(fā)明的至少一個實施例或示例中。在本說明書中，對上述術(shù)語的示意性表述不 一定指的是相同的實施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點可以在任何 的一個或多個實施例或示例中以合適的方式結(jié)合。
[〇〇65] 盡管上面已經(jīng)示出和描述了本發(fā)明的實施例，可以理解的是，上述實施例是示例 性的，不能理解為對本發(fā)明的限制，本領(lǐng)域的普通技術(shù)人員在不脫離本發(fā)明的原理和宗旨 的情況下在本發(fā)明的范圍內(nèi)可以對上述實施例進行變化、修改、替換和變型。
【權(quán)利要求】
1. 一種半導體結(jié)構(gòu)形成方法，其特征在于，包括以下步驟： A. 提供襯底； B. 對所述襯底的背面進行摻雜； C. 在所述襯底的背面形成襯墊層； D. 在所述襯底的正面制作正面結(jié)構(gòu)； E. 去除所述襯墊層及減薄所述襯底，以暴露出所述襯底的背面；以及 F. 在所述襯底的背面制作背面結(jié)構(gòu)。
2. 如權(quán)利要求1所述的半導體結(jié)構(gòu)形成方法，其特征在于，所述襯底與所述襯墊層的 初始厚度之和為400-700微米。
3. 如權(quán)利要求1所述的半導體結(jié)構(gòu)形成方法，其特征在于，通過外延或者鍵合在所述 襯底的背面形成襯墊層。
4. 如權(quán)利要求3所述的半導體結(jié)構(gòu)形成方法，其特征在于，通過外延方法形成的所述 襯墊層時，所述襯底的初始厚度為300-400微米，所述襯墊層的厚度小于100微米。
5. 如權(quán)利要求3所述的半導體結(jié)構(gòu)形成方法，其特征在于，通過鍵合方法形成的所述 襯墊層時，所述襯底的初始厚度為150-400微米，所述襯墊層的厚度大于100微米。
6. 如權(quán)利要求1所述的半導體結(jié)構(gòu)形成方法，其特征在于，通過研磨腐蝕方法去除所 述襯墊層及減薄所述襯底。
7. 如權(quán)利要求1所述的半導體結(jié)構(gòu)形成方法，其特征在于，所述襯底的電阻率為 10-300 Ω/cm。
8. 如權(quán)利要求1所述的半導體結(jié)構(gòu)形成方法，其特征在于，對所述襯底的背面進行摻 雜為深擴散摻雜。
9. 如權(quán)利要求1-8任一項所述的半導體結(jié)構(gòu)形成方法，其特征在于，所述半導體結(jié)構(gòu) 為IGBT器件。
10. 如權(quán)利要求9所述的半導體結(jié)構(gòu)形成方法，其特征在于，所述襯底為第一摻雜類型 的輕摻雜襯底，并且對所述襯底的背面進行摻雜為第一類型的重摻雜。
11. 一種半導體結(jié)構(gòu)，其特征在于，所述半導體結(jié)構(gòu)是通過權(quán)利要求1-10任一項所述 的半導體結(jié)構(gòu)形成方法得到的。
12. 如權(quán)利要求9所述的半導體結(jié)構(gòu)，其特征在于，所述半導體結(jié)構(gòu)為IGBT器件。
【文檔編號】H01L21/331GK104112663SQ201310135962
【公開日】2014年10月22日 申請日期:2013年4月18日 優(yōu)先權(quán)日:2013年4月18日
【發(fā)明者】吳海平, 黃寶偉, 劉鵬飛, 肖秀光 申請人:比亞迪股份有限公司