半導體裝置和電子設(shè)備的制作方法
【專利摘要】本發(fā)明涉及半導體裝置和電子設(shè)備。該半導體裝置包括：由半導體材料制成的基板，用多種材料制成并形成在基板上的層。開口部，被形成為穿透形成在基板上的多個層中的至少被形成為絕緣膜的層并暴露電極焊盤的表面，并被填充以鋁或鋁合金。
【專利說明】半導體裝置和電子設(shè)備
【技術(shù)領(lǐng)域】
[0001]本技術(shù)涉及半導體裝置和電子設(shè)備，并且更具體地，涉及能夠提供復雜的固態(tài)成像元件，同時保持高精度的引線接合工藝的半導體裝置和電子設(shè)備。
【背景技術(shù)】
[0002]通常，在固態(tài)成像元件中，光電轉(zhuǎn)換單元被設(shè)置在芯片中心的成像區(qū)域中，電路單元被設(shè)置在其外圍，其外圍是芯片邊緣區(qū)域，以及包括用于外部互連的鋁(Al)基合金膜(例如鋁銅)的多個引線接合焊盤電極被設(shè)置在芯片邊緣區(qū)域。
[0003]引線接合焊盤電極的表面覆蓋有絕緣膜等，但由于絕緣膜等開口，引線接合焊盤的金屬表面被暴露。
[0004]在半導體裝置的組裝工序中，為了將半導體芯片與封裝(package)電連接，執(zhí)行用金屬線將半導體芯片上暴露的金屬表面(焊盤電極)與封裝的內(nèi)引線(inner lead)連接的引線接合(wire bonding)工序。
[0005]這里，當制造固態(tài)成像元件時，球焊技術(shù)被廣泛用作引線接合工藝，使用金(Au)制成的接合線進行壓接，以便一定量的負荷、熱、以及當結(jié)合使用超聲波時的超聲波振動被施加到導線。在此時，在固態(tài)成像元件中，例如，鑒于要安裝的濾色器的材料的耐熱性，在芯片上加熱溫度被設(shè)置為250°C或更低。
[0006]在引線接合工序中，使用被稱為毛細管的工具，并且通過將毛細管移動到開口的引線接合焊盤的正上方位置，然后將毛細管向下移動，壓接金(Au)球。此時，開口焊盤的形狀顯著影響引線接合工藝的精度。
[0007]當引線接合焊盤的表面是存在于離半導體芯片的表面較深的位置時，由于毛細管向下移動的距離增加，引線接合工藝的精度降低。由于這個原因，當引線接合焊盤的表面存在于離半導體芯片的表面較深的位置時，有可能出現(xiàn)壓接位置不正、導線斷開缺陷等。此夕卜，很可能殘留由于切割而產(chǎn)生的灰塵或水分，而焊盤腐蝕(外觀缺陷)的風險也增加。
[0008]近年來，從功率消耗的角度看，MOS類型如互補金屬氧化物半導體(CMOS)被廣泛用作安裝在移動設(shè)備(如帶有攝像頭的移動電話或個人數(shù)字助理(PDA))中的固態(tài)成像元件。
[0009]此外，作為MOS型固態(tài)成像元件，為了實現(xiàn)高靈敏度、低噪聲和高品質(zhì)特性，底部發(fā)光固態(tài)成像元件已經(jīng)被開發(fā)作為像素結(jié)構(gòu)，該元件具有光從的硅(Si)基板的背面?zhèn)劝l(fā)射的結(jié)構(gòu)，而不是相關(guān)技術(shù)中的頂部發(fā)射結(jié)構(gòu)。
[0010]然而，在相關(guān)技術(shù)中的頂部發(fā)射結(jié)構(gòu)中，引線接合焊盤的深度為2μπι或更小，而在MOS型底部發(fā)光固態(tài)成像元件中，引線接合焊盤的深度為5至8 μ m。因此，引線接合工藝的精度降低，并且工藝裕度減小。其結(jié)果是，出現(xiàn)特性缺陷或引線接合可靠性劣化的風險增大。
[0011]此外,近年來,作為超越摩爾定律(more than more)技術(shù),基板堆疊(3D設(shè)備)已經(jīng)引領(lǐng)半導體工業(yè)。在這里，作為下一代底部發(fā)光固態(tài)成像元件，已開發(fā)了具有層疊結(jié)構(gòu)的底部發(fā)光固態(tài)成像元件(其為高功能3D設(shè)備的領(lǐng)先產(chǎn)品)，并預期會大規(guī)模生產(chǎn)。
[0012]然而，在具有層疊結(jié)構(gòu)的底部發(fā)光類型中，引線接合焊盤的位置是12 μ m或更大，其比在底部發(fā)光型中的更深，并且比在相關(guān)技術(shù)的產(chǎn)品中的更深。由于這個原因，在技術(shù)上，變得越來越難以在焊盤上直接形成引線接合。
[0013]在這方面，已經(jīng)提出了如下技術(shù):對于芯片表面，用于執(zhí)行引線接合的電極被暴露(例如參見JP2011-192669A)。在JP2011-192669A所公開的技術(shù)中，在布置有焊盤(pad)、接合線、激光熔化槽和切割槽(dicing groove)的切割區(qū)域中，焊盤形成在防反射膜上,并被電連接到形成在層間絕緣膜中的互連層。
【發(fā)明內(nèi)容】
[0014]然而，當使用JP2011-192669A中所公開的技術(shù)時，有一個問題在于，互連處理的數(shù)量增加，并且芯片面積大小增加。
[0015]期望提供功能很強的固態(tài)成像元件，同時保持高精度的引線接合工藝。
[0016]根據(jù)本技術(shù)的第一實施方式，提供了一種半導體裝置，包括由半導體材料制成的基板，用多種材料制成并形成在基板上的多個層。被形成為穿透被形成在基板上的多個層中的至少形成為絕緣膜的層并且使焊盤電極的表面暴露的開口部被填充以鋁或鋁合金。
[0017]被電連接到焊盤電極的導線可通過引線接合而連接到開口部中填充的鋁或鋁合金。
[0018]開口部中填充的鋁或鋁合金可包括從所述半導體裝置的表面突出的凸部。
[0019]凸部可被壓接(pressure-bond)到與焊盤電極電連接的另一個導體,并且通過倒裝芯片接合(flip chip bonding)被連接到所述另一導體。
[0020]鋁或鋁合金可通過CVD技術(shù)選擇性地沉積在開口部中以用鋁或鋁合金填充所述開口部。
[0021]可使用DMAH氣體作為稀釋氣體、通過使用包括在焊盤電極中的鋁或鋁合金作為晶種的熱生長來沉積鋁或鋁合金。
[0022]可使用抗蝕劑掩模將氣相生長的鋁或鋁合金沉積在開口部中。
[0023]半導體裝置可以被配置為底部發(fā)光(bottom-emission) MOS型固態(tài)成像兀件
[0024]半導體裝置可以被配置為具有層疊結(jié)構(gòu)(stacked structure)的底部發(fā)光MOS型固態(tài)成像元件。
[0025]根據(jù)本技術(shù)的第二實施方式，提供了一種電子設(shè)備，其包括用半導體材料制成的基板，用多種材料制成并形成在基板上的多個層。被形成為穿透形成在所述基板上的多個層中的至少形成為絕緣膜的層并且使焊盤電極的表面暴露的開口部被填充以鋁或鋁合金。
[0026]在本技術(shù)的第一和第二實施方式中，開口部被填充以鋁或鋁合金，所述開口部形成為穿透形成在基板上的多個層中的至少被形成為絕緣膜的層并且使焊盤電極的表面暴露。
[0027]根據(jù)上述的本技術(shù)的實施方式，能夠提供高功能的固態(tài)成像元件，同時保持高精度的引線接合工藝。
【專利附圖】
【附圖說明】[0028]圖1A至圖1D是用于說明引線接合工藝的一個例子的圖；
[0029]圖2是用于說明頂部發(fā)射MOS型固態(tài)成像元件的結(jié)構(gòu)的圖；
[0030]圖3是用于說明底部發(fā)光MOS型固態(tài)成像元件的結(jié)構(gòu)的圖；
[0031]圖4是用于說明具有層疊結(jié)構(gòu)的底部發(fā)光MOS型固態(tài)成像元件的結(jié)構(gòu)的圖；
[0032]圖5是用于說明通過根據(jù)本技術(shù)的一個實施方式的技術(shù)執(zhí)行的引線接合的圖；
[0033]圖6是用于說明通過根據(jù)本技術(shù)的一個實施方式的技術(shù)執(zhí)行的引線接合的圖；
[0034]圖7是用于說明通過根據(jù)本技術(shù)的一個實施方式的技術(shù)執(zhí)行的引線接合的圖；
[0035]圖8是用于說明通過根據(jù)本技術(shù)的一個實施方式的技術(shù)執(zhí)行的引線接合的圖；
[0036]圖9是用于說明根據(jù)本技術(shù)的一個實施方式的MOS型固態(tài)成像元件的封裝結(jié)構(gòu)的示例性配置的圖；
[0037]圖10是用于說明根據(jù)本技術(shù)的一個實施方式的MOS型固態(tài)成像元件的封裝結(jié)構(gòu)的另一個示例性配置的圖；
[0038]圖11是用于說明通過根據(jù)本技術(shù)的一個實施方式的技術(shù)執(zhí)行的倒裝芯片接合的圖；
[0039]圖12是用于說明通過根據(jù)本技術(shù)的一個實施方式的技術(shù)執(zhí)行的倒裝芯片接合的圖；
[0040]圖13用于說明根據(jù)本技術(shù)的一個實施方式的MOS型固態(tài)成像元件的封裝結(jié)構(gòu)的另一個示例性配置的圖；
[0041]圖14是示出了作為應(yīng)用本技術(shù)的電子設(shè)備的攝像設(shè)備的示例性配置的框圖?！揪唧w實施方式】
[0042]在下文中，將參考附圖詳細描述本公開的優(yōu)選實施方式。請注意，在本說明書和附圖中，具有基本相同功能和結(jié)構(gòu)的結(jié)構(gòu)元件用相同的參考標號表示，并且省略對這些結(jié)構(gòu)元件的重復解釋。
[0043]在下文中，將參照附圖對此處所公開的技術(shù)的實施方式進行說明。
[0044]圖1A至圖1D是用于說明引線接合工藝的一個例子的圖。
[0045]在半導體裝置的組裝工序中，為了將半導體芯片與封裝電連接，執(zhí)行用金屬線將半導體芯片上的暴露的金屬表面(焊盤電極)與封裝的內(nèi)引線連接的引線接合工序。
[0046]此處，例如，當制造固態(tài)成像元件時，球焊技術(shù)被廣泛用作引線接合工藝，使用金(Au)制成的接合線進行壓接，以便將一定量的負荷、熱、以及當結(jié)合使用超聲波時的超聲波振動施加給導線。
[0047]首先，如圖1A中所示，使用毛細管12將金(Au)制成的接合線11移動到焊盤電極15上。接合線11的前端部分(球)13以球形形成，并且如圖1B所示，將毛細管12向下移動，使得球部13被壓接到從絕緣膜14暴露出的焊盤電極15。此時，一定量的負荷、熱、以及超聲波振動被施加到接合線11。
[0048]此后，如圖1C所示，將毛細管12向上移動，如圖1D所示，毛細管12被移向內(nèi)引線17以使接合線11與內(nèi)引線17連接。
[0049]在引線接合的過程中，當焊盤電極15的表面存在于離半導體芯片的表面(圖1A至圖1D中的絕緣膜14的表面)較深的位置時，毛細管12向下移動的距離長，并且引線接合工藝的精度劣化。由于這個原因，當焊盤電極15的表面存在與離半導體芯片的表面較深的位置時，壓接位置不正、導線斷開缺陷等有可能發(fā)生。此外，由于切割而產(chǎn)生的灰塵或水分可能殘留，焊盤腐蝕(外觀缺陷)的風險也增加。
[0050]近年來，從功率消耗的角度看，MOS型如CMOS被廣泛用作安裝在移動設(shè)備(如帶有攝像頭的移動電話或PDA)中的固態(tài)成像元件。
[0051]此外，作為MOS型固態(tài)成像元件，為了實現(xiàn)高靈敏度、低噪聲和高品質(zhì)的特性，底部發(fā)光固態(tài)成像元件已經(jīng)被開發(fā)作為像素結(jié)構(gòu)，該元件具有光從的硅(Si)基板的背面?zhèn)劝l(fā)射的結(jié)構(gòu)，而不是相關(guān)技術(shù)中的頂部發(fā)射結(jié)構(gòu)。
[0052]圖2是用于說明MOS型固態(tài)成像元件的結(jié)構(gòu)的圖。
[0053]圖2是具有頂部發(fā)射結(jié)構(gòu)的MOS型固態(tài)成像元件。在圖2的例子中，被配置為半導體芯片的MOS型固態(tài)成像元件從圖2的頂部開始包括定制材料(有機物質(zhì)材料)層21、絕緣薄膜層22、粘接層23、用于電路形成的層間絕緣膜24以及硅基板25。片上透鏡(on-chiplens)、濾色器等形成在定制材料層21上，電互連形成在用于電路形成的層間絕緣膜24上，并且光電二極管形成在娃基板25上。
[0054]由于焊盤電極26被布置在粘接層23，為了在焊盤電極26上進行引線接合，有必要暴露出焊盤電極26的表面，為此，有必要形成開口部27，其穿透定制材料層21和絕緣薄膜層22。
[0055]在頂部發(fā)射MOS型固態(tài)成像元件的情況下，從圖2上部發(fā)射的光穿過用于電路形成的層間絕緣膜24，直至達到形成在硅基板25上的光電二極管。如上所述，因為電互連形成在用于電路形成的層間絕緣膜24中，例如，可能會出現(xiàn)一種現(xiàn)象，即光在朝向光電二極管的光路中間的互連中反射。在這種情況下，例如，很難使由片上透鏡收集的光高效地到達光電二極管。出于這個原因，已經(jīng)開發(fā)了底部發(fā)光MOS型固態(tài)成像元件。
[0056]圖3示出了被配置為半導體芯片的底部發(fā)光MOS型固態(tài)成像元件。在底部發(fā)光MOS型固態(tài)成像元件中，光發(fā)射自硅基板的另一面(背面?zhèn)?，因此在沒有互連或晶體管的影響的情況下，進入單位像素的光的量可以增加。
[0057]在圖3的配置例子中，絕緣薄膜層22在如下狀態(tài)下被連接:圖2的粘接層23、用于電路形成層間絕緣膜24、以及硅基板25的頂部和底部被反轉(zhuǎn)。換句話說，圖2中的硅基板25的背面?zhèn)忍幱趫D3中的絕緣膜層22的正下方。在圖3的配置例子中，為了在被布置在粘接層23上的焊盤電極26上進行引線接合，有必要形成穿透硅基板25、用于電路形成的層間絕緣膜24、以及定制材料層21和絕緣薄膜層22的開口部27。因此，圖3的例子中的開口部27比圖2的例子中的更深。
[0058]例如，在頂部發(fā)射MOS型固態(tài)成像元件中，到焊盤電極26的深度是2μπι或更小，而在底部發(fā)光MOS型固態(tài)成像元件中，到焊盤電極26的深度是5μπι至8μπι。
[0059]此外，近年來，作為下一代底部發(fā)光固態(tài)成像元件，已開發(fā)底部發(fā)光具有層疊結(jié)構(gòu)的固態(tài)成像元件(其為高功能3D設(shè)備的領(lǐng)先產(chǎn)品)，并預期會大規(guī)模生產(chǎn)。
[0060]圖4示出了被配置為半導體芯片的具有層疊結(jié)構(gòu)的底部發(fā)光MOS型固態(tài)成像元件。在具有層疊結(jié)構(gòu)的底部發(fā)光MOS型固態(tài)成像元件中，由于用于形成電路的多個層堆疊，可以結(jié)合實現(xiàn)高圖像質(zhì)量和高功能性需要的大規(guī)模信號處理電路，并且芯片尺寸可以減小。[0061]在圖4的配置例子中，除了用于電路形成的層間絕緣膜24夕卜，還層疊用于電路形成的層間絕緣膜28，并且焊盤電極26被布置在用于電路形成的層間絕緣膜28上。由于這個原因，在圖4的配置例子中，為了在焊盤電極26上進行引線接合，有必要形成穿透定制材料層21、絕緣薄膜層22、硅基板25、用于電路形成的層間絕緣膜24、以及粘接層23的開口部27。因此，圖4的例子中的開口部27比圖3的例子中的更深。
[0062]例如，在具有層疊結(jié)構(gòu)的底部發(fā)光MOS型固態(tài)成像元件中，到焊盤電極26的深度為12 μ m或更大。
[0063]如上所述，根據(jù)最近的技術(shù)發(fā)展趨勢，到焊盤電極26的深度趨于進一步增加，因此難以保持弓I線接合工藝的精度。
[0064]在這方面，在本技術(shù)中，即使當?shù)胶副P電極26的深度進一步增加時，也可以保持引線接合工藝的精度。
[0065]例如，如圖5中所示，假定焊盤電極26被布置在開口部27的背面。此處，開口部27形成為被外圍部件41所包圍，但實際上，如上參照圖2至圖5所述，外圍部件41由定制材料層21、絕緣薄膜層22等形成。
[0066]在本技術(shù)中，鋁或鋁合金被沉積在焊盤電極26的表面上，從而減小了焊盤電極26的深度，并且可以容易地進行引線接合。換句話說，通過使用低溫下分解的原料混合氣體進行晶體生長，鋁或鋁合金被沉積在焊盤電極26的表面上，在所述晶體生長中，作為構(gòu)成暴露的焊盤電極26的金屬的鋁(Al)或鋁合金作為晶種。
[0067]例如，通過使用汽化二甲基鋁氫化物(DMAH:ALH (CH3) 2)和稀釋氣體(H2)的化學氣相沉積(CVD)技術(shù)，僅在開口部27選擇性沉積鋁。
[0068]例如，使用DMAH的鋁的CVD在JP H4-51525A中被詳細公開。
[0069]在圖5所示的狀態(tài)中，在焊盤電極26表面上的污染物被去除后，例如，使用稀釋氣體作為載體供給DMAH氣體，DMAH的全壓和分壓被適當?shù)卦O(shè)定，然后通過CVD技術(shù)進行沉積。此時，根據(jù)包括在外圍部件41中的定制材料層的特性(例如濾色器材料的耐熱性)設(shè)定CVD過程溫度，并且例如，晶片上的加熱溫度被設(shè)定為250°C或更低。例如，晶片上的加熱溫度可能被設(shè)定為180°C到220°C。當晶片上的溫度過低時，原料氣體不分解，鋁不被析出。
[0070]通過以上過程，例如，如圖6所示，鋁合金42被沉積在焊盤電極26的表面上。此時，焊盤電極26和沉積的鋁合金42 (其已經(jīng)在200°C被選擇性地晶種生長)之間的界面粘附的附著力為約2000kgf/cm2的，并可以具有優(yōu)于在引線接合時的共享強度(sharestrength)的特性。
[0071]因此，在鋁合金42的表面上進行引線接合，并且焊盤電極26可以被電連接。
[0072]換句話說，如圖7所示，可以進行引線接合，使得球部13被壓接到鋁合金42的表面。在這種情況下，例如，與當在圖5所示的狀態(tài)下在焊盤電極26上進行弓I線接合時相比，球部13向下移動的距離減小，從而可以容易地進行引線接合。換句話說，一般情況下，因為焊盤電極26的深度增加，工藝裕度減小，但通過本技術(shù)可以抑制工藝裕度的減小。
[0073]或者，替代沉積鋁合金42 (或鋁)，例如，通過無電解Au電鍍等，金可以被埋在焊盤電極26上。然而，例如，作為具有層疊結(jié)構(gòu)的底部發(fā)光MOS型固態(tài)成像元件，當開口部27非常深時，如果使用是同系金屬的鋁合金42，可以提高粘接方面的可靠性。
[0074]此外，無電解Au電鍍通過溶液中的催化反應(yīng)來刺激增長，當催化劑附著在除焊盤電極26以外的地方時，可能不能以高精度地進行選擇性生長。在這方面，當采用鋁的晶種晶體生長時，晶體控制是不必要的，容易進行選擇性生長，并且選擇性優(yōu)異。此外，鋁的價格比黃金低。
[0075]如上所述，根據(jù)本技術(shù)，即使到焊盤電極26的深度很深，也可以保持引線接合工藝的精度。
[0076]此外，由于填充了鋁合金42，因此開口部27的深度變淺，很難殘留切割時產(chǎn)生的灰塵，并且很難殘留產(chǎn)生的水分。因此，根據(jù)本技術(shù)，能抑制接合特性缺陷，并且預期會提高
可靠性。
[0077]此外，由于鋁合金42被沉積在焊盤電極26上，可以提高對加負荷的引線接合的耐受性，并且例如，可以消除一些損害，例如，在相關(guān)技術(shù)中引線接合時可能發(fā)生的焊盤電極26下的層間膜的破裂。
[0078]其結(jié)果是，由于焊盤電極26可以更薄地形成，例如，當半導體芯片的各個層彼此粘合時產(chǎn)生的臺階差可以減小。因此，例如，在頂部發(fā)射MOS型固態(tài)成像元件中，涂覆定制材料等的工序中發(fā)生的不均勻可以減小，可以預期固態(tài)成像元件性能的提高和成品率的提高。此外，在底部發(fā)光MOS型固態(tài)成像元件中，有望改善形成焊盤電極之后進行的粘接工序的成品率。
[0079]此外，由于焊盤電極26的表面由鋁合金42保護，電池反應(yīng)產(chǎn)生的鋁離子和切割時產(chǎn)生的硅廢物及水分的反應(yīng)所造成的外觀缺陷可以被抑制。
[0080]以上對根據(jù)圖6的例子的說明是在鋁合金是通過CVD技術(shù)進行熱生長的假設(shè)條件下進行的，但可以通過CVD技術(shù)進行氣相生長鋁合金。在這種情況下，例如，如圖8所示，可以布置抗蝕劑掩模51，但只有開口部27可被選擇性地填充以鋁合金。
[0081]上面的說明是結(jié)合一個例子進行的，在該例子中，DMAH被用作原料氣體，該原料氣體用于選擇性地以鋁合金填充開口部27，但也可以使用任何其它氣體。例如，代替DMAH，也可以使用低溫下分解的鋁金屬化合物，如甲基吡咯烷鋁烷(MPA)、三異丁基鋁(TIBA)、單甲基二氫化鋁(MMADH)、二乙基氫化鋁(DEAH)、三甲基胺鋁烷(TMAA )、三乙胺鋁烷(TEAA )或二甲基乙胺鋁烷(DMEAA)。
[0082]如上參照圖5至圖8所述，進行引線接合，從而可以制造例如圖9所示的封裝結(jié)構(gòu)。
[0083]圖9是用于說明根據(jù)本技術(shù)的一個實施方式的MOS型固態(tài)成像元件的封裝結(jié)構(gòu)的示例性配置的圖。
[0084]在圖9所示的封裝結(jié)構(gòu)101中，多個微透鏡113被布置其上的半導體芯片112被布置在陶瓷基板122上。此外，玻璃111與半導體芯片112平行放置，其間隔著一個空間。
[0085]在圖9所示的封裝結(jié)構(gòu)101中，在半導體芯片112的右端和左端的開口部114上進行引線接合，使得導線115被連接到內(nèi)引線121。
[0086]同時，已經(jīng)結(jié)合封裝結(jié)構(gòu)101說明了圖9的例子，該結(jié)構(gòu)被制造為半導體芯片112通過引線接合與內(nèi)引線121連接，但半導體芯片112可以通過倒裝芯片接合與內(nèi)引線121連接。
[0087]圖10是用于說明根據(jù)本技術(shù)的一個實施方式的MOS型固態(tài)成像元件的封裝結(jié)構(gòu)的另一個示例性配置的圖。[0088]圖10所示的封裝結(jié)構(gòu)102，與圖9的例子類似，多個微透鏡113被布置其上的半導體芯片112被布置在陶瓷基板122上。此外，玻璃111與半導體芯片112平行放置，其間隔
著一個空間。
[0089]在圖10的封裝結(jié)構(gòu)102中，與圖9的例子不同，半導體芯片112的右端和左端的連接部分116通過倒裝芯片接合連接到內(nèi)引線121。
[0090]作為如圖10所示制造的封裝結(jié)構(gòu)，可以獲得比例如圖9的例子更小的MOS型固態(tài)成像元件的封裝結(jié)構(gòu)。該封裝結(jié)構(gòu)稱為芯片尺寸封裝結(jié)構(gòu)。
[0091]如圖10所示，當半導體芯片112通過倒裝芯片接合與內(nèi)引線121連接時，鋁合金42比例如在圖6中所示的狀態(tài)下填充更多。換句話說，如圖11所示，鋁合金通過CVD技術(shù)沉積，使得開口部27被填充以鋁合金42，并且在頂表面上形成圓形凸部42a。
[0092]圖11中所示的凸部42a對應(yīng)于圖10中所示的連接部分116，并且通過倒裝芯片接合與內(nèi)引線121連接。此時，形成為凸部42a的鋁合金42在一個點接觸內(nèi)引線121的表面，并塌縮，從而可以進行接合，而沒有非接觸部分。此外，例如，與不設(shè)置凸部42a并且鋁合金42在一個平面上接觸內(nèi)引線121的表面時相比，接合時的壓力大，并且提高了反應(yīng)性。
[0093]此外，當如圖10所示來制造封裝結(jié)構(gòu)時，例如，圖9所示的導線115是不必要的，從而在固態(tài)成像元件中，可以抑制光在金制成的導線上反射時產(chǎn)生的閃耀或陰影。
[0094]此外，當如圖10所示制造封裝結(jié)構(gòu)時，引線接合工序是不必要的，因此，可以解決引線接合工藝的精度劣化時產(chǎn)生的各種問題。
[0095]已經(jīng)結(jié)合一個例子進行了上面的說明，在該例子中，設(shè)置了從半導體芯片的表面穿透到焊盤電極的開口部，并填充鋁合金，但可以設(shè)置從半導體芯片的背面?zhèn)却┩傅胶副P電極的開口部并被填充以鋁合金，如12所示。
[0096]在圖12中，穿透焊盤電極26的開口部27被設(shè)置成從背面?zhèn)却┩竿鈬考?1，并且開口部27被填充以鋁合金42。此外，在圖12的例子中，鋁合金通過CVD技術(shù)沉積，使得在底表面上形成圓形凸部42a。
[0097]因此，例如，連接部分可以在半導體芯片的背面?zhèn)壬闲纬刹⑼ㄟ^倒裝芯片接合連接。
[0098]圖13用于說明根據(jù)本技術(shù)的一個實施方式的MOS型固態(tài)成像元件的封裝結(jié)構(gòu)的另一個示例性配置的圖。
[0099]在圖103所示的封裝結(jié)構(gòu)中，與圖10的例子類似，多個微透鏡113被布置其上的半導體芯片112被布置在陶瓷基板122上。此外，由樹脂113支撐的玻璃111與半導體芯片112平行放置，其間隔著一個空間。
[0100]在圖13所示的封裝結(jié)構(gòu)103中，與10的例子不同，連接部分116形成在半導體芯片112的右端和左端的背面?zhèn)壬稀D12中所示的凸部42a對應(yīng)于圖13中所示的連接部分116，并通過倒裝芯片接合被連接到另一個導體部分等。
[0101]當如13所示制造封裝結(jié)構(gòu)時，例如，可以獲得芯片尺寸小于圖10所示的MOS型固態(tài)成像元件的封裝結(jié)構(gòu)。
[0102]本技術(shù)可應(yīng)用在整體的電子設(shè)備，其中固態(tài)成像元件被用作圖像捕獲單元(光電轉(zhuǎn)換單元)，例如包括數(shù)字靜態(tài)照相機或攝像機的成像設(shè)備、具有攝像功能的移動終端設(shè)備、或復印機，其中，固態(tài)成像元件被用作圖像掃描單元。[0103]圖14是示出了作為應(yīng)用本技術(shù)的電子設(shè)備的攝像設(shè)備的示例性配置的框圖。
[0104]圖14的攝像設(shè)備600包括具有透鏡組的光學單元601、采用了像素2的上述組件的固態(tài)成像器件(成像器件)602、以及作為攝像信號處理電路的DSP電路603。攝像設(shè)備600還包括幀存儲器604、顯示單元605、記錄單元606、操作單元607和電源單元608。DSP電路603、幀存儲器604、顯示單元605、記錄單元606、操作單元607和電源單元608經(jīng)由總線609彼此相連。
[0105]光學單元601從對象捕獲入射光(圖像光)并在固態(tài)成像裝置602的成像平面上形成圖像。固態(tài)成像器件602將圖像通過光學單元601形成在成像平面上的入射光量轉(zhuǎn)換為像素單元的電信號，并輸出電信號作為像素信號。例如，根據(jù)上述實施方式的MOS型固態(tài)成像元件可以被用作固態(tài)成像器件602。
[0106]例如，顯示單元605包括平板型顯示設(shè)備,例如液晶面板或有機電致發(fā)光(EL)面板等，并顯示由固態(tài)成像裝置602捕獲的運動圖像或靜止圖像。記錄單元606將由固體攝像裝置602拍攝的運動圖像或靜止圖像記錄在記錄介質(zhì)，如視頻磁帶或數(shù)字多功能盤(DVD)
由
寸T O
[0107]操作單元607根據(jù)用戶的操作生成用于由攝像設(shè)備600提供的各種功能的操作命令。電源單元608適當?shù)貙⒈挥米鱀SP電路603、幀存儲器604、顯示單元605、記錄單元606和操作單元607的操作電力的各種電力提供給供應(yīng)目標。
[0108]如上所述，因為根據(jù)上述實施方式的MOS型固態(tài)成像器件的封裝結(jié)構(gòu)被用作固態(tài)成像器件602，所以即使當?shù)胶副P電極的深度很深時，也可以保持引線接合工藝的精度。
[0109]已就本技術(shù)應(yīng)用于MOS型固態(tài)成像元件的封裝結(jié)構(gòu)說明了上述實施方式，但是本技術(shù)可被應(yīng)用到另一種封裝結(jié)構(gòu)。換句話說，本技術(shù)可以應(yīng)用于各種半導體裝置。
[0110]本領(lǐng)域技術(shù)人員應(yīng)當理解，根據(jù)設(shè)計需求和其他因素，在所附權(quán)利要求或其等價方案范圍內(nèi)，可以進行各種修改、組合、子組合以及更改。
[0111]此外，本技術(shù)也可以被配置如下。
[0112](I) 一種半導體裝置，包括:
[0113]用半導體材料制成的基板；以及
[0114]用多種材料制成并在所述基板上形成的多個層，
[0115]其中，開口部被填充以鋁或鋁合金，所述開口部被形成為穿透形成在所述基板上的所述多個層中的至少形成為絕緣膜的層并且使焊盤電極的表面暴露。
[0116](2)根據(jù)(I)的半導體裝置，
[0117]其中，被電連接到所述焊盤電極的導線通過弓I線接合而連接到所述開口部中填充的招或招合金。
[0118](3)根據(jù)(I)或(2)的半導體裝置，
[0119]其中，所述開口部中填充的鋁或鋁合金包括從所述半導體裝置的表面突出的凸部。
[0120](4)根據(jù)(3)的半導體裝置，
[0121]其中，所述凸部被壓接到與所述焊盤電極電連接的另一導體，并且通過倒裝芯片接合來連接到所述另一導體。
[0122](5)根據(jù)(I)至(4)中任一項的半導體裝置，[0123]其中，鋁或鋁合金通過CVD技術(shù)選擇性地沉積在所述開口部中以用鋁或鋁合金填充所述開口部。
[0124](6)根據(jù)(5)的半導體裝置，
[0125]其中，使用DMAH氣體作為稀釋氣體、通過使用包括在所述焊盤電極中的鋁或鋁合金作為晶種的熱生長來沉積鋁或鋁合金。
[0126](7)根據(jù)(5)的半導體裝置，
[0127]其中，使用抗蝕劑掩模將氣相生長的鋁或鋁合金沉積在所述開口部中。
[0128](8)根據(jù)(I)至(7)中任一項的半導體裝置，
[0129]其中，半導體裝置被配置為底部發(fā)光MOS型固態(tài)成像元件。
[0130](9)根據(jù)(I)至(8)中任一項的半導體裝置，
[0131]其中，半導體裝置被配置為具有層疊結(jié)構(gòu)的底部發(fā)光MOS型固態(tài)成像元件。
[0132](10)—種電子設(shè)備，包括:
[0133]用半導體材料制成的基板；以及
[0134]用多種材料制成并形成在所述基板上的多個層，
[0135]其中，開口部被填充以鋁或鋁合金，所述開口部被形成為穿透形成在所述基板上的所述多個層中的至少形成為絕緣膜的層并且使焊盤電極的表面暴露。
[0136]本公開包含的主題涉及于2012年8月24日提交至日本專利局的日本在先專利申請JP2012-185081中所公開的主題，其全部內(nèi)容通過引用結(jié)合于此。
【權(quán)利要求】
1.一種半導體裝置，包括: 用半導體材料制成的基板；以及 用多種材料制成并在所述基板上形成的多個層， 其中，被形成為穿透形成在所述基板上的所述多個層中的至少形成為絕緣膜的層并且使焊盤電極的表面暴露的開口部被填充以鋁或鋁合金。
2.根據(jù)權(quán)利要求1所述的半導體裝置， 其中，被電連接到所述焊盤電極的導線通過引線接合而連接到所述開口部中填充的鋁或招合金。
3.根據(jù)權(quán)利要求1所述的半導體裝置， 其中，所述開口部中填充的鋁或鋁合金包括從所述半導體裝置的表面突出的凸部。
4.根據(jù)權(quán)利要求3所述的半導體裝置， 其中，所述凸部被壓接到與所述焊盤電極電連接的另一導體，并且通過倒裝芯片接合來連接到所述另一導體。
5.根據(jù)權(quán)利要求1所述的半導體裝置， 其中，鋁或鋁合金通過CVD技術(shù)選擇性地沉積在所述開口部中以用鋁或鋁合金填充所述開口部。
6.根據(jù)權(quán)利要求5所述的半導體裝置， 其中，使用DMAH氣體作為稀釋氣體、通過使用在所述焊盤電極中包含的鋁或鋁合金作為晶種進行熱生長來沉積鋁或鋁合金。
7.根據(jù)權(quán)利要求5所述的半導體裝置， 其中，使用抗蝕劑掩模將氣相生長的鋁或鋁合金沉積在所述開口部中。
8.根據(jù)權(quán)利要求1所述的半導體裝置， 其中，所述半導體裝置被配置為底部發(fā)光MOS型固態(tài)成像元件。
9.根據(jù)權(quán)利要求1所述的半導體裝置， 其中，半導體裝置被配置為具有層疊結(jié)構(gòu)的底部發(fā)光MOS型固態(tài)成像元件。
10.一種電子設(shè)備，包括: 用半導體材料制成的基板；以及 用多種材料制成并形成在所述基板上的多個層， 其中，被形成為穿透形成在所述基板上的所述多個層中的至少形成為絕緣膜的層并且使焊盤電極的表面暴露的開口部被填充以鋁或鋁合金。
11.根據(jù)權(quán)利要求10所述的電子設(shè)備， 其中，被電連接到所述焊盤電極的導線通過引線接合而連接到所述開口部中填充的鋁或招合金。
【文檔編號】H01L27/146GK103633105SQ201310354199
【公開日】2014年3月12日 申請日期:2013年8月14日 優(yōu)先權(quán)日:2012年8月24日
【發(fā)明者】龜島隆季 申請人:索尼公司