半導(dǎo)體裝置制造方法
【專利摘要】本發(fā)明提供半導(dǎo)體裝置。根據(jù)一實(shí)施方式，半導(dǎo)體裝置具備：半導(dǎo)體基板，具有第一及第二主面；多個(gè)控制電極，形成于上述半導(dǎo)體基板的上述第一主面所形成的槽的內(nèi)部，沿與上述第一主面平行的第一方向延伸；多個(gè)控制配線，形成于上述半導(dǎo)體基板的上述第一主面上，沿著垂直于上述第一方向的第二方向延伸。上述半導(dǎo)體基板具備：第一導(dǎo)電型的第一半導(dǎo)體層；第二導(dǎo)電型的一個(gè)以上的第二半導(dǎo)體層，形成于上述第一半導(dǎo)體層的上述第一主面?zhèn)鹊谋砻妗Ｇ疑鲜霭雽?dǎo)體基板具備：上述第一導(dǎo)電型的一個(gè)以上的第三半導(dǎo)體層，形成于上述第二半導(dǎo)體層的上述第一主面?zhèn)鹊谋砻妫厣鲜龅诙较蜓由?；上述第二?dǎo)電型的第四半導(dǎo)體層，形成于上述半導(dǎo)體基板的上述第二主面。
【專利說明】半導(dǎo)體裝置
[0001]關(guān)聯(lián)申請(qǐng)
[0002]本申請(qǐng)享受以日本專利申請(qǐng)2012 - 205741號(hào)(申請(qǐng)日:2012年9月19日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的實(shí)施方式涉及半導(dǎo)體裝置。
【背景技術(shù)】
[0004]近年,對(duì)具備IGBT( Insulated Gate Bipolar Transistor,絕緣柵雙極型晶體管)等的電力用晶體管的半導(dǎo)體裝置的研究開發(fā)正在活躍地進(jìn)行。但是，電力用晶體管中存在如下的問題:隨著其微細(xì)化的進(jìn)展，通態(tài)電阻的降低、柵電阻的降低、動(dòng)作的高速化等變得困難，不能進(jìn)行高性能化。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的實(shí)施方式提供一種具備能夠兼顧微細(xì)化和高性能化的電力用晶體管的半導(dǎo)體裝置。
[0006]根據(jù)實(shí)施方式，半導(dǎo)體裝置具備:半導(dǎo)體基板，具有第一以及第二主面；多個(gè)控制電極，介由絕緣膜形成于在上述半導(dǎo)體基板的上述第一主面所形成的槽的內(nèi)部，并沿著平行于上述第一主面的第一方向延伸；以及多個(gè)控制配線，以與上述控制電極電連接的方式形成于上述半導(dǎo)體基板的上述第一主面上，并沿著垂直于上述第一方向的第二方向延伸。并且，上述半導(dǎo)體基板具備:第一導(dǎo)電型的第一半導(dǎo)體層，形成于上述半導(dǎo)體基板內(nèi)；第二導(dǎo)電型的一個(gè)以上的第二半導(dǎo)體層，以被夾于上述控制電極間的方式，形成于上述第一半導(dǎo)體層的上述第一主面?zhèn)鹊谋砻?。并且，上述半?dǎo)體基板具備:上述第一導(dǎo)電型的一個(gè)以上的第三半導(dǎo)體層，以被夾于上述控制電極間的方式，形成于上述第二半導(dǎo)體層的上述第一主面?zhèn)鹊谋砻?，并在上述第二方向上延伸；以及上述第二?dǎo)電型的第四半導(dǎo)體層，形成于上述半導(dǎo)體基板的上述第二主面。
【專利附圖】

【附圖說明】
[0007]圖1A?圖1C為表示第一實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
[0008]圖2為表示第一實(shí)施方式的變形例的半導(dǎo)體裝置的構(gòu)造的俯視圖。
[0009]圖3為表示第一實(shí)施方式的其他變形例的半導(dǎo)體裝置的構(gòu)造的俯視圖。
[0010]圖4A?圖4C為表示第二實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
[0011]圖5A?圖5C為表示第三實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
[0012]圖6A?圖6C為表示第四實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
[0013]圖7A?圖7C為表示第五實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
[0014]圖8A?圖8C為表示第六實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。[0015]圖9A?圖9C為表示第七實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
[0016]圖1OA?圖1OC為表示第八實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
[0017]圖1lA?圖1lC為表示第一實(shí)施方式的變形例的半導(dǎo)體裝置的構(gòu)造的俯視圖以及首1J視圖。
[0018]圖12A?圖12C為表示第二實(shí)施方式的變形例的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
【具體實(shí)施方式】
[0019](第一實(shí)施方式)
[0020]圖1A?圖1C為表示第一實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。圖1A為表示半導(dǎo)體裝置的構(gòu)造的俯視圖，圖1B以及圖1C分別為沿圖1A的I 一 I’線、J 一 J’線的剖視圖。
[0021]作為電力用晶體管(具體來講是IGBT)的構(gòu)成要素，圖1A?圖1C的半導(dǎo)體裝置的半導(dǎo)體基板10具備:作為第一半導(dǎo)體層的例子的η —型的第一基層11 ;作為一個(gè)以上的第二半導(dǎo)體層的例子的P型的第二基層12 ;作為一個(gè)以上的第三半導(dǎo)體層的例子的η +型的發(fā)射極層(源極層)13 ;作為第四半導(dǎo)體層的例子的P型的集電極層(漏極層)14 ；η型的緩沖層15。
[0022]作為電力用晶體管的構(gòu)成要素，圖1A?圖1C的半導(dǎo)體裝置還具備:柵極絕緣膜16 ;作為多個(gè)控制電極的例子的柵極電極17 ;絕緣膜21 ;作為多個(gè)控制配線的例子的柵極配線22 ;絕緣膜23 ;發(fā)射極電極24 ;集電極電極25。
[0023]另外，在本實(shí)施方式中，將第一、第二導(dǎo)電型分別設(shè)為η型、P型，但取而代之地，也可以將第一、第二導(dǎo)電型分別設(shè)為P型、η型。
[0024]半導(dǎo)體基板10例如為娃基板。符號(hào)SpS2分別表不半導(dǎo)體基板10的第一主面(表面)和第二主面(背面)。圖1A?圖1C中示出平行于半導(dǎo)體基板10的主面且彼此垂直的X方向以及Y方向和垂直于半導(dǎo)體基板10的主面的Z方向。Y方向、X方向分別為第一方向、第二方向的例子。
[0025]柵極絕緣膜16形成于以在Y方向上延伸的方式在半導(dǎo)體基板11的第一主面S1上所形成的槽(溝槽)的側(cè)面以及底面。柵極絕緣膜16例如為硅氧化膜。此外，柵極電極17介由柵極絕緣膜16形成于這些槽的內(nèi)部，并在Y方向上延伸。柵極電極17例如為多晶硅層。
[0026]第一基層11為半導(dǎo)體基板11內(nèi)的高電阻層。第二基層12以被夾于柵極電極17之間的方式，形成于第一基層11的第一主面SdIU的表面，并在Y方向上延伸。發(fā)射極層13以被夾于柵極電極17之間的方式，形成于第二基層12的第一主面SjIU的表面,并在X方向上延伸。集電極層14形成于半導(dǎo)體基板10的第二主面S2。緩沖層15形成于第一基層11與集電極層14之間。
[0027]柵極配線22介由絕緣膜21形成于半導(dǎo)體基板10的第一主面S1上，與柵極電極17電連接，并在X方向上延伸。絕緣膜21例如為硅氧化膜，柵極配線22例如為多晶硅層。此外，柵極配線22的Y方向的寬度例如被設(shè)定為50 μ m以下。
[0028]發(fā)射極電極24介由絕緣膜21、柵極配線22以及絕緣膜23形成于半導(dǎo)體基板10的第一主面S1I，并與發(fā)射極層13以及第二基層12電連接。此外，集電極電極25形成于半導(dǎo)體基板10的第二主面S2，并與集電極層14電連接。
[0029]如以上那樣，在本實(shí)施方式中，柵極配線22并不在與柵極電極17相同的Y方向延伸，而是在與柵極電極17正交的X方向延伸。根據(jù)這樣的構(gòu)成，即使將電力用晶體管微細(xì)化，也易于采用大尺寸的柵極配線22，因此，易于降低柵極配線22的電阻，并易于對(duì)電力用晶體管進(jìn)行高性能化。所以，根據(jù)本實(shí)施方式，能夠兼顧電力用晶體管的微細(xì)化和高性能化。
[0030]此外，在本實(shí)施方式中，發(fā)射極層13也在X方向上延伸。與發(fā)射極層13在Y方向上延伸的情況相比，這樣的構(gòu)成具有易于配置具有在X方向上延伸的形狀的柵極配線22的優(yōu)點(diǎn)。在本實(shí)施方式中，如圖1A所示，發(fā)射極層13和柵極配線22沿Y方向交替配置。
[0031]此外，在本實(shí)施方式中，可以將配置于半導(dǎo)體基板10上的柵極配線22的根數(shù)抑制得較少，也可以增多其根數(shù)。但是，在后者的情況下，需要使柵極配線22的Y方向的寬度變細(xì)。因此，在本實(shí)施方式中，為了實(shí)現(xiàn)后者的構(gòu)造，將柵極配線22的Y方向的寬度設(shè)定為20 μ m以下較為理想。
[0032]另外，本實(shí)施方式不僅可以適用于硅類的電力用晶體管，也可以適用于化合物材料類的電力用晶體管。作為構(gòu)成后者的電力用晶體管的化合物材料層的例子，可列舉出SiC
層或GaN層等。
[0033]此外，在本實(shí)施方式中，取代圖1A?圖1C所示的構(gòu)造，例如，也可以采用圖2、圖3所示的構(gòu)造。圖2和圖3為表示第一實(shí)施方式的變形例的半導(dǎo)體裝置的構(gòu)造的俯視圖。在圖1A?圖1C中，各柵極配線22配置于所有的柵極電極17上，與此相對(duì)，在圖2中，各柵極配線22僅配置于一部分的柵極電極17上。此外，在圖1A的I 一 I’線上，在彼此鄰接的柵極配線22間僅配置一個(gè)發(fā)射極層13，與此相對(duì)，在圖3的I 一 I’線上，在彼此鄰接的柵極配線22間配置多個(gè)(在此為兩個(gè))發(fā)射極層13。在本實(shí)施方式中，也可以采用這些圖2和圖3的構(gòu)造。
[0034](第二實(shí)施方式)
[0035]圖4A?圖4C為表示第二實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
[0036]與第一實(shí)施方式相同地，本實(shí)施方式的柵極電極17配置于平行于Y方向的多條直線上。J 一 J’線相當(dāng)于這些直線中的一條。但是，在第一實(shí)施方式中，在各直線上僅配置一個(gè)柵極電極17，與此相對(duì)，在本實(shí)施方式中，在各直線上配置彼此截?cái)嗟膬蓚€(gè)以上的柵極電極17。即，本實(shí)施方式的柵極電極17具有在Y方向上截?cái)嗔说谝粚?shí)施方式的柵極電極17的形狀。
[0037]根據(jù)本實(shí)施方式，通過像這樣地截?cái)鄸艠O電極17，能夠降低半導(dǎo)體基板10與柵極電極17之間的靜電電容，并使電力晶體管的動(dòng)作高速化。因此，根據(jù)本實(shí)施方式，能夠更易于兼顧電力用晶體管的微細(xì)化以及高性能化。
[0038]另外，本實(shí)施方式的各柵極配線22配置于被夾于在Y方向上彼此鄰接的柵極電極17間的位置，且，與這些柵極配線17的兩方電連接。這樣的構(gòu)造例如具有易于對(duì)柵極電極17與柵極配線22的連接位置和發(fā)射極層13與發(fā)射極電極24的連接位置的配置進(jìn)行布局的優(yōu)點(diǎn)。
[0039]此外，在本實(shí)施方式中，在沿X方向鄰接的兩根柵極電極17間僅配置一根發(fā)射極層13，但也可以配置兩根以上的發(fā)射極層13。
[0040](第三實(shí)施方式)
[0041]圖5A?圖5C為表示第三實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
[0042]與第一實(shí)施方式相同地，本實(shí)施方式的第二基層12配置于平行于Y方向的多條直線上。I 一 I’線相當(dāng)于這些直線中的一條。但是，在第一實(shí)施方式中，在各直線上僅配置一個(gè)第二基層12，與此相對(duì)，在本實(shí)施方式中，在各直線上配置彼此截?cái)嗟膬蓚€(gè)以上的第二基層12。S卩,本實(shí)施方式的第二基層12具有在Y方向上截?cái)嗔说谝粚?shí)施方式的第二基層12的形狀。此外，與第二實(shí)施方式的柵極電極17相同地，本實(shí)施方式的柵極電極17具有在Y方向上截?cái)嗔说谝粚?shí)施方式的柵極電極17的形狀。
[0043]根據(jù)本實(shí)施方式，通過像這樣地截?cái)嗟诙鶎?2，能夠增大IE效果(載流子注入促進(jìn)效果)，并降低電力用晶體管的通態(tài)電阻。因此，根據(jù)本實(shí)施方式，能夠更易于兼顧電力用晶體管的微細(xì)化以及高性能化。
[0044]另外，在本實(shí)施方式中，在沿X方向鄰接的兩根柵極電極17間僅配置一個(gè)第二基層12，但也可以配置兩個(gè)以上的第二基層12。
[0045]此外，在本實(shí)施方式中，在一個(gè)第二基層12內(nèi)僅配置一個(gè)發(fā)射極層13，但也可以配置兩個(gè)以上的發(fā)射極層13。
[0046]此外，本實(shí)施方式的各柵極配線22配置于被夾于在Y方向上彼此鄰接的柵極電極17間的位置，且，與這些柵極配線17的兩方電連接。此外，本實(shí)施方式的各柵極配線22配置于被夾于在Y方向上彼此鄰接的第二基層12間的位置，且，配置于這些兩方的第二基層12上。這樣的構(gòu)造例如具有易于對(duì)柵極電極17與柵極配線22的連接位置和發(fā)射極層13與發(fā)射極電極24的連接位置的配置進(jìn)行布局的優(yōu)點(diǎn)。
[0047](第四實(shí)施方式)
[0048]圖6A?圖6C為表示第四實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
[0049]與第三實(shí)施方式的第二基層12相同地,本實(shí)施方式的第二基層12具有在Y方向上截?cái)嗔说谝粚?shí)施方式的第二基層12的形狀。但是，本實(shí)施方式的柵極電極17與第三實(shí)施方式的柵極電極17不同，在Y方向上并未被截?cái)唷?br> [0050]根據(jù)本實(shí)施方式，通過與第三實(shí)施方式相同地在Y方向上截?cái)嗟诙鶎?2，能夠增大IE效果，并降低電力用晶體管的通態(tài)電阻。因此，根據(jù)本實(shí)施方式，能夠比第一實(shí)施方式更易于兼顧電力用晶體管的微細(xì)化以及高性能化。
[0051](第五實(shí)施方式)
[0052]圖7A?圖7C為表示第五實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
[0053]與第四實(shí)施方式的第二基層12相同地，本實(shí)施方式的第二基層12具有在Y方向上截?cái)嗔说谝粚?shí)施方式的第二基層12的形狀。此外，與第四實(shí)施方式的柵極電極17相同地，本實(shí)施方式的柵極電極17在Y方向上未被截?cái)唷５?，與第四實(shí)施方式的第二基層12不同，本實(shí)施方式的第二基層12如圖7A所示地配置成鋸齒格子狀。
[0054]此外，如圖7B所示，本實(shí)施方式的各柵極配線22介由絕緣膜21連續(xù)地形成于第一基層11的表面上和一個(gè)第二基層12的表面上。因此，本實(shí)施方式的各柵極配線22作為平面型的MOSFET的柵極電極發(fā)揮作用。因此，根據(jù)本實(shí)施方式，如通過箭頭A所示，在各柵極配線22附近的半導(dǎo)體基板10內(nèi)，能夠使電子電流在橫方向上流動(dòng)。[0055]此外，如圖7B所示，本實(shí)施方式的各第二基層12在第二基層12的底面與發(fā)射極層13的底面之間具備作為第五半導(dǎo)體層的例子的P +型的擴(kuò)散層31。擴(kuò)散層31內(nèi)的P型雜質(zhì)的濃度被設(shè)定為高于第二基層12內(nèi)的P型雜質(zhì)的濃度。根據(jù)本實(shí)施方式，通過配置這樣的擴(kuò)散層31，能夠抑制由第一基層11、第二基層12、發(fā)射極層13構(gòu)成的寄生NPN晶體管的活化。
[0056]另外，圖7B所示的符號(hào)L表示在Y方向上鄰接的第二基層12間的距離。此外，符號(hào)01表示第二基層12的縱向?qū)挾?高度)，符號(hào)D2表示柵極電極17用的槽的縱向?qū)挾?深度)。在本實(shí)施方式中，縱向?qū)挾菵1被設(shè)定為小于縱向?qū)挾菵2 (D1 < D2)0
[0057]在此，對(duì)第五實(shí)施方式的效果加以說明。
[0058]在像本實(shí)施方式那樣地第二基層12在Y方向上被截?cái)嗟那闆r下，通過縮短距離L或加長(zhǎng)縱向?qū)挾菵1，能夠降低通態(tài)電壓。但是，若縮短距離L，則第二基層12的面積增大，由此，如通過箭頭B所示的那樣，容易產(chǎn)生空穴，IE效果減弱。此外，若加長(zhǎng)縱向?qū)挾菵1,則半導(dǎo)體裝置的耐量降低。
[0059]因此，在本實(shí)施方式中，采用使柵極配線22作為MOSFET的柵極電極發(fā)揮作用的構(gòu)造，由此，使電子電流在橫方向上流動(dòng)，并使電子電流量增大。由此，在本實(shí)施方式中，通過距離L的縮短或縱向?qū)挾菵1的增大，能夠無損IE效果或耐量地增加電子的注入量，并降低通態(tài)電壓。此外，在本實(shí)施方式中，通過配置上述那樣的擴(kuò)散層31，能夠抑制寄生NPN晶體管的活性化，并進(jìn)一步降低通態(tài)電壓。
[0060]另外，本實(shí)施方式的第二基層12配置成鋸齒格子狀，但也可以配置成其他形狀。
[0061](第六實(shí)施方式)
[0062]圖8A?圖8C為表示第六實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
[0063]本實(shí)施方式的半導(dǎo)體基板10具備作為第六半導(dǎo)體層的例子的η型的阻擋層32。阻擋層32以與第二基層12的底面接觸的方式形成于第一基層11與第二基層12之間。阻擋層32內(nèi)的η型雜質(zhì)的濃度被設(shè)定為高于第一基層11內(nèi)的η型雜質(zhì)的濃度。
[0064]圖8Β所示的符號(hào)D3表示第二基層12與阻擋層32的縱向?qū)挾鹊暮嫌?jì)。在本實(shí)施方式中，縱向?qū)挾菵3被設(shè)定為小于縱向?qū)挾菵2 (D3<D2)。這在后述的第七實(shí)施方式中也是相同的。
[0065]如以上那樣，在本實(shí)施方式中，第二基層12的底面被阻擋層32覆蓋。由此，根據(jù)本實(shí)施方式，能夠使空穴電流不易流入第二基層12，并提高IE效果。
[0066]另外，在本實(shí)施方式中，第二基層12的底面被阻擋層32完全覆蓋，但第二基層12的底面也可以被阻擋層32部分覆蓋。
[0067](第七實(shí)施方式)
[0068]圖9A?圖9C為表示第七實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。
[0069]本實(shí)施方式的阻擋層32以與第二基層12的底面以及側(cè)面接觸的方式，形成于第一基層11與第二基層12之間。由此，根據(jù)本實(shí)施方式，能夠使空穴電流更不易于流入第二基層12，進(jìn)一步提高IE效果。
[0070]另外，在本實(shí)施方式中，第二基層12的底面以及側(cè)面被阻擋層32完全覆蓋，但第二基層12的底面以及側(cè)面也可被阻擋層32部分覆蓋。
[0071]此外，在第七實(shí)施方式中，一個(gè)阻擋層32與多個(gè)第二基層12接觸，但與第六實(shí)施方式相同地，一個(gè)阻擋層32也可以僅與一個(gè)第二基層12接觸。相反,在第六實(shí)施方式中，與第七實(shí)施方式相同地，一個(gè)阻擋層32也可以與多個(gè)第二基層12接觸。
[0072]另外，在本實(shí)施方式中，即便使柵極電極17用的槽之間的間隔變窄，使阻擋層32內(nèi)的η型雜質(zhì)的濃度升高，通過這些槽的屏蔽效果，也能夠防止半導(dǎo)體裝置的耐量的下降。
[0073](第八實(shí)施方式)
[0074]圖1OA?圖1OC為表示第八實(shí)施方式的半導(dǎo)體裝置的構(gòu)造的俯視圖以及剖視圖。圖1OA為表示半導(dǎo)體裝置的構(gòu)造的俯視圖，圖1OB以及圖1OC分別為沿著圖1OA的I 一 I’線、J — J’線的首1J視圖。
[0075]本實(shí)施方式的半導(dǎo)體裝置具備:絕緣膜18 ;作為多個(gè)主電極的例子的發(fā)射極電極
19。絕緣膜18形成于在柵極電極17間以在Y方向上延伸的方式所形成的槽的側(cè)面以及底面。此外，發(fā)射極電極19介由絕緣膜18形成于這些槽的內(nèi)部,并在Y方向上延伸。絕緣膜18例如為硅氧化膜，發(fā)射極電極19例如為多晶硅層。
[0076]由此，在本實(shí)施方式中，在半導(dǎo)體基板10的第一主面S1交替地形成有在Y方向上延伸的多個(gè)柵極電極17和在Y方向上延伸的多個(gè)發(fā)射極電極19。圖1OB和圖1OC分別表不一根柵極電極17和一根發(fā)射極電極19的剖面。
[0077]如圖1OB和圖1OC所示，柵極配線22與柵極電極17電連接，但通過絕緣膜21與發(fā)射極電極19電絕緣。另一方面，發(fā)射極電極24與發(fā)射極電極19電連接，但通過絕緣膜23與柵極電極17電絕緣。
[0078]另外，在本實(shí)施方式中，發(fā)射極電極19用的槽的深度被設(shè)定為與柵極電極17用的槽的深度相同的深度，但這些深度也可以不同。
[0079]如以上那樣，在本實(shí)施方式中，多個(gè)柵極電極17和多個(gè)發(fā)射極電極19交替地配置于以在Y方向上延伸的方式形成于半導(dǎo)體基板10的第一主面S1的槽的內(nèi)部。由此，根據(jù)本實(shí)施方式，能夠使柵極電容降低并提高柵極的控制性。結(jié)果，根據(jù)本實(shí)施方式，能夠在使電力用晶體管微細(xì)化的同時(shí)，提高電力用晶體管的性能。
[0080](第一、第二實(shí)施方式的變形例)
[0081]圖1IA?圖1lC為表示第一實(shí)施方式的變形例的半導(dǎo)體裝置的構(gòu)造的俯視圖以及首1J視圖。
[0082]圖1lA?圖1lC的半導(dǎo)體裝置介由絕緣膜21形成于半導(dǎo)體基板10的第一主面S1上，并具備與柵極電極17電連接的柵極配線22。柵極配線22包含:在X方向上延伸的多個(gè)第一部分22a和在Y方向上延伸，連接第一部分22a彼此并配置于柵極電極17上的多個(gè)第二部分22b。如圖1lA?圖1lC所示，本變形例的第二部分22b配置于所有的柵極電極17上。
[0083]第一部分22a的Y方向的寬度例如被設(shè)定為50μπι以下。此外，第二部分22b的X方向的寬度被設(shè)定為比第一部分22a的Y方向的寬度或柵極電極17的X方向的寬度短。第二部分22b的X方向的寬度例如為I μ m左右。
[0084]第一部分22a和第二部分22b可以通過相同材料形成，也可以通過不同材料形成。在本變形例中，第二部分22b例如為鎢層，第一部分22a例如為鎢層、多晶硅層或包含它們雙方的層積膜。
[0085]根據(jù)本變形例，柵極配線22不僅包含第一部分22a還包含第二部分22b，由此，能夠進(jìn)一步降低柵極配線22的電阻，并實(shí)現(xiàn)電力用晶體管的高速化和破壞耐壓的提高。
[0086]圖12A?圖12C為表示第二實(shí)施方式的變形例的半導(dǎo)體裝置的構(gòu)造的俯視圖以及首1J視圖。
[0087]圖12A?圖12C的半導(dǎo)體裝置具備與圖1IA?圖1lC的半導(dǎo)體裝置相同的柵極配線22。由此，根據(jù)本變形例，柵極配線22不僅包含第一部分22a還包含第二部分22b，由此，能夠進(jìn)一步降低柵極配線22的電阻，并實(shí)現(xiàn)電力用晶體管的高速化和破壞耐壓的提高。如圖12A?圖12C所示，本變形例的第二部分22b配置于所有的柵極電極17上。
[0088]另外，圖1lA?圖1lC和圖12A?圖12C所示的柵極配線22也可以適用于第一、第二實(shí)施方式以外的實(shí)施方式。
[0089]對(duì)本發(fā)明的幾個(gè)實(shí)施方式進(jìn)行了說明，但這些實(shí)施方式是作為例子而公開的，其意圖并不在于限定發(fā)明的范圍。這些新穎的實(shí)施方式可以通過其他的各種形態(tài)實(shí)施，在不脫離發(fā)明的主旨的范圍內(nèi)，能夠進(jìn)行各種省略、置換、變更。這些實(shí)施方式及其變形包含于發(fā)明的范圍和主旨內(nèi)，并包含于權(quán)利要求書中所記載的發(fā)明及其等同的范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，具備: 半導(dǎo)體基板，具有第一以及第二主面； 多個(gè)控制電極，介由絕緣膜形成于在上述半導(dǎo)體基板的上述第一主面所形成的槽的內(nèi)部，并沿著平行于上述第一主面的第一方向延伸；以及 多個(gè)控制配線，以與上述控制電極電連接的方式形成于上述半導(dǎo)體基板的上述第一主面上，并沿著垂直于上述第一方向的第二方向延伸， 上述半導(dǎo)體基板具備: 第一導(dǎo)電型的第一半導(dǎo)體層，形成于上述半導(dǎo)體基板內(nèi)； 第二導(dǎo)電型的一個(gè)以上的第二半導(dǎo)體層，以被夾于上述控制電極間的方式，形成于上述第一半導(dǎo)體層的上述第一主面?zhèn)鹊谋砻妫? 上述第一導(dǎo)電型的一個(gè)以上的第三半導(dǎo)體層，以被夾于上述控制電極間的方式，形成于上述第二半導(dǎo)體層的上述第一主面?zhèn)鹊谋砻妫⒃谏鲜龅诙较蛏涎由欤灰约? 上述第二導(dǎo)電型的第四半導(dǎo)體層，形成于上述半導(dǎo)體基板的上述第二主面。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置， 上述控制配線的上述第一方向的寬度為50 μ m以下。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置， 上述控制電極配置于與上述 第一方向平行的多條直線上，在各上述直線上配置有彼此被截?cái)嗟膬蓚€(gè)以上的上述控制電極。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置， 上述控制配線配置于夾在上述第一方向上彼此鄰接的上述控制電極間的位置。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置， 上述控制配線與夾著上述控制配線的上述控制電極電連接。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置， 上述第二半導(dǎo)體層配置于平行于上述第一方向的多條直線上，在各上述直線上配置有彼此被截?cái)嗟膬蓚€(gè)以上的上述第二半導(dǎo)體層。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置， 上述控制配線配置于夾在上述第一方向上彼此鄰接的上述第二半導(dǎo)體層間的位置。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置， 上述控制配線的一部分介由絕緣膜配置于夾著上述控制配線的上述第二半導(dǎo)體層上。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置， 上述控制配線介由絕緣膜，連續(xù)形成于上述第一半導(dǎo)體層的表面上和上述第二半導(dǎo)體層的表面上，并作為晶體管的控制電極發(fā)揮作用。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置， 上述半導(dǎo)體基板具備上述第二導(dǎo)電型的第五半導(dǎo)體層，該第五半導(dǎo)體層形成于上述第二半導(dǎo)體層內(nèi)的、上述第二半導(dǎo)體層的底面與上述第三半導(dǎo)體層的底面之間。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置， 上述第五半導(dǎo)體層內(nèi)的上述第二導(dǎo)電型的雜質(zhì)的濃度高于上述第二半導(dǎo)體層內(nèi)的上述第二導(dǎo)電型的雜質(zhì)的濃度。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，上述第二半導(dǎo)體層的縱向?qū)挾刃∮谏鲜隹刂齐姌O用的上述槽的縱向?qū)挾取?br> 13.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置， 上述半導(dǎo)體基板具備上述第一導(dǎo)電型的第六半導(dǎo)體層，該第六半導(dǎo)體層以與上述第二半導(dǎo)體層的底面相接觸的方式、或與上述第二半導(dǎo)體層的底面以及側(cè)面相接觸的方式，形成于上述第一半導(dǎo)體層與上述第二半導(dǎo)體層之間。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置， 上述第六半導(dǎo)體層內(nèi)的上述第一導(dǎo)電型的雜質(zhì)的濃度高于上述第一半導(dǎo)體層內(nèi)的上述第一導(dǎo)電型的雜質(zhì)的濃度。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置， 上述第二半導(dǎo)體層與上述第六半導(dǎo)體層的合計(jì)縱向?qū)挾刃∮谏鲜隹刂齐姌O用的上述槽的縱向?qū)挾取?br> 16.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，還具備: 多個(gè)主電極，介由絕緣膜形成于在上述控制電極間所形成的槽的內(nèi)部，并在上述第一方向上延伸。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置， 上述控制電極與上述主電極交替地配置于上述半導(dǎo)體基板的上述第一主面上。
18.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置， 上述控制配線與上述控制電極電連接，并與上述主電極電絕緣。
19.一種半導(dǎo)體裝置，具備: 半導(dǎo)體基板，具有第一以及第二主面； 多個(gè)控制電極，介由絕緣膜形成于在上述半導(dǎo)體基板的上述第一主面所形成的槽的內(nèi)部，并沿著與上述第一主面平行的第一方向延伸；以及 控制配線，以與上述控制電極電連接的方式，形成于上述半導(dǎo)體基板的上述第一主面上，上述控制配線包含沿著與上述第一方向垂直的第二方向延伸的多個(gè)第一部分和沿著上述第一方向延伸并連接上述第一部分彼此的多個(gè)第二部分， 上述半導(dǎo)體基板具備: 第一導(dǎo)電型的第一半導(dǎo)體層，形成于上述半導(dǎo)體基板內(nèi)； 第二導(dǎo)電型的一個(gè)以上的第二半導(dǎo)體層，以被夾于上述控制電極之間的方式，形成于上述第一半導(dǎo)體層的上述第一主面?zhèn)鹊谋砻妫? 上述第一導(dǎo)電型的一個(gè)以上的第三半導(dǎo)體層，以被夾于上述控制電極間的方式，形成于上述第二半導(dǎo)體層的上述第一主面?zhèn)鹊谋砻?，并在上述第二方向上延伸；以? 上述第二導(dǎo)電型的第四半導(dǎo)體層，形成于上述半導(dǎo)體基板的上述第二主面。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置， 上述第二部分配置于上述控制電極上。
【文檔編號(hào)】H01L29/739GK103681825SQ201310372755
【公開日】2014年3月26日 申請(qǐng)日期:2013年8月23日 優(yōu)先權(quán)日:2012年9月19日
【發(fā)明者】小倉常雄, 中村和敏, 二宮英彰, 末代知子, 押野雄一 申請(qǐng)人:株式會(huì)社東芝