高效率FinFET二極管的制作方法
【專利摘要】本發(fā)明涉及高效率的FinFET二極管及其制造方法，該FinFET二極管設(shè)計(jì)為解決由有效面積減少引起的傳統(tǒng)FinFET二極管的劣化問題。FinFET二極管具有摻雜襯底、兩組分隔開的基本平行等距細(xì)長的半導(dǎo)體鰭結(jié)構(gòu)、形成在兩組鰭結(jié)構(gòu)之間且用于鰭結(jié)構(gòu)間的絕緣的電介質(zhì)層、垂直橫過兩組鰭結(jié)構(gòu)的多個基本等距及平行的細(xì)長柵極結(jié)構(gòu)、以及分別縱向地形成在兩組鰭結(jié)構(gòu)之上的兩組半導(dǎo)體帶。兩組半導(dǎo)體帶摻雜為具有相反的導(dǎo)電類型：p型和n型。FinFET二極管還具有形成在半導(dǎo)體帶之上的金屬接觸件。在一個實(shí)施例中，半導(dǎo)體帶可通過外延生長和原位摻雜與鰭結(jié)構(gòu)整體形成。
【專利說明】高效率FinFET 二極管
[0001]本申請要求于2012年12月31日提交的序列號為61/747，764的美國臨時專利申請的優(yōu)先權(quán)，其全部內(nèi)容結(jié)合于此作為參考。
【技術(shù)領(lǐng)域】
[0002]本發(fā)明總的來說涉及半導(dǎo)體領(lǐng)域，更具體地，涉及高效率FinFET 二極管。
【背景技術(shù)】
[0003]半導(dǎo)體工業(yè)已經(jīng)發(fā)展到追求更高器件密度、更高性能和更低成本的納米技術(shù)節(jié)點(diǎn)。隨著這種進(jìn)步的產(chǎn)生，制造和設(shè)計(jì)問題的挑戰(zhàn)已經(jīng)促使三維設(shè)計(jì)的發(fā)展，諸如鰭狀場效應(yīng)晶體管(FinFET)器件。FinFET器件的使用在半導(dǎo)體工業(yè)中已經(jīng)獲得了普及。FinFET器件與傳統(tǒng)的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)器件(也稱為平面器件)相比具有若干優(yōu)勢。這些優(yōu)勢可包括更高的芯片面積效率、提高的載流子遷移率以及與平面器件的制造工藝兼容的制造工藝。因此，需要設(shè)計(jì)一種將FinFET器件用于部分或整個IC芯片的集成電路(IC)芯片。
[0004]典型的FinFET器件制造有從襯底延伸的稱為“鰭”的薄的鰭狀結(jié)構(gòu)和設(shè)置在鰭上方(例如，圍繞)的柵極。鰭結(jié)構(gòu)由半導(dǎo)體材料(通常為硅)制成，且如果用作晶體管，則具有形成在其內(nèi)部的電流溝道。當(dāng)FinFET器件用作晶體管時，柵極用于控制溝道中的電流。
[0005]以與用現(xiàn)在的平面SOI技術(shù)或體硅CMOS技術(shù)建造的二極管基本相同的方式，二極管可使用絕緣體上硅(SOI)技術(shù)建造在FinFET結(jié)構(gòu)上。然而，與傳統(tǒng)的平面半導(dǎo)體二極管相比，由于鰭結(jié)構(gòu)引起的劣化，使用FinFET結(jié)構(gòu)構(gòu)造的二極管具有效率降低的缺點(diǎn)。FinFET 二極管中多個鰭結(jié)構(gòu)的存在減少了用于產(chǎn)生注入電流的有效面積，從而降低了由每單位單元面積產(chǎn)生的注入電流所確定的二極管效率。
[0006]因此，需要提供比傳統(tǒng)的FinFET 二極管具有更高效率的FinFET 二極管及其制造方法。

【發(fā)明內(nèi)容】

[0007]根據(jù)本發(fā)明的一個方面，提供了一種半導(dǎo)體器件，包括:襯底，具有相對的第一末端和第二末端；由一個或多個基本平行、細(xì)長且相等數(shù)量的半導(dǎo)體鰭結(jié)構(gòu)組成的第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)，在襯底之上設(shè)置為分別與第一末端和第二末端相鄰，第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)彼此間隔開；一個或多個基本等距并平行的細(xì)長的柵極結(jié)構(gòu)，形成在第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)之上，使得每個柵極結(jié)構(gòu)均垂直橫過第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)；多個電介質(zhì)帶，交織設(shè)置在第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)之間用于使它們彼此之間電絕緣；第一組半導(dǎo)體帶，由一個或多個摻雜半導(dǎo)體帶組成，具有第一導(dǎo)電類型且分別縱向地形成在第一組鰭結(jié)構(gòu)之上；以及第二組半導(dǎo)體帶，由一個或多個第二摻雜半導(dǎo)體帶組成，具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型且分別縱向地形成在第二組鰭結(jié)構(gòu)之上，其中，第一組半導(dǎo)體帶與第二組半導(dǎo)體帶電絕緣。[0008]優(yōu)選地，通過柵極結(jié)構(gòu)劃分第一組半導(dǎo)體帶與第二組半導(dǎo)體帶的每一個。
[0009]優(yōu)選地，該半導(dǎo)體器件還包括:形成在第一組半導(dǎo)體帶與第二組半導(dǎo)體帶之上的一個或多個金屬接觸件。
[0010]優(yōu)選地，第一組半導(dǎo)體帶中的所有半導(dǎo)體帶均通過金屬接觸件彼此電連接。
[0011]優(yōu)選地，以第一導(dǎo)電類型或第二導(dǎo)電類型的摻雜劑注入襯底。
[0012]優(yōu)選地，第一組半導(dǎo)體帶與第二組半導(dǎo)體帶通過外延生長與相應(yīng)的第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)整體地形成。
[0013]優(yōu)選地，第一組半導(dǎo)體帶與第二組半導(dǎo)體條帶被原位摻雜。
[0014]優(yōu)選地，單位單元中的鰭結(jié)構(gòu)的數(shù)量是4個、6個或8個。
[0015]根據(jù)本發(fā)明的另一方面，提供了一種FinFET 二極管，包括:半導(dǎo)體襯底，半導(dǎo)體襯底被摻雜以具有第一導(dǎo)電類型或與第一導(dǎo)電類型相反的第二導(dǎo)電類型；第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)，由基本等距、平行、細(xì)長和相等數(shù)量的半導(dǎo)體鰭結(jié)構(gòu)組成，形成在襯底上方，第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)彼此間隔開且電絕緣，并且每組中的鰭結(jié)構(gòu)彼此電絕緣；以及多個基本等距和平行的細(xì)長的柵極結(jié)構(gòu)，形成在第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)之上，使得每個柵極結(jié)構(gòu)均垂直橫過第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)，其中，第一組鰭結(jié)構(gòu)的每個鰭結(jié)構(gòu)的頂部被摻雜以具有第一導(dǎo)電類型，第二組鰭結(jié)構(gòu)的每個鰭結(jié)構(gòu)的頂部被摻雜以具有第二導(dǎo)電類型。
[0016]優(yōu)選地，通過柵極結(jié)構(gòu)劃分第一組鰭結(jié)構(gòu)與第二組鰭結(jié)構(gòu)的頂部。
[0017]優(yōu)選地，該FinFET 二極管還包括:形成在第一組鰭結(jié)構(gòu)與第二組鰭結(jié)構(gòu)的被摻雜頂部上的一個或多個金屬接觸件。
[0018]優(yōu)選地，分別來自第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)的兩個最靠近的鰭結(jié)構(gòu)之間的間距大于對應(yīng)的第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)內(nèi)的兩個相鄰的鰭結(jié)構(gòu)之間的平均間距。
[0019]優(yōu)選地，單位單元中的鰭結(jié)構(gòu)的數(shù)量是4個、6個或8個。
[0020]根據(jù)本發(fā)明的又一方面，提供了一種形成半導(dǎo)體器件的方法，包括:提供襯底，襯底具有相對的第一末端和第二末端；在襯底之上形成由一個或多個基本等距、平行、細(xì)長和相等數(shù)量的半導(dǎo)體鰭結(jié)構(gòu)組成的第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)，第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)分別與第一末端和第二末端相鄰，第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)彼此間隔開；形成多個電介質(zhì)帶，多個電介質(zhì)帶交織設(shè)置在第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)之間，用于它們之間的電絕緣；以第一導(dǎo)電類型或與第一導(dǎo)電類型相反的第二導(dǎo)電類型的摻雜劑注入襯底；在第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)之上形成一個或多個基本等距和平行的細(xì)長的柵極結(jié)構(gòu)，使得每個柵極結(jié)構(gòu)均垂直橫過第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)；形成由一個或多個摻雜半導(dǎo)體帶組成的第一組半導(dǎo)體帶，第一組半導(dǎo)體帶具有第一導(dǎo)電類型且分別縱長地形成在第一組鰭結(jié)構(gòu)之上；以及形成由一個或多個第二摻雜半導(dǎo)體帶組成的第二組半導(dǎo)體帶，第二組半導(dǎo)體帶具有第二導(dǎo)電類型且分別縱向地形成在第二組鰭結(jié)構(gòu)之上，其中，第一組半導(dǎo)體帶與第二組半導(dǎo)體帶電絕緣。
[0021]優(yōu)選地，通過柵極結(jié)構(gòu)劃分第一組半導(dǎo)體帶與第二組半導(dǎo)體帶的每一個。
[0022]優(yōu)選地，該方法還包括:分別在第一組半導(dǎo)體帶與第二組半導(dǎo)體帶之上形成一個或多個金屬接觸件。
[0023]優(yōu)選地，第一組半導(dǎo)體帶和第二組半導(dǎo)體帶中的所有半導(dǎo)體帶均通過金屬接觸件在相應(yīng)的組內(nèi)彼此電連接。
[0024]優(yōu)選地，形成第一組半導(dǎo)體帶與第二組半導(dǎo)體帶包括:通過外延生長與相應(yīng)的第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)整體形成。
[0025]優(yōu)選地，形成第一組半導(dǎo)體帶與第二組半導(dǎo)體帶還包括:在外延生長期間原位摻雜第一組半導(dǎo)體帶與第二組半導(dǎo)體帶。
[0026]優(yōu)選地，單位單元中的鰭結(jié)構(gòu)的數(shù)量是4個、6個或8個。
【專利附圖】

【附圖說明】
[0027]當(dāng)結(jié)合附圖閱讀下面的詳細(xì)說明書時，能最佳理解本發(fā)明。應(yīng)該強(qiáng)調(diào)，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個部件未按比例繪制且僅用于說明的目的。實(shí)際上，為了討論的清楚，各個部件的尺寸可任意增加或減小。
[0028]圖1A和圖1B分別是現(xiàn)有技術(shù)中設(shè)計(jì)的傳統(tǒng)的平面二極管和典型的FinFET 二極管的俯視不意圖；
[0029]圖2是根據(jù)本發(fā)明的方面制造高效率FinFET 二極管的工藝的流程圖；
[0030]圖3A至圖31是根據(jù)本發(fā)明的方面形成高效率FinFET 二極管的工藝的示意圖；
[0031]圖4是在本發(fā)明的一方面中制造的高效率FinFET 二極管的俯視示意圖；
[0032]圖5是在本發(fā)明的一方面中制造的高效率FinFET 二極管的立體截面圖；以及
[0033]圖6A和圖6B是在本發(fā)明的一方面中制造的FinFET 二極管的各個實(shí)施例的效率的計(jì)算機(jī)模擬結(jié)果。
【具體實(shí)施方式】
[0034]應(yīng)該理解，本發(fā)明提供了用于實(shí)現(xiàn)發(fā)明的不同特征的多種不同實(shí)施例或?qū)嵗Ｏ旅婷枋隽私M件和布置的具體實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅是實(shí)例而不旨在限制。例如，在下面的說明書中，第一部件形成在第二部件上方或第二部件上可包括第一部件和第二部件以直接接觸的方式形成的實(shí)施例，也可包括第一部件和第二部件之間形成有其它部件的實(shí)施例，即，第一部件和第二部件不直接接觸的實(shí)施例。此外，本發(fā)明在各個實(shí)例中可重復(fù)參考數(shù)字和/或字母。這種重復(fù)旨在簡明和清楚，且其本身不指示所討論的各個實(shí)施例和/或配置之間的關(guān)系。此外，為了簡明和清楚，各個部件可能以不同的比例任意繪制。
[0035]圖2至圖5中示出的本發(fā)明的各方面，包括用于制造高效率FinFET 二極管的工藝和用此工藝制造的FinFET 二極管。應(yīng)該理解，只要FinFET 二極管與其他此類鰭和襯底電隔離，本發(fā)明適用于各種半導(dǎo)體技術(shù)，例如，絕緣體上硅(SOI)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)、BiCMOS、雙極結(jié)和硅鍺(SiGe)。
[0036]現(xiàn)在參見附圖，圖1A和圖1B分別提供了第一平面二極管和第一 FinFET 二極管的俯視示意圖。正如圖1A中所示，平面二極管具有以P型和η型摻雜劑(雜質(zhì))摻雜的兩個不同的注入?yún)^(qū)10和注入?yún)^(qū)20以在其間形成ρ-η結(jié)，圖1B中所示的FinFET 二極管也具有形成在鰭結(jié)構(gòu)70之上且在柵極結(jié)構(gòu)80之間的兩個相對的摻雜區(qū)50和摻雜區(qū)60。黑條15和55示意地表示用于提供兩個區(qū)域之間的偏壓的摻雜區(qū)的金屬接觸件。對于FinFET 二極管，柵極結(jié)構(gòu)不是電活性的，不像在晶體管中那樣在控制形成在鰭結(jié)構(gòu)內(nèi)的溝道中的電流中發(fā)揮積極作用。[0037]眾所周知，由于FinFET 二極管中多個鰭結(jié)構(gòu)的存在，用于產(chǎn)生注入電流的有效面積變小，從而降低由每單位單元面積產(chǎn)生的注入電流所確定的二極管效率。例如，在圖1B中的特定FinFET結(jié)構(gòu)中，其具有10納米(“nm”)的鰭寬度、118nm的柵極間距、204nm的柵極節(jié)距和48nm的鰭節(jié)距，可計(jì)算出，與圖1A中的平面二極管相比，對于同樣的繪制面積，效率降低至大約20%。
[0038]圖2是根據(jù)本發(fā)明的方面制造高效率的FinFET 二極管的工藝200的流程圖。圖3A至圖31是根據(jù)本發(fā)明的方面示出圖2的工藝200的示意圖。
[0039]在步驟210中，提供襯底。圖3A示出了根據(jù)本發(fā)明的一個方面形成或提供的包括襯底302、硬掩膜層306和光刻膠304的疊層的示意截面圖。
[0040]在本實(shí)施例中，襯底302包括諸如體硅的單一半導(dǎo)體材料?？蛇x地，襯底302可包括其他適合的基本半導(dǎo)體材料，例如:晶體鍺；諸如碳化硅、硅鍺、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦的復(fù)合半導(dǎo)體；或它們的組合。襯底302也可包括位于半導(dǎo)體層上部的絕緣層。絕緣層包括任何適合的材料，包括氧化硅、藍(lán)寶石、其他適合的絕緣材料和/或它們的組合。示例性絕緣層可能是氧化埋層(BOX)。絕緣層通過任何適合的工藝形成，諸如注氧隔離(SMOX)、氧化、沉積和/或其他適合的工藝?？蛇x地，襯底302還可包括位于絕緣層上部的另一個半導(dǎo)體層以形成絕緣體上硅(SOI)襯底，SOI襯底可使用晶圓接合和/或其他適合的方法制造。襯底302可包括任何適合的晶體取向(例如，(100)、(110)、(111)或
(001)晶體取向)。
[0041]在步驟220中，在襯底302上形成一個或多個基本平行的細(xì)長的半導(dǎo)體鰭結(jié)構(gòu)310。如圖3A和圖3B所示，鰭結(jié)構(gòu)310的形成通過使用設(shè)置在襯底302之上的光刻膠層304和硬掩膜層306以及包括沉積、光刻和/或蝕刻工藝的適合工藝而獲得。
[0042]光刻膠304可能是本領(lǐng)域使用的諸如聚甲基丙烯酸甲酯(PMMA)、聚甲基戊二酰亞胺(PMGI)、苯酚甲醛樹脂(DNQ/酚醛)、SU-8的任何適合的材料，并且可以是正性光刻膠或負(fù)性光刻膠。這些材料都以液體形式施加且通常通過旋涂以保證厚度的均一性。在預(yù)烘之后，將光刻膠層304暴露于紫外光(UV)、深紫外光(DUV)或電子束，通過光掩膜來進(jìn)行圖案化。暴露于光中引起化學(xué)變化，該化學(xué)變化允許通過一種與照相顯影劑類似的稱為“顯影劑”的特定溶液去除一些光刻膠。對于最常用類型的正性光刻膠，暴光的部分在顯影劑中變得可溶。在經(jīng)過曝光后烘烤工藝之后，光刻膠304的余下(未暴光)部分形成抗蝕刻的掩膜。圖3A示出了由曝光、顯影和曝光后烘烤工藝產(chǎn)生的這種光刻膠掩膜304。在圖3A所示的實(shí)施例中，將光刻膠掩膜304圖案化以符合在隨后的步驟中產(chǎn)生的基本平行、等距和細(xì)長的鰭結(jié)構(gòu)310。在本發(fā)明的一個實(shí)施例中，形成在襯底302上的鰭結(jié)構(gòu)310可分成兩組多個、相同數(shù)量的鰭結(jié)構(gòu)，一組用于在其上形成P型注入?yún)^(qū)，而另一組用于在其上形成η型摻雜區(qū)。優(yōu)選地，兩組鰭結(jié)構(gòu)可相互隔開，從而使得它們的間隔大于每組內(nèi)的鰭結(jié)構(gòu)之間的平均間距。因此，如圖3Α所示，可將光刻膠掩膜304圖案化為與兩種相反的注入類型的摻雜區(qū)相應(yīng)的兩組，兩組之間的間隙大于掩膜304的內(nèi)部間距。然后光刻膠掩膜304可用于在硅層中蝕刻鰭結(jié)構(gòu)310。
[0043]硬掩膜層306需要在鰭結(jié)構(gòu)310之間形成在隨后步驟中用于絕緣的電介質(zhì)帶，并且可通過任何適合的工藝形成在襯底302之上和光刻膠掩膜304的下面。它可由氮化硅(Si3N4)或任何適合的材料組成，諸如310隊(duì)51(:、510(:、旋涂玻璃(5(?)、低1^膜、正硅酸乙酯(TEOS)、等離子體增強(qiáng)CVD氧化物(PE氧化物)、高深寬比工藝(HARP)形成氧化物和/或其他適合的材料。
[0044]在形成如圖3A所示的光刻膠掩膜304和硬掩膜層306之后，使用反應(yīng)離子蝕刻(RIE)工藝和/或其他適合的工藝蝕刻硬掩膜層306和襯底302，從襯底302中形成鰭結(jié)構(gòu)310。如圖3B所示，位于光刻膠掩膜304下面的部分硬掩膜層306和襯底302在蝕刻中保存下來。硅襯底302的殘存部分形成硅鰭結(jié)構(gòu)310，硬掩膜層306的殘存部分成為即將填充在鰭結(jié)構(gòu)310之間的電介質(zhì)絕緣層的間隔件，而蝕刻掉的部分限定了溝槽315。
[0045]在另一個實(shí)例中，硅鰭結(jié)構(gòu)310可通過對沉積覆蓋絕緣層的硅層進(jìn)行圖案化和蝕刻來形成(例如，SOI襯底的硅-絕緣體-硅疊層的上部硅層)?？蛇x地，鰭結(jié)構(gòu)310可通過雙圖案光刻(DPL)工藝形成。DPL是通過將圖案分成兩個交織的圖案在襯底上構(gòu)造圖案的一種方法。DPL允許增大的部件(例如，鰭)密度?？墒褂酶鞣NDPL方法，包括雙重曝光(例如，使用兩個掩膜組)、形成與部件相鄰的間隔件并去除部件以提供間隔件的圖案、光阻凍結(jié)和/或其他適合的工藝。
[0046]當(dāng)蝕刻硬掩膜層306和襯底302時，可使用諸如濕蝕刻、干蝕刻或等離子體蝕刻的任何已知的蝕刻工藝，但當(dāng)需要使用各向異性蝕刻時，可使用等離子體蝕刻。在一個實(shí)施例中，蝕刻聚合物可使用工藝氣體的混合物。例如，氧氣和四氟化碳(CF4)，當(dāng)混合在一起用于等離子體蝕刻時，會產(chǎn)生氟氧離子(0F-)。氟氧離子對于聚合物是強(qiáng)效的蝕刻劑。該離子尤其擅長切斷聚合物主鏈中的碳-碳分子鍵并很快去除該分子?？捎糜诰酆衔镂g刻的蝕刻劑包括但不限于，諸如氫氧化鉀(Κ0Η)、乙烯二胺、鄰苯二酚(EDP)或四甲基氫氧化銨(TMAH)的濕蝕刻劑，或諸如Cl2、CCl4, SiCl2, BC13、CCl2F2, CF4, SF6或NF3的等離子體蝕刻劑。
[0047]在蝕刻部分硬掩膜層306和硅襯底302之后，然后通過稱為灰化的工藝去除已不需要的光刻膠掩膜304。該工藝通常需要化學(xué)改變光刻膠的液體“光刻膠剝離液”，從而使得光刻膠不再粘附硬掩膜層306?？蛇x地，光刻膠掩膜304可通過氧化光刻膠掩膜304的含氧等離子體去除。圖3B示出了在蝕刻和灰化工藝之后的硬掩膜層306的余下部分，其用作間隔件306，用于在下一步驟中形成鰭結(jié)構(gòu)310之間的電介質(zhì)絕緣層。
[0048]另外，圖3B示出了產(chǎn)生的鰭結(jié)構(gòu)310被分成兩組多個但數(shù)量相同的鰭結(jié)構(gòu)310a和鰭結(jié)構(gòu)310b，形成的鰭結(jié)構(gòu)310a和鰭結(jié)構(gòu)310b分別與襯底302的相對兩端相鄰且它們以一定的距離彼此間隔開，該距離大于每一組內(nèi)的鰭結(jié)構(gòu)之間的平均間距，在隨后的步驟中，一組用于在其上形成P型注入?yún)^(qū)，而另一組用于在其上形成η型摻雜區(qū)。
[0049] 然后，在步驟230中，在鰭結(jié)構(gòu)310之間限定的溝槽315內(nèi)形成用于絕緣的多個電介質(zhì)帶320，即，通過利用諸如硅的局部氧化(LOCOS)或淺溝槽隔離(STI)的隔離技術(shù)將鰭結(jié)構(gòu)310彼此電隔離。為此，通過旋涂或旋涂電介質(zhì)(SOD)工藝、CVD或任何其他適合的沉積工藝在鰭結(jié)構(gòu)310、硬掩膜間隔件306和溝槽315之上沉積電介質(zhì)材料以形成電介質(zhì)層。在一個實(shí)施例中，如圖3C所示，在沉積之后，可通過化學(xué)機(jī)械拋光/平坦化(“GMP”)工藝去除沉積的電介質(zhì)層的上部，直至硬掩膜間隔件306的頂面的水平面，從而完成交織設(shè)置在每個組310a和310b中的鰭結(jié)構(gòu)310之間以及兩個組之間的區(qū)域中的電介質(zhì)帶320的形成。用于帶320的電介質(zhì)材料可能是典型的非摻雜和摻雜的二氧化硅(Si02)、氮氧化硅(SiON)、氮化硅(Si3N4)、高密度等離子體(HDP)氧化物、TEOS氧化物以及諸如二氧化鉿(Η--2)、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、氮化鈦(TiN)的高k電介質(zhì)材料或任何其他適合的材料，或它們的組合。在一些實(shí)施例中，電介質(zhì)帶320可具有諸如填充有氮化硅或氧化硅的熱氧化襯層的多層結(jié)構(gòu)。
[0050]如圖3D所示，在形成多個電介質(zhì)帶320之后，可通過蝕刻工藝去除間隔件306，從而限定位于電介質(zhì)帶320之間且在鰭結(jié)構(gòu)310之上的溝槽325?？墒褂弥T如濕蝕刻或干蝕刻的任何已知的蝕刻工藝。當(dāng)需要使用各向異性蝕刻時，可使用等離子體蝕刻。蝕刻劑可以是諸如Cl2、CCl4, SiCl2, BC13、CCl2F2, CF4, SF6或NF3的本領(lǐng)域已知的任何一個。
[0051 ] 然后，在步驟240中，如圖3E所示，通過適合的注入工藝摻雜襯底302。在這里，襯底302可摻雜本領(lǐng)域已知的任何摻雜劑，包括諸如硼或BF2的P型(P+)摻雜劑或雜質(zhì)以形成P型阱，或諸如磷或砷和/或它們的組合的η型(N+)摻雜劑或雜質(zhì)以形成η型阱。取決于摻雜劑的類型，阱具有兩種相反的導(dǎo)電類型，即，通過電子或空穴導(dǎo)電，而完成的FinFET二極管可成為P型或N型。在注入工藝期間，可控制摻雜劑的密度和穿透深度，從而使得雖然摻雜劑穿過鰭結(jié)構(gòu)310注入襯底302內(nèi)，但是主要摻雜的只有襯底302。
[0052]如圖3F所示，在完成襯底302的注入之后，可通過適合的蝕刻工藝部分去除電介質(zhì)帶320，限定鰭結(jié)構(gòu)310之間的鰭凹槽335?？墒褂弥T如濕蝕刻或干蝕刻的任何已知的蝕刻工藝。當(dāng)需要使用各向異性蝕刻時，可使用等離子體蝕刻。蝕刻劑可以是諸如C12、CC14、SiCl2, BC13、CCl2F2, CF4, SF6或NF3的本領(lǐng)域已知的任何一個。
[0053]然后，在步驟250中，如圖3G所示，在鰭結(jié)構(gòu)310上方形成一個或多個細(xì)長的柵極結(jié)構(gòu)330。柵極結(jié)構(gòu)330基本等距且互相平行，并垂直于鰭結(jié)構(gòu)310延伸。在本發(fā)明中，對于FinFET 二極管，與FinFET晶體管相反，柵極結(jié)構(gòu)330是不活躍的，而是用于將隨后形成在兩組鰭結(jié)構(gòu)310a和310b之上的細(xì)長的摻雜半導(dǎo)體帶340分成不同的部分，以增強(qiáng)結(jié)構(gòu)的穩(wěn)定性。用于柵極結(jié)構(gòu)330的材料可以是典型的多晶硅或諸如N1、T1、Ta、Hf和它們的組合的任何其他常用的金屬，諸如NiS1、MoS1、HfS1、它們的組合的金屬硅化物以及諸如TiN、TaN、HfN、Hf AIN、MoN、NiAlN和它們的組合的金屬氮化物。
[0054]可通過本領(lǐng)域已知的任何適合的工藝形成柵極結(jié)構(gòu)330，包括沉積、光刻圖案化和蝕刻工藝。形成柵電極層的適合的柵極材料的沉積可包括化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、分子束外延(MBE)、高密度等離子體CVD (HDPCVD)、金屬有機(jī)物CVD (M0CVD)、遠(yuǎn)程等離子體CVD (RPCVD)、等離子體增強(qiáng)CVD (PECVD)、電鍍、其他適合的方法和/或它們的組合。光刻圖案化工藝可包括光刻膠涂層(例如，旋涂)、軟烘、掩膜對準(zhǔn)、曝光、曝光后烘烤、顯影光刻膠、沖洗、干燥(例如，硬烘)、其他適合的工藝和/或它們的組合。可選地，光刻曝光工藝可通過諸如無掩膜光刻、電子束直寫和離子束直寫的其他合適的方法執(zhí)行或替代。蝕刻工藝可包括干蝕刻、濕蝕刻和/或其他蝕刻方法(例如，反應(yīng)離子蝕刻)。在通過沉積形成柵極層之后，可通過CMP工藝去除在柵極層上部的任何多余的柵極層。
[0055]在一個實(shí)施例中，還可通過適合的工藝在柵極結(jié)構(gòu)330和鰭結(jié)構(gòu)310之間形成柵極電介質(zhì)層。電介質(zhì)材料可包括諸如氧化物、氮化物、氮氧化物的常用材料，諸如Ta205、Al203、Hf0、SiTi03、HfSi0、HfSi0N的高K電介質(zhì)或它們的組合。在另一個實(shí)施例中，還可在柵極電介質(zhì)層和柵極結(jié)構(gòu)的側(cè)壁上形成柵極間隔件(未示出)。
[0056]最后，在步驟260中，如圖3H和圖31所示，在鰭結(jié)構(gòu)310之上形成作為源極和漏極(S/D)區(qū)的多個摻雜半導(dǎo)體帶340。摻雜半導(dǎo)體帶340包括兩組:分別形成在兩組鰭結(jié)構(gòu)310a和310b之上的p摻雜帶340a和η摻雜帶340b。它們各自具有如鰭結(jié)構(gòu)310的類似的細(xì)長結(jié)構(gòu)，在鰭結(jié)構(gòu)310上方平行縱向延伸，通過先前形成的柵極結(jié)構(gòu)330形成邊界。
[0057]在一個實(shí)施例中，帶340可通過選擇性外延生長工藝形成。外延生長工藝可包括包含汽相外延(VPE)和/或超高真空CVD (UHV-CVD)的化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、分子束外延(MBE)、高密度等離子體CVD (HDPCVD)、金屬有機(jī)物CVD (M0CVD)、遠(yuǎn)程等離子體CVD (RPCVD)、無電沉積、鍍或本領(lǐng)域已知的任何適合的工藝和/或它們的組合。這樣的外延工藝可使用氣態(tài)和/或液態(tài)的前體。在一個實(shí)施例中，組成帶340的半導(dǎo)體材料可能是與鰭結(jié)構(gòu)310 —樣的材料，其中，鰭結(jié)構(gòu)310與圖3A至圖31中所述的工藝的特定實(shí)施例中的襯底302是一樣的材料。在另一個實(shí)施例中，帶340的半導(dǎo)體材料可與襯底302的材料不同。例如，如果所得到的FinFET 二極管是P型，則帶340的材料可包括硅鍺(SiGe)，而如果所得到的FinFET 二極管是N型，則帶340的材料可包括硅碳(SiC)。
[0058]在通過外延生長形成它們期間，可通過本領(lǐng)域已知的任何適合的注入工藝原位摻雜兩組帶340a和340b。分別以諸如硼或BF2的p型雜質(zhì)和諸如磷或砷的η型雜質(zhì)摻雜它們以形成摻雜的P型和η型區(qū)域。正如本領(lǐng)域所知，可形成諸如光刻膠的掩膜以覆蓋不被注入的區(qū)域。雜質(zhì)濃度可介于大約1013/cm3到大約IO1Vcm3，或甚至大于102°/cm3以產(chǎn)生重?fù)诫s區(qū)。在注入工藝之后，可執(zhí)行一個或多個退火工藝以活化S/D區(qū)。退火工藝包括快速熱退火(RTA)和/或激光退火工藝。在注入之后產(chǎn)生的結(jié)構(gòu)中，取決于摻雜阱的類型，P-N結(jié)形成在P+區(qū)或N+區(qū)之間，其中，P+區(qū)和N+區(qū)分別包括兩組帶340a或340b以及位于兩組帶下面的鰭結(jié)構(gòu)。例如，如果是以P型雜質(zhì)摻雜的阱(P阱)，P-N結(jié)形成在由半導(dǎo)體帶的N+摻雜組和在其下面的鰭結(jié)構(gòu)之間。
[0059]在步驟260中形成摻雜帶340之后，還可通過旋涂或旋涂電介質(zhì)(SOD)工藝、CVD或任何其他適合的沉積工藝在摻雜帶340上沉積電介質(zhì)材料以使兩組摻雜帶340a和340b彼此電隔離，另外，每個帶彼此電隔離。電介質(zhì)材料可能是典型的二氧化硅(Si02)、氮氧化硅(SiON)、氮化硅(Si3N4)、高密度等離子體(HDP)氧化物、TEOS氧化物以及諸如二氧化鉿(HfO2)、HfSiO, HfSiON, HfTaO, HfTiO, HfZrO、氧化鋯、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、氮化鈦(TiN)的高k電介質(zhì)材料或任何其他適合的材料，或它們的組合。
[0060]在如圖3A至圖31中所示的實(shí)施例中，在通過蝕刻工藝形成鰭結(jié)構(gòu)310之后，通過外延生長形成摻雜半導(dǎo)體帶340。然而，在另一個實(shí)施例(未示出)中，鰭結(jié)構(gòu)本身可通過外延生長形成在平面襯底之上，而不是通過蝕刻工藝由襯底形成。在該實(shí)施例中，當(dāng)原位摻雜的時候，可通過外延生長使作為整體部分的摻雜半導(dǎo)體帶與鰭結(jié)構(gòu)同時形成。
[0061]最后，在步驟270中，在兩組摻雜帶340a和340b之上形成一個或多個金屬接觸件，用于提供S/D區(qū)之間的正向偏壓。接觸件可通過硅化(自對準(zhǔn)多晶硅化)工藝形成，該硅化工藝包括:通過諸如CVD的適合工藝沉積過渡金屬以形成薄層；應(yīng)用熱方法以允許過渡金屬與有源區(qū)(源極和漏極)中暴露的硅反應(yīng)，從而形成低電阻的過渡金屬硅化物；以及通過化學(xué)蝕刻去除任何余下的過渡金屬，只在有源區(qū)中留下硅化物接觸件。典型的過渡金屬可包括鎳、鈷、鎢、鉭、鈦、鉬、鉺、鈀或它們的組合。
[0062]圖4是在本發(fā)明的一方面中制造的FinFET 二極管400的俯視示意圖。FinFET 二極管400主要包括:具有相對的兩端的襯底402 ;兩組基本平行的細(xì)長的半導(dǎo)體鰭結(jié)構(gòu)410和420，每組三個、形成在襯底402之上并分別與相對的兩端相鄰；形成在鰭結(jié)構(gòu)410和420之上的基本等距且平行的細(xì)長柵極結(jié)構(gòu)430，每個柵極結(jié)構(gòu)430垂直橫過兩組鰭結(jié)構(gòu)410和420 ;分別形成在鰭結(jié)構(gòu)410和420之上的兩個相對的摻雜(P摻雜和η摻雜)區(qū)或兩組半導(dǎo)體帶440和450 ；以及形成在兩個摻雜區(qū)或兩組帶440和450之上且與兩個摻雜區(qū)或兩組帶440和450鄰接的金屬接觸件460。摻雜區(qū)或兩組帶440和450被垂直穿過的柵極結(jié)構(gòu)430分成不同部分，且在每個部分中存在一對電斷開的金屬接觸件460，每個金屬接觸件460與同一個相應(yīng)的組440和450中的所有摻雜帶接觸且鄰接。
[0063]兩個相對的摻雜區(qū)440和450以一個間隔彼此分隔開并通過填充該間隔的電介質(zhì)材料絕緣，該間隔大于鰭結(jié)構(gòu)410之間和鰭結(jié)構(gòu)420之間的平均間距。在如圖4所示的實(shí)施例中，首先等距地形成鰭結(jié)構(gòu)，且隨后在其之上形成摻雜半導(dǎo)體區(qū)。在這種情況下，在間隔中可能存在不帶有摻雜材料的一些鰭結(jié)構(gòu)415。圖4還示出了通過柵極結(jié)構(gòu)430分成若干周期性部分的兩個摻雜區(qū)或帶440和450。根據(jù)圖3Α至圖31中所述的工藝，摻雜帶的這種分割用于保證在摻雜半導(dǎo)體帶440和450的形成期間和之后的結(jié)構(gòu)穩(wěn)定性。
[0064]圖5是在本發(fā)明的一個實(shí)施例中制造的FinFET 二極管500的立體截面圖。該圖通過沿著平面A-B切割圖4中的FinFET 二極管400獲得。區(qū)別是在FinFET 二極管500中，對于兩個相對的摻雜區(qū)的每個只示出了一個鰭結(jié)構(gòu)，而在FinFET 二極管400中，示出了三個鰭結(jié)構(gòu)。FinFET 二極管500具有:兩個細(xì)長的平行的鰭結(jié)構(gòu)410和420，形成在摻雜ρ型摻雜劑的襯底402之上以形成P阱(襯底402可摻雜η型摻雜劑以形成N阱);分別形成在兩個鰭結(jié)構(gòu)410和420之上的兩個細(xì)長的相對的摻雜半導(dǎo)體帶440和450 ;使鰭結(jié)構(gòu)410和420彼此隔開并絕緣以及使摻雜半導(dǎo)體帶440和450彼此隔開并絕緣的電介質(zhì)材料的STI470 ；分別形成在兩個摻雜半導(dǎo)體帶440和450之上且與其鄰接的兩個金屬接觸件460 ;以及形成在鰭結(jié)構(gòu)410和420之上但垂直延伸橫過鰭結(jié)構(gòu)410和420的細(xì)長的柵極結(jié)構(gòu)430。橫穿的柵極結(jié)構(gòu)430將標(biāo)記兩個摻雜半導(dǎo)體帶440和450的末端。在兩個鰭結(jié)構(gòu)410和420之間的間隔中，可能有一些預(yù)制的未摻雜的鰭結(jié)構(gòu)415，該鰭結(jié)構(gòu)415具有通過蝕刻工藝縮短的高度。
[0065]在圖5所示的特定實(shí)施例中，摻雜襯底402以形成P阱，且Ρ_Ν結(jié)將形成在N+摻雜半導(dǎo)體帶450和在其下面的鰭結(jié)構(gòu)420之間，且注入電流將按圖5中箭頭所示經(jīng)過該阱從P+摻雜區(qū)(半導(dǎo)體帶440)流到N+摻雜半導(dǎo)體帶450。
[0066]在圖1B中示意示出的現(xiàn)有技術(shù)的FinFET 二極管中，鰭結(jié)構(gòu)的整個部分限定為兩個相鄰的柵極結(jié)構(gòu)之間的區(qū)域，以相同的雜質(zhì)類型摻雜鰭結(jié)構(gòu)的整個部分以形成P型部分或η型部分，且在這個結(jié)構(gòu)中，P-N結(jié)形成在分開且相反摻雜的兩個這樣的部分之間。與之相比，在圖4和圖5中示意示出的本發(fā)明的高效率FinFET 二極管中，將兩個相鄰的柵極結(jié)構(gòu)之間的鰭結(jié)構(gòu)的每個部分分成兩個分開且相反摻雜的區(qū)域:Ρ+區(qū)和N+區(qū)。在這個結(jié)構(gòu)中，P-N結(jié)形成在每個部分內(nèi)的P+區(qū)和N+區(qū)之間。另外，與金屬接觸件穿過一個部分中的整個鰭結(jié)構(gòu)的圖1B中的現(xiàn)有技術(shù)的FinFET 二極管相比，本發(fā)明的高效率FinFET 二極管中的金屬接觸件460在每個部分的中間是斷開的以只在兩個分別的摻雜區(qū)內(nèi)運(yùn)作。
[0067]已發(fā)現(xiàn)，圖2至圖5所述的根據(jù)本發(fā)明制造的FinFET 二極管可克服現(xiàn)有技術(shù)中的FinFET 二極管出現(xiàn)的有效面積減小的問題，從而產(chǎn)生更高的效率。圖6Α和圖6Β示出了本發(fā)明中的FinFET 二極管的各個實(shí)施例的效率的電腦模擬結(jié)果。通過計(jì)算FinFET 二極管產(chǎn)生的注入電流執(zhí)行模擬，其中，F(xiàn)inFET 二極管在一個單位單元中具有2、4、6、8和12個鰭結(jié)構(gòu)，該單位單元由一個部分限定，該部分通過圖4中的兩個相鄰的柵極結(jié)構(gòu)確定邊界且包括兩個相對的摻雜區(qū)。在模擬中，用于比較的FinFET 二極管設(shè)為具有相同的鰭結(jié)構(gòu)總數(shù)以保證所有的FinFET 二極管具有相同的有源區(qū)有效面積。因此，每個二極管受制于具有不同的總單元面積，包括不同數(shù)量的單位單元。這個模擬中的二極管的效率定義為產(chǎn)生的注入電流除以總單元面積。在所有二極管中，圖3中所示的STI區(qū)的寬度與鰭結(jié)構(gòu)的寬度的比率設(shè)為介于10?16,而正向偏壓設(shè)為1.5V。如圖6A的模擬結(jié)果的表格和圖6B中的模擬結(jié)果的圖所示，發(fā)現(xiàn)根據(jù)本發(fā)明的一個方面制造的FinFET 二極管得到優(yōu)化，S卩，當(dāng)每個單位單元中的鰭結(jié)構(gòu)的數(shù)量是4、6和8時，具有最佳效率。
[0068]根據(jù)本發(fā)明中的方法制造的FinFET 二極管提供了超過現(xiàn)有技術(shù)中使用的FinFET二極管的優(yōu)勢。其通過減輕傳統(tǒng)的FinFET 二極管中由于鰭結(jié)構(gòu)的存在引起的有效面積減小的退化問題產(chǎn)生更高的效率。此外，本發(fā)明中的方法提供了優(yōu)化FinFET 二極管的方法，如改變單位單元中的鰭結(jié)構(gòu)的數(shù)量，或改變諸如偏壓或STI寬度與鰭寬度比率的其他參數(shù)。本發(fā)明制造的FinFET 二極管可用于ESD (靜電放電)保護(hù)電路中的ESD 二極管或本領(lǐng)域已知的任何其他類型的應(yīng)用中。
[0069]上面概述了若干實(shí)施例的特征，從而使得本領(lǐng)域技術(shù)人員可更好地理解本發(fā)明的各方面。本領(lǐng)域的技術(shù)人員應(yīng)該意識到，他們可輕易地使用本發(fā)明作為基礎(chǔ)，設(shè)計(jì)或改變用于實(shí)施與在此介紹的實(shí)施例相同的目的和/或獲得相同的優(yōu)勢的其他工藝和結(jié)構(gòu)。本領(lǐng)域的技術(shù)人員也應(yīng)該意識到，這些等效結(jié)構(gòu)不背離本發(fā)明的精神與范圍，且在不背離本發(fā)明的精神與范圍的情況下，在此他們可作出各種變化、替代和改變。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 襯底，具有相對的第一末端和第二末端； 由一個或多個基本平行、細(xì)長且相等數(shù)量的半導(dǎo)體鰭結(jié)構(gòu)組成的第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)，在所述襯底之上設(shè)置為分別與所述第一末端和所述第二末端相鄰，所述第一組鰭結(jié)構(gòu)和所述第二組鰭結(jié)構(gòu)彼此間隔開； 一個或多個基本等距并平行的細(xì)長的柵極結(jié)構(gòu)，形成在所述第一組鰭結(jié)構(gòu)和所述第二組鰭結(jié)構(gòu)之上，使得每個柵極結(jié)構(gòu)均垂直橫過所述第一組鰭結(jié)構(gòu)和所述第二組鰭結(jié)構(gòu)； 多個電介質(zhì)帶，交織設(shè)置在所述第一組鰭結(jié)構(gòu)和所述第二組鰭結(jié)構(gòu)之間用于使它們彼此之間電絕緣； 第一組半導(dǎo)體帶，由一個或多個摻雜半導(dǎo)體帶組成，具有第一導(dǎo)電類型且分別縱向地形成在所述第一組鰭結(jié)構(gòu)之上；以及 第二組半導(dǎo)體帶，由一個或多個第二摻雜半導(dǎo)體帶組成，具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型且分別縱向地形成在所述第二組鰭結(jié)構(gòu)之上，其中，所述第一組半導(dǎo)體帶與所述第二組半導(dǎo)體帶電絕緣。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，通過所述柵極結(jié)構(gòu)劃分所述第一組半導(dǎo)體帶與所述第二組半導(dǎo)體帶的每一個。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括:形成在所述第一組半導(dǎo)體帶與所述第二組半導(dǎo)體帶之上的一個或多個金屬接觸件。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，所述第一組半導(dǎo)體帶中的所有半導(dǎo)體帶均通過所述金屬接觸件彼此電連接。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，以所述第一導(dǎo)電類型或所述第二導(dǎo)電類型的摻雜劑注入所述襯底。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一組半導(dǎo)體帶與所述第二組半導(dǎo)體帶通過外延生長與相應(yīng)的所述第一組鰭結(jié)構(gòu)和所述第二組鰭結(jié)構(gòu)整體地形成。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一組半導(dǎo)體帶與所述第二組半導(dǎo)體條帶被原位摻雜。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，單位單元中的所述鰭結(jié)構(gòu)的數(shù)量是4個、6個或8個。
9.一種FinFET 二極管，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底被摻雜以具有第一導(dǎo)電類型或與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型； 第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)，由基本等距、平行、細(xì)長和相等數(shù)量的半導(dǎo)體鰭結(jié)構(gòu)組成，形成在所述襯底上方，所述第一組鰭結(jié)構(gòu)和所述第二組鰭結(jié)構(gòu)彼此間隔開且電絕緣，并且每組中的鰭結(jié)構(gòu)彼此電絕緣；以及 多個基本等距和平行的細(xì)長的柵極結(jié)構(gòu)，形成在所述第一組鰭結(jié)構(gòu)和所述第二組鰭結(jié)構(gòu)之上，使得每個柵極結(jié)構(gòu)均垂直橫過所述第一組鰭結(jié)構(gòu)和所述第二組鰭結(jié)構(gòu)， 其中，所述第一組鰭結(jié)構(gòu)的每個鰭結(jié)構(gòu)的頂部被摻雜以具有所述第一導(dǎo)電類型，所述第二組鰭結(jié)構(gòu)的每個鰭結(jié)構(gòu)的頂部被摻雜以具有所述第二導(dǎo)電類型。
10.一種形成半導(dǎo)體器件的方法，所述方法包括:提供襯底，所述襯底具有相對的第一末端和第二末端； 在所述襯底之上形成由一個或多個基本等距、平行、細(xì)長和相等數(shù)量的半導(dǎo)體鰭結(jié)構(gòu)組成的第一組鰭結(jié)構(gòu)和第二組鰭結(jié)構(gòu)，所述第一組鰭結(jié)構(gòu)和所述第二組鰭結(jié)構(gòu)分別與所述第一末端和所述第二末端相鄰，所述第一組鰭結(jié)構(gòu)和所述第二組鰭結(jié)構(gòu)彼此間隔開； 形成多個電介質(zhì)帶，所述多個電介質(zhì)帶交織設(shè)置在所述第一組鰭結(jié)構(gòu)和所述第二組鰭結(jié)構(gòu)之間，用于它們之間的電絕緣； 以第一導(dǎo)電類型或與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的摻雜劑注入所述襯底； 在所述第一組鰭結(jié)構(gòu)和所述第二組鰭結(jié)構(gòu)之上形成一個或多個基本等距和平行的細(xì)長的柵極結(jié)構(gòu)，使得每個柵極結(jié)構(gòu)均垂直橫過所述第一組鰭結(jié)構(gòu)和所述第二組鰭結(jié)構(gòu)；形成由一個或多個摻雜半導(dǎo)體帶組成的第一組半導(dǎo)體帶，所述第一組半導(dǎo)體帶具有第一導(dǎo)電類型且分別縱長地形成在所述第一組鰭結(jié)構(gòu)之上；以及 形成由一個或多個 第二摻雜半導(dǎo)體帶組成的第二組半導(dǎo)體帶，所述第二組半導(dǎo)體帶具有第二導(dǎo)電類型且分別縱向地形成在所述第二組鰭結(jié)構(gòu)之上，其中，所述第一組半導(dǎo)體帶與所述第二組半導(dǎo)體帶電絕緣。
【文檔編號】H01L29/861GK103915486SQ201310684897
【公開日】2014年7月9日 申請日期:2013年12月12日 優(yōu)先權(quán)日:2012年12月31日
【發(fā)明者】范學(xué)實(shí), 張勝杰, 胡嘉欣, 梁銘彰, 吳顯揚(yáng), 謝文興, 黃靖方 申請人:臺灣積體電路制造股份有限公司