半導(dǎo)體裝置制造方法
【專利摘要】根據(jù)實(shí)施例，一種半導(dǎo)體裝置包括：基部，該基部包括具有導(dǎo)電性的安裝部分、和與該安裝部分絕緣的端子。該半導(dǎo)體裝置還包括:半導(dǎo)體部件，該半導(dǎo)體部件設(shè)置在安裝部分上，并且具有第一面和與第一面相對(duì)的第二面，該半導(dǎo)體部件在第一面上具有電連接至端子的電極，并且經(jīng)由第二面接觸安裝部分；和電阻部件，該電阻部件將安裝部分電連接至端子。該電阻部件的電阻值大于乘積ωC的倒數(shù)，其中，C是安裝部分與端子之間的電容值，而ω是從該半導(dǎo)體部件輸出的電信號(hào)的角頻率。
【專利說(shuō)明】半導(dǎo)體裝置
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)基于并且要求保護(hù)2012年12月27日提交的日本專利申請(qǐng)N0.2012-286241的優(yōu)先權(quán)的權(quán)益；其全部?jī)?nèi)容通過(guò)引用并入于此。
【技術(shù)領(lǐng)域】
[0003]實(shí)施例總體上涉及半導(dǎo)體裝置。
【背景技術(shù)】
[0004]許多半導(dǎo)體裝置包括處于其封裝中的半導(dǎo)體部件。由此，當(dāng)將半導(dǎo)體部件容納在封裝中時(shí)，存在因寄生電容而造成劣化特性的風(fēng)險(xiǎn)。因此，需要消除封裝感應(yīng)寄生電容的影響。
【專利附圖】

【附圖說(shuō)明】
[0005]圖1A和IB是例示根據(jù)第一實(shí)施例的半導(dǎo)體裝置的示意圖；
[0006]圖2A和2B是例示根據(jù)第一比較例的半導(dǎo)體裝置的示意圖；
[0007]圖3A和3B是例示根據(jù)第二比較例的半導(dǎo)體裝置的示意圖；
[0008]圖4A至4C是例示根據(jù)第一實(shí)施例的變型例的半導(dǎo)體裝置的示意性截面圖；以及
[0009]圖5A和5B是例示根據(jù)第二實(shí)施例的半導(dǎo)體裝置的示意圖。
【具體實(shí)施方式】
[0010]根據(jù)一實(shí)施例，半導(dǎo)體裝置包括:基部，該基部包括具有導(dǎo)電性的安裝部分，和與該安裝部分絕緣的端子。該半導(dǎo)體裝置還包括:半導(dǎo)體部件，該半導(dǎo)體部件設(shè)置在安裝部分上，并且具有第一面，和與第一面相對(duì)的第二面，該半導(dǎo)體部件具有電連接至第一面上的端子的電極，并且經(jīng)由第二面接觸安裝部分，和電阻部件，該電阻部件將安裝部分電連接至端子。該電阻部件的電阻值大于乘積《C的倒數(shù)，其中，C是安裝部分與端子之間的電容值，而ω是從該半導(dǎo)體部件輸出的電信號(hào)的角頻率。
[0011]下面，參照附圖對(duì)實(shí)施例進(jìn)行描述。應(yīng)注意到，附圖是示意性或簡(jiǎn)化的例示圖，而且每一個(gè)部件的厚度和寬度之間的關(guān)系和多個(gè)部件之間在尺寸上的比例可以不同于實(shí)際部分。而且，即使在描繪相同的部件時(shí)，相互尺度和比例也可以根據(jù)附圖不同地例示。應(yīng)注意到，在本申請(qǐng)的附圖和說(shuō)明書(shū)中，相同的數(shù)字被應(yīng)用于已經(jīng)在附圖中呈現(xiàn)并描述的構(gòu)成部分，從而省略了對(duì)這樣的構(gòu)成部分的重復(fù)性詳細(xì)描述。
[0012]第一實(shí)施例
[0013]圖1A和IB是例示根據(jù)第一實(shí)施例的半導(dǎo)體裝置I的示意圖。圖1A是例示安裝在基部10上的半導(dǎo)體部件20的立體圖。圖1B是例示半導(dǎo)體部件20的截面圖。
[0014]半導(dǎo)體裝置I設(shè)置有基部10和安裝在基部10上的半導(dǎo)體部件20?；?0包括:具有導(dǎo)電性的安裝部分13、和與該安裝部分13絕緣的端子15。半導(dǎo)體部件20被牢固地安裝在安裝部分13上。而且，半導(dǎo)體部件20具有處于與接觸安裝部分13的一面相對(duì)的一側(cè)上的、電連接至端子15的電極21。而且，安裝部分13和端子15經(jīng)由電阻部件30電連接。
[0015]如圖1A所示,基部10例如包括相互絕緣的多個(gè)端子15a至15h。端子15a至15h與安裝部分13絕緣。例如，基部10是陶瓷基板。安裝部分13是設(shè)置在陶瓷基板的頂表面IOa上的焊接盤(land)圖案，并且端子15a至15h例如是焊盤。焊接區(qū)圖案和焊盤例如是噴鍍?cè)阪噷由系陌鸬慕饘倌?。另選的是，樹(shù)脂基板可被用于基部10。
[0016]半導(dǎo)體部件20包括多個(gè)電極21。每一個(gè)電極21分別經(jīng)由金屬線連接至端子15a至15h。例如，半導(dǎo)體部件20是場(chǎng)效應(yīng)晶體管(FET)，并且包括源極電極21a、漏極電極21c、以及柵極電極21b。這里，作為半導(dǎo)體部件一側(cè)上的焊盤的電極21a至21c為方便起見(jiàn)和它們分別連接至的源極電極21a、漏極電極21c、以及柵極電極21b被稱作一樣的名稱。
[0017]源極電極21a經(jīng)由金屬線17分別連接至端子15a、15b、以及15c。柵極電極21b經(jīng)由另一金屬線17連接至端子15d。漏極電極21c經(jīng)由其它金屬線17分別連接至端子15e至 15h。
[0018]而且，電阻部件30將安裝部分13電連接至端子15a至15h中的一個(gè)。在該實(shí)施例中，電阻部件30將安裝部分13電連接至端子15a，并且端子15a電連接至源極電極21a。
[0019]上述安裝結(jié)構(gòu)是一個(gè)示例，并且該實(shí)施例不限于其。S卩，半導(dǎo)體部件20與多個(gè)端子15a至15h之間的任何連接都可以，只要在安裝部分13和匹配與安裝部分13的電位所需的端子之一之間經(jīng)由電阻部件30形成電連接即可。
[0020]如圖1B所示，半導(dǎo)體部件20具有處于第一面20a上的電極21，電極21電連接至端子15a。而且，電阻部件30將端子15a電連接至處于與第一面20a相對(duì)一側(cè)上的第二面20b。
[0021]更具體地說(shuō)，半導(dǎo)體部件20例如是FET，并且具有處于第一面20a上的源極電極21a、柵極電極21b以及漏極電極21c。而且，半導(dǎo)體部件20的多個(gè)電極中的源極電極21a電連接至端子15a。同時(shí)，端子15a經(jīng)由電阻部件30電連接至半導(dǎo)體部件20的第二面20b。
[0022]半導(dǎo)體部件20包括:設(shè)置在高電阻基板23上的溝道層25、和設(shè)置在溝道層25上的阻擋層27。該高電阻基板23例如是:碳化硅(SiC)基板、氮化鎵(GaN)基板、或者藍(lán)寶石基板。而且，溝道層25和阻擋層27分別包括GaN半導(dǎo)體。例如，溝道層25是GaN層，而阻擋層27是AlGaN層。
[0023]背表面電極29例如設(shè)置在高電阻基板23的第二面一側(cè)上。背表面電極29例如是金屬膜。而且，半導(dǎo)體部件20例如經(jīng)由焊料焊接至安裝部分13。因此，背表面電極29電連接至安裝部分13，從而變?yōu)楹桶惭b部分13相同的電位。S卩，端子15a電連接至背表面電極29。
[0024]源極電極21a和漏極電極21c與阻擋層27歐姆接觸，并且經(jīng)由阻擋層27電連接至溝道層25。因此，可以經(jīng)由溝道層25將電流從漏極電極21c提供給源極電極21a。BP,半導(dǎo)體部件20是水平FET，其包括與設(shè)置每一個(gè)電極的第一面20a平行的電流流動(dòng)通道。
[0025]柵極電極21b例如與阻擋層27肖特基接觸，因此被稱作肖特基柵極。而且，流過(guò)溝道層25的電流通過(guò)施加至柵極電極21b的柵極偏壓來(lái)控制。
[0026]上述半導(dǎo)體部件20是一個(gè)示例，并且根據(jù)該實(shí)施例的半導(dǎo)體部件不限于此。例如，該柵極結(jié)構(gòu)不限于肖特基柵極，并且可以是諸如金屬氧化物半導(dǎo)體(MOS)結(jié)構(gòu)的絕緣柵極。而且，溝道層25是半導(dǎo)體部件20的有源區(qū)，并且例如包括氮化鎵半導(dǎo)體。
[0027]半導(dǎo)體裝置2例如可以容納在密封罩中，或者可以用樹(shù)脂密封。而且，基部10可以直接安裝在電路板上。換句話說(shuō)，在此定義的封裝不僅限于在其中密封半導(dǎo)體部件20的封裝，而是還包括載體上芯片的形式。
[0028]圖2A和2B是例示根據(jù)第一比較例的半導(dǎo)體裝置2的示意圖。圖2A是例示安裝在基部40上的半導(dǎo)體部件20的立體圖。圖2B是半導(dǎo)體部件20的截面圖。
[0029]半導(dǎo)體裝置2包括基部40和安裝在基部40上的半導(dǎo)體部件20。基部40包括安裝部分43和多個(gè)端子45a至45h。安裝部分43具有導(dǎo)電性，并且端子45a至45h與安裝部分43電絕緣。半導(dǎo)體部件20安裝在安裝部分43上。半導(dǎo)體部件20的源極電極21a、柵極電極21b、和漏極電極21c分別經(jīng)由金屬線17電連接至端子45a至45h。[0030]圖2B例示了因在基部40上安裝半導(dǎo)體部件20而感應(yīng)的寄生電容CpC2以及C3。例如，通過(guò)在安裝部分43上安裝半導(dǎo)體部件20并將安裝部分43電連接至背表面電極29，在源電極21a與背表面電極29之間添加封裝感應(yīng)寄生電容C115同樣地，在柵極電極21b與背表面電極29之間添加寄生電容C2，并且在漏極電極21c與背表面電極29之間添加寄生電容C3。
[0031]例如，當(dāng)利用設(shè)置在導(dǎo)電硅基板上的氮化鎵(GaN) FET時(shí)，背表面與設(shè)置在半導(dǎo)體表面上的每一個(gè)電極之間的電氣距離充分地變窄，并且用于寄生電容C1至C3的值增加。因此，封裝感應(yīng)寄生電容的影響更嚴(yán)重。
[0032]圖3A和3B是例示根據(jù)第二比較例的半導(dǎo)體裝置3的示意圖。圖3A是例示安裝在基部50上的半導(dǎo)體部件20的立體圖。圖3B是半導(dǎo)體部件20的截面圖。
[0033]半導(dǎo)體裝置3包括基部50和安裝在基部50上的半導(dǎo)體部件20?；?0包括:具有導(dǎo)電性的安裝部分53、和端子55a至55h。端子55a至55c經(jīng)由連接部分53a電連接至安裝部分53，并且端子55d至55h與安裝部分53絕緣。半導(dǎo)體部件20的源極電極21a、柵極電極21b、以及漏極電極21c分別經(jīng)由金屬線17電連接至端子55a至55h。
[0034]圖3B例示了因在基部50上安裝半導(dǎo)體部件20而感應(yīng)的寄生電容C2和C3。在這種情況下，端子55a至55c連接至安裝部分53，并且變?yōu)楹秃蟊砻骐姌O29相同的電位，并由此不感應(yīng)寄生電容Q。同時(shí)，在連接至與安裝部分53電絕緣的端子的柵極電極21b和漏極電極21c中，在柵極電極21b與背表面電極29之間感應(yīng)寄生電容C2，而在漏極電極21c與背表面電極29之間感應(yīng)寄生電容C3。
[0035]在圖2B所示半導(dǎo)體裝置2中，分別在半導(dǎo)體部件20的源極電極21a與背表面電極29之間感應(yīng)C1，而在柵極電極21b與背表面電極29之間感應(yīng)C2。因此，在半導(dǎo)體部件20的柵極與源極之間提供串聯(lián)電容C1和C2。
[0036]當(dāng)半導(dǎo)體部件20的芯片狀態(tài)下的柵極與源極電容為Cgstl時(shí)，在安裝到基部50之后的柵極與源極電容Cgs2按下面的方程來(lái)表達(dá)。
[0037]Cgs2=Cg^C1 XC2Z(C^C2)...(I)
[0038]同時(shí)，在半導(dǎo)體裝置3中不感應(yīng)C1，并由此，在安裝到基部40上之后的柵極與源極電各Cgs3為
[0039]Cgs3=Cgs0+C2...(2).[0040]因?yàn)閇0041 ] C1X C2/ (CJC2) < C2...(3)，
[0042]所以Cgs2大于Cgs3。這不限于柵極與源極電容，而是漏極與源極電容也出現(xiàn)類似關(guān)系O
[0043]同時(shí)，在柵極與漏極之間提供串聯(lián)電容C2和C3，而不管端子與安裝部分之間是否存在連接。因此，柵極與漏極之間的寄生電容的影響小于柵極與源極之間或者漏極與源極之間的寄生電容。
[0044]按這種方式，在利用其中所有端子45a至45h與安裝部分43絕緣的基部40的半導(dǎo)體裝置2中，封裝感應(yīng)寄生電容的影響比利用其中端子的一部分和安裝部分53連接并且具有相同電位的基部50的半導(dǎo)體裝置3縮減更多。
[0045]然而，在半導(dǎo)體裝置2中，安裝部分43的電位是浮置電位。因此，半導(dǎo)體部件20的操作不穩(wěn)定，從而在施加大幅值電壓時(shí)可能導(dǎo)致部件擊穿。而且，安裝部分43可以保持更高電壓狀態(tài)，在這種狀態(tài)下，因半導(dǎo)體部件20的泄露而累積了電荷。因此，由于未固定安裝部分43的電位，因而可能存在對(duì)半導(dǎo)體裝置2的可靠性產(chǎn)生負(fù)面影響的風(fēng)險(xiǎn)。
[0046]相反的是，在本實(shí)施例中，如圖1A所示，端子15a和安裝部分13經(jīng)由電阻部件30電連接。因此，安裝部分13的電位針對(duì)端子15a穩(wěn)定地保持。
[0047]而且，電阻部件30并聯(lián)連接至源極電極21a與背表面電極29之間的寄生電容C1,如圖1B所示。隨著電阻部件30的電阻值R增加，半導(dǎo)體裝置I的柵極與源極電容Cgsl變得充分地更接近半導(dǎo)體裝置2的柵極與源極電容Cgs2。同時(shí)，隨著電阻部件30的電阻值R接近零，柵極與源極電容Cgsl變得充分地更接近半導(dǎo)體裝置3的柵極與源極電容Cgs3。也就是說(shuō)，柵極與源極電容Cgsl的有效值是Cgs2與Cgs3之間的中間值。
[0048]因此，根據(jù)該實(shí)施例的半導(dǎo)體部件20可以通過(guò)提供電阻部件30來(lái)減輕寄生電容C1和C2的影響。這個(gè)優(yōu)點(diǎn)不限于柵極與源極電容Cgsl，而是對(duì)于漏極與源極電容Cdsl可以按相同方式獲取該優(yōu)點(diǎn)。
[0049]電阻部件30的電阻值例如優(yōu)選地大于從寄生電容C1獲得的電抗的絕對(duì)值I I/WC1U這允許有效地縮減寄生電容C2的影響。應(yīng)注意到，ω (弧度/秒)是從半導(dǎo)體部件20輸出的電信號(hào)的角頻率，并且用下面的方程(4)表達(dá)。寄生電容C1還是端子15a與安裝部分13之間的電容值。
[0050]ω =2nf...(4)
[0051]例如，當(dāng)電信號(hào)為正弦波時(shí)，f是其頻率(Hz)。而且，當(dāng)電信號(hào)具有脈沖波形時(shí)，所輸出波長(zhǎng)的脈沖上升時(shí)間或脈沖降落時(shí)間被視為t (秒)，并且使用近似值f=0.35/t。
[0052]按這種方式，在本實(shí)施例中，減小了因?qū)雽?dǎo)體部件20安裝在封裝上而生成的寄生電容的影響，而且，在其上安裝有半導(dǎo)體部件20的安裝部分中實(shí)現(xiàn)電位的穩(wěn)定化。由此，變得可以改進(jìn)半導(dǎo)體部件20的性質(zhì)。
[0053]例如，可以通過(guò)減小半導(dǎo)體部件20的柵極與源極電容Cgsl和漏極至源極電容Cdsi的影響來(lái)改進(jìn)其切換速度。而且，在具有場(chǎng)板(FP)電極的半導(dǎo)體部件中，F(xiàn)P效應(yīng)可以通過(guò)穩(wěn)定化安裝部分13的電位而有效地保持。
[0054]例如，對(duì)于設(shè)置在硅基板上的GaN FET的情況來(lái)說(shuō)，該實(shí)施例可以有效地減輕寄生電容C1至C3的影響。而且，通過(guò)保持FP效應(yīng)，可以有效地提高部件擊穿電壓，并且還可以抑制被稱為所謂崩塌的電阻增加或減小。就是說(shuō)，通過(guò)減小寄生電容和提高因場(chǎng)板而造成的性質(zhì)，可以在設(shè)置在硅基板上的GaN FET中獲取協(xié)同效應(yīng)。
[0055]圖4A至4C是例示根據(jù)第一實(shí)施例的變型例的半導(dǎo)體部件的示意性截面圖。多個(gè)構(gòu)成部分分別安裝在基部10上，如圖1A所示。應(yīng)注意到，當(dāng)在下面的描述中提到“端子15”時(shí)，其指示端子15b至15h中的任一個(gè)。
[0056]圖4A所示的半導(dǎo)體部件60包括導(dǎo)電基板61和設(shè)置在其上的高電阻層63。該導(dǎo)電基板60例如是硅基板。高電阻層63是設(shè)置在導(dǎo)電基板與溝道層25之間的緩沖層?？闪磉x的是，半導(dǎo)體部件60可以是利用絕緣體上硅(SOI)基板的硅FEI。
[0057]在具有導(dǎo)電性的基板的半導(dǎo)體部件60中，背表面電極29的一部分大致移位至高電阻層63的背表面。因此，寄生電容C1至C3的值與在使用絕緣基板的情況下相比變得更大，如上所述。因此，通過(guò)本實(shí)施例來(lái)減小寄生電容C1至C3的影響更有利。
[0058]基板電阻Rs分別串聯(lián)添加至半導(dǎo)體部件60中的寄生電容Cp C2，以及C3。而且，基板電阻Rs串聯(lián)連接至電阻部件30。因此，隨著電阻部件30的電阻值R的增加而獲得類似優(yōu)點(diǎn)。就是說(shuō)，可以減小寄生電容C1X2以及C3的影響，并且還可以減小柵極至源極電容Cgsl和漏極至源極電容Cdsl的影響。
[0059]圖4B所示的半導(dǎo)體部件70是具有處于第一面70a上的陽(yáng)極35a和陰極35b的肖特基二極管。例如，肖特基結(jié)設(shè)置在陽(yáng)極35a與阻擋層27之間，而歐姆結(jié)設(shè)置在陰極35b與阻擋層27之間。
[0060]陽(yáng)極35a例如經(jīng)由金屬線17連接至端子15a。因此，在陽(yáng)極35a與背表面電極29之間添加寄生電容C4。陰極35b還經(jīng)由金屬線17連接至端子15，并且在陰極35b與背表面電極29之間添加寄生電容C5。根據(jù)該實(shí)施例，可以減小寄生電容C4和C5的影響，并且可以通過(guò)經(jīng)由電阻部件30在端子15a與背表面電極29之間電連接來(lái)減小陽(yáng)極至陰極電容的影響。
[0061]在圖4C所示的半導(dǎo)體部件80中，兩個(gè)FET80a和80b串聯(lián)連接。FET80a和80b牢固地安裝在一個(gè)安裝部分13上。因此，F(xiàn)ET80a的背表面電極29電連接至FET80b的背表面電極89，并且都變?yōu)橥浑娢?。而且，F(xiàn)ET80a的漏極電極21c和FET80b的源極電極81a例如經(jīng)由金屬線電連接。
[0062]FET80a的源極電極21a經(jīng)由金屬線17電連接至端子15a。端子15a和安裝部分13經(jīng)由電阻部件30電連接。由此，可以減小FETSOa的柵極至源極電容和漏極至源極電容的影響。
[0063]在這個(gè)示例中，F(xiàn)ET80a的漏極電極21c和端子15經(jīng)由金屬線17電連接。因此，在漏極電極21c與背表面電極29之間添加端子15的寄生電容C3。接著，寄生電容C3的影響還通過(guò)電阻部件30來(lái)減小，并且減小漏極至源極電容的影響。在柵極與漏極之間添加寄生電容C2和C3的串聯(lián)電容器。然而，其影響小于添加在柵極與源極之間添加的寄生電容以及在漏極與源極之間添加的寄生電容。
[0064]在FET80b中，在柵極電極81b與背表面電極89之間感應(yīng)寄生電容C4，而在柵極電極81c與背表面電極89之間感應(yīng)寄生電容C50而且，在FET80b的柵極與源極之間添加C3和C4的串聯(lián)電容器，而在漏極與源極之間添加C3和C5的串聯(lián)電容器。而且，在柵極與漏極之間提供C4和C5的串聯(lián)電容器。這些全部由與安裝部分13絕緣的端子15的寄生電容造成，并由此，針對(duì)FET80b的寄生電容的影響小于針對(duì)FET80的寄生電容的影響。[0065]因此，在半導(dǎo)體部件80中，F(xiàn)ETSOa的柵極至源極電容和漏極至源極電容可以通過(guò)經(jīng)由電阻部件30在端子15a與安裝部分13之間進(jìn)行電連接來(lái)減小。由此，可以改進(jìn)半導(dǎo)體部件80的性質(zhì)。如上所述，當(dāng)串聯(lián)連接的FET容納在一封裝中時(shí)，隨著FET的數(shù)量增加，寄生電容增加；然而，根據(jù)該實(shí)施例可以減小其影響。
[0066]在上面描述的例子中，F(xiàn)ETSOa和FETSOb中的每一個(gè)都是分離芯片；然而，可以使用單片地集成兩個(gè)FET的半導(dǎo)體部件。而且，可以串聯(lián)連接三個(gè)或更多個(gè)FET。
[0067]第二實(shí)施例
[0068]圖5A和5B是例示根據(jù)第二實(shí)施例的半導(dǎo)體裝置4的示意圖。圖5A是例示安裝在基部10上的半導(dǎo)體部件20的立體圖。圖5B是例示半導(dǎo)體部件20的截面圖。
[0069]半導(dǎo)體裝置4設(shè)置有基部10和安裝在基部10上的半導(dǎo)體部件20。半導(dǎo)體部件20包括:源極電極21a、漏極電極21c、以及柵極電極21b，并且全部分別經(jīng)由金屬線17連接至基部10的端子15a至15h。源極電極21a連接至端子15a、15b以及15c。柵極電極21b連接至端子15d。漏極電極21c連接至端子15e至15h。
[0070]在該實(shí)施例中，雙向二極管90和端子15a與安裝部分13之間的電阻部件30并聯(lián)設(shè)置。即，雙向二極管90的第一端子連接至端子15a，而第二端子連接至安裝部分13。
[0071]換句話說(shuō)，如圖5B所示，雙向二極管90和端子15a與半導(dǎo)體部件20的第二面20b之間的電阻部件30并聯(lián)設(shè)置。即，雙向二極管90電連接在端子15與背表面電極29之間。
[0072]雙向二極管90例如是雙向齊納二極管，并且可以被設(shè)置成任何擊穿電壓。例如，使用具有5V擊穿電壓的雙向齊納二極管。這允許安裝部分13的電位被抑制在±5V的范圍內(nèi)，從而半導(dǎo)體部件20穩(wěn)定地操作。而且，可以防止因施加高電壓而造成半導(dǎo)體部件20擊穿。
[0073]雖然已經(jīng)描述了特定實(shí)施例，但這些實(shí)施例僅通過(guò)示例的方式進(jìn)行呈現(xiàn)，而非旨在對(duì)本發(fā)明的范圍進(jìn)行限制。實(shí)際上，在此描述的新穎實(shí)施例可以按多種其它形式來(lái)具體實(shí)施；而且，可以在不脫離本發(fā)明的精神的情況下，按在此描述的實(shí)施例的形式進(jìn)行各種省略、替代以及改變。所附權(quán)利要求書(shū)及其等同物旨在覆蓋落入本發(fā)明的范圍和精神內(nèi)的這種形式或修改。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括: 基部，該基部包括具有導(dǎo)電性的安裝部分、和與該安裝部分絕緣的端子； 半導(dǎo)體部件，該半導(dǎo)體部件設(shè)置在安裝部分上，并且具有第一面和與該第一面相對(duì)的第二面，該半導(dǎo)體部件在第一面上具有電連接至端子的電極，并且經(jīng)由第二面接觸安裝部分；以及 電阻部件，該電阻部件將安裝部分電連接至端子， 該電阻部件的電阻值大于乘積《C的倒數(shù)，其中，C是安裝部分與端子之間的電容值，而ω是從該半導(dǎo)體部件輸出的電信號(hào)的角頻率。
2.根據(jù)權(quán)利要求1所述的裝置，還包括雙向二極管，該雙向二極管與安裝部件和端子之間的所述電阻部件并聯(lián)設(shè)置。
3.根據(jù)權(quán)利要求2所述的裝置，其中，該雙向二極管是雙向齊納二極管。
4.根據(jù)權(quán)利要求1所述的裝置，其中，該半導(dǎo)體部件是具有多個(gè)電極的晶體管，并且 該端子連接至所述多個(gè)電極中的源極電極。
5.根據(jù)權(quán)利要求1所述的裝置，其中，所述半導(dǎo)體部件具有平行于第一面的電流流動(dòng)通道。
6.根據(jù)權(quán)利要求1所述的裝置，其中，該半導(dǎo)體部件包括高電阻基板、設(shè)置在該高電阻基板上的溝道層、以及設(shè)置在溝道層上的阻擋層。
7.根據(jù)權(quán)利要求6所述的裝置，其中，所述溝道層和阻擋層包括氮化鎵半導(dǎo)體。
8.根據(jù)權(quán)利要求1所述的裝置，其中，該半導(dǎo)體部件包括硅基板、設(shè)置在所述硅基板上的高電阻層、以及設(shè)置在所述高電阻層上的溝道層。
9.根據(jù)權(quán)利要求8所述的裝置，其中，該溝道層包括氮化鎵半導(dǎo)體。
10.根據(jù)權(quán)利要求1所述的裝置，其中，該半導(dǎo)體部件包括串聯(lián)連接的多個(gè)場(chǎng)效應(yīng)晶體管。
11.根據(jù)權(quán)利要求1所述的裝置，其中，該端子具有和安裝部分相同的電位。
12.根據(jù)權(quán)利要求1所述的裝置，其中，該半導(dǎo)體部件是在第一面上具有陽(yáng)極和陰極的肖特基二極管，并且該陰極電連接至端子。
13.根據(jù)權(quán)利要求1所述的裝置，其中，該基部是陶瓷基板或樹(shù)脂基板。
14.一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括: 半導(dǎo)體部件，該半導(dǎo)體部件具有處于第一面上的電極、和平行于第一面的電流流動(dòng)通道； 端子，電連接至該電極；以及 電阻部件，該電阻部件將該端子電連接至處于與第一面相對(duì)一側(cè)上的第二面。
15.根據(jù)權(quán)利要求14所述的裝置，還包括雙向二極管，該雙向二極管與第二面和端子之間的所述電阻部件并聯(lián)設(shè)置。
16.根據(jù)權(quán)利要求14所述的裝置，其中，該電阻部件的電阻值大于乘積《C的倒數(shù)，其中，C是端子與第二面之間的電容值，而ω是從該半導(dǎo)體部件輸出的電信號(hào)的角頻率。
17.根據(jù)權(quán)利要求14所述的裝置，其中，該半導(dǎo)體部件是具有多個(gè)電極的晶體管，并且 該端子連接至所述多個(gè)電極中的源極電極。
18.根據(jù)權(quán)利要求14所述的裝置，其中，該端子具有和第二面相同的電位。
19.根據(jù)權(quán)利要求14所述的裝置，其中，該半導(dǎo)體部件包括高電阻基板、設(shè)置在該高電阻基板上的溝道層、以及設(shè)置在溝道層上的阻擋層。
20.根據(jù)權(quán)利要求14所述的裝置，其中，該半導(dǎo)體部件包括硅基板、設(shè)置在該硅基板上的高電阻層、以及 設(shè)置在高電阻層上的溝道層。
【文檔編號(hào)】H01L25/07GK103904067SQ201310729580
【公開(kāi)日】2014年7月2日 申請(qǐng)日期:2013年12月26日 優(yōu)先權(quán)日:2012年12月27日
【發(fā)明者】池田健太郎 申請(qǐng)人:株式會(huì)社東芝