高頻半導(dǎo)體裝置及其制造方法
【專利摘要】一種高頻半導(dǎo)體裝置，其中，在半導(dǎo)體基板的一個(gè)表面上，從該一個(gè)表面?zhèn)乳_始順序形成第一絕緣層、柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層、第二絕緣層和半導(dǎo)體層，并且高頻晶體管形成在半導(dǎo)體層面對未摻雜外延多晶硅層的位置，其間具有第二絕緣層。
【專利說明】高頻半導(dǎo)體裝置及其制造方法

【技術(shù)領(lǐng)域】
[0001]本公開的技術(shù)涉及包括具有所謂SOI (絕緣體上硅)型元件結(jié)構(gòu)的高頻晶體管的高頻半導(dǎo)體裝置及其制造方法。

【背景技術(shù)】
[0002]高頻晶體管已經(jīng)廣泛地用于例如高頻信號(hào)處理的目的，例如，諸如移動(dòng)電話和無線LAN的無線通訊設(shè)備的信號(hào)傳輸、信號(hào)接收和開關(guān)接收的信號(hào)等。
[0003]對于這樣的高頻晶體管，為了進(jìn)行高速運(yùn)行，要求相對于基板的小耦合電容(小寄生電容)。
[0004]因此，作為高頻晶體管，很久以來通常采用由諸如GaAs的化合物半導(dǎo)體的FET (場效應(yīng)晶體管)，其具有低耗電量，能簡單地形成復(fù)雜電路。
[0005]然而，在諸如GaAs-基裝置的化合物半導(dǎo)體-基裝置中，由于基板的材料以及增加基板直徑上的困難，材料成本比硅-基裝置的高。此外，響應(yīng)于實(shí)現(xiàn)小尺寸無線通訊設(shè)備和芯片上系統(tǒng)的要求，日益增加使這樣的裝置形成為與由硅-基裝置形成的外圍電路集成在一起的需求。
[0006]例如，取天線開關(guān)作為示例，在用于天線開關(guān)的高頻晶體管由化合物半導(dǎo)體-基FET形成的情況下，希望用于RF開關(guān)控制的CMOS解碼器或IPD(集成無源裝置)等作為外圍電路形成在不同的芯片上。通常，用于天線開關(guān)的高頻晶體管和外圍電路希望內(nèi)置成模塊。在用于天線開關(guān)的高頻晶體管和外圍電路二者形成在彼此不同的芯片上的情況下，制造成本增加。
[0007]因此，近年來，也已經(jīng)積極推動(dòng)采用SOI (絕緣體上硅)基板的天線開關(guān)裝置，該基板允許作為硅-基裝置的CMOS解碼器電路用作要安裝的外圍電路。
[0008]因?yàn)镾OI基板的優(yōu)點(diǎn)是允許減小寄生電容，所以可實(shí)現(xiàn)等于化合物-基半導(dǎo)體裝置的高性能天線開關(guān)裝置。
[0009]然而，發(fā)生由于高頻晶體管的自加熱導(dǎo)致的電特性降低。
[0010]這樣的自加熱因溝道區(qū)域的漏極端附近的碰撞電離而產(chǎn)生。特別是，在形成在SOI基板上的高頻晶體管中，支撐基板和硅層例如由氧化硅分隔，氧化硅是導(dǎo)熱率比硅的導(dǎo)熱率低兩個(gè)數(shù)量級(jí)或更低的材料。盡管硅的導(dǎo)熱率為144[W/(m*k)]，但是氧化硅的導(dǎo)熱率為非常小的 1.l[W/(m*k)]。
[0011]因此，溝道區(qū)域中產(chǎn)生的熱幾乎不可能釋放到直接在溝道下的區(qū)域。因此，在SO1-型裝置中，與體型(bulk-type)裝置(對于基板和溝道區(qū)域之間的基板分隔沒有氧化硅膜的裝置)相比，裝置自身的溫度變得很高，并且電特性降低。
[0012]關(guān)于MOS晶體管，已經(jīng)知曉SO1-型晶體管的熱釋放結(jié)構(gòu)，例如下面的專利文件I公開的結(jié)構(gòu)。在該熱釋放結(jié)構(gòu)中，通孔形成在SOI基板中支撐基板的晶體管的后表面的部分中，并且由金屬制造的導(dǎo)熱層從支撐基板的后表面形成到通孔的內(nèi)壁表面和內(nèi)部底表面。
[0013]關(guān)于雙極晶體管，已經(jīng)知曉具有SO1-型晶體管的其它熱釋放結(jié)構(gòu)的半導(dǎo)體裝置，例如具有下面專利文件2中公開的結(jié)構(gòu)。
[0014]在該半導(dǎo)體裝置中，在其上形成基板分隔絕緣層(第一絕緣層)的支撐基板(第一半導(dǎo)體層)上，第二半導(dǎo)體層(N-型半導(dǎo)體層，具體而言，N-型硅層3(段
[0006]))，并且第二氧化物膜4從基板分隔絕緣層側(cè)形成。此外，在第二氧化物膜4上，形成第三半導(dǎo)體層(N-型外延層5)，其具有其上形成裝置的SO1-型基板的分隔結(jié)構(gòu)。
[0015]在該N-型外延層5中，元件分隔絕緣膜形成在其中形成晶體管的區(qū)域周圍。在元件分隔絕緣膜中，形成在厚度方向上穿透以到達(dá)N-型硅層3的凹槽。未摻雜多晶硅膜7a和7b埋設(shè)在凹槽中，并且因此形成熱釋放用溝槽14。
[0016]關(guān)于高頻失真特性的改善，例如，已經(jīng)知曉下面非專利文件I中公開的結(jié)構(gòu)。
[0017]在所公開的技術(shù)中，關(guān)于其上形成高頻開關(guān)元件的SOI基板，穿透半導(dǎo)體基板101的溝槽形成前述元件的外圍。例如，通過離子注入技術(shù)注入氬，半導(dǎo)體基板101上形成損壞層(damage layer)。
[0018]在施加高頻時(shí)通過允許損壞層捕獲半導(dǎo)體基板中產(chǎn)生的載流子，防止了基板電容上的變化。此外，如溝槽中示出，通過在穿過半導(dǎo)體基板的電極處固定基板的電位，增強(qiáng)了防止基板電容變化的效果。
[0019]關(guān)于高頻失真特性的改善，已經(jīng)知曉下面非專利文件2中描述的采用多晶硅層的技術(shù)。
[0020]在該技術(shù)中，采用其中多晶硅層提供在半導(dǎo)體基板上的SOI基板。
[0021]因此,該技術(shù)具有允許未慘雜多晶娃在施加聞?lì)l時(shí)捕獲半導(dǎo)體基板中廣生載流子的效果。
[0022]引用列表
[0023]專利文獻(xiàn)
[0024]專利文件1:日本專利N0.3173147
[0025]專利文件2:日本專利N0.2500630
[0026]非專利文獻(xiàn)
[0027]非專利文件1:A.Botula, et.al, "A Thin-fIm S0I180nm CMOS RF SwitchTechnology，"Silicon Monolithic Integrated Circuits in RF Systems，2009。
[0028]非專利文件2:Daniel.C.Kerr，"Identificat1n of RF harmonic distort1non Si 基板 s and its reduct1n using a trap-rich layer, "Silicon MonolithicIntegrated Circuits in RF Systems，2008。


【發(fā)明內(nèi)容】

[0029]在前述專利文件I中描述的技術(shù)中，混合靠近通孔的底表面上由金屬制造的導(dǎo)熱層的晶體管和遠(yuǎn)離該底表面的晶體管。根據(jù)通孔和每個(gè)晶體管之間的距離，晶體管當(dāng)中熱釋放特性變化。
[0030]此外，在熱釋放特征均勻設(shè)置的情況下，可能希望為每個(gè)晶體管提供通孔。在此情況下，難以密集地設(shè)置晶體管，并且降低基板強(qiáng)度是不可避免的。
[0031]在前述專利文件2中描述的熱釋放結(jié)構(gòu)中，因?yàn)闊後尫磐ǖ烙蒒-型硅層和未摻雜多晶硅膜形成，所以獲得改善熱釋放的效果。
[0032]然而，在具有熱釋放結(jié)構(gòu)的裝置應(yīng)用于高頻應(yīng)用的情況下，因?yàn)橹位逄幱诟≈脿顟B(tài)，所以在施加高頻時(shí)產(chǎn)生載流子變化，這導(dǎo)致基板電容的變化，致使高頻失真特性降低。
[0033]在前述非專利文件I中描述的結(jié)構(gòu)中，施加高頻時(shí)半導(dǎo)體基板中產(chǎn)生的載流子被捕獲的部分不直接位于晶體管之下。因此，難以完全抑制載流子變化。
[0034]通常，作為高頻開關(guān)所用SOI基板的支撐基板，采用極高電阻的基板。因此，幾乎不可能獲得固定基板電位的效果。
[0035]在通過離子注入形成損壞層中，根據(jù)熱累積改變載流子捕獲能力，導(dǎo)致工藝數(shù)的進(jìn)一步增加，從而增加了制造成本。
[0036]在前述非專利文件2中描述的結(jié)構(gòu)中，存在多晶硅團(tuán)簇的很多晶界。因此，膜應(yīng)力降低晶體管特性的缺點(diǎn)尚未克服。
[0037]因此，希望提供一種高頻半導(dǎo)體裝置，其裝置結(jié)構(gòu)防止SOI基板上形成的高頻晶體管自加熱引起的熱損壞且具有適當(dāng)?shù)闹C波失真特性，并且提供制造高頻半導(dǎo)體裝置以實(shí)現(xiàn)上述裝置結(jié)構(gòu)的方法。
[0038]本公開技術(shù)實(shí)施例的高頻半導(dǎo)體裝置包括:第一絕緣層；柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層；第二絕緣層；半導(dǎo)體層；以及高頻晶體管，其中第一絕緣層、未摻雜外延多晶娃層、第二絕緣層和半導(dǎo)體層從半導(dǎo)體基板的一個(gè)表面開始順序形成在該一個(gè)表面上，并且該高頻晶體管形成在半導(dǎo)體層面對未摻雜外延多晶硅層的位置，其間具有第二絕緣層。
[0039]根據(jù)前述構(gòu)造，高頻晶體管形成在面對柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層的位置。未摻雜外延多晶硅層在外延生長時(shí)變?yōu)橹鶢罱Y(jié)晶的狀態(tài)。因此，即使未摻雜外延多晶硅層比較厚，膜應(yīng)力也很小，并且因此不降低高頻晶體管的高頻特性。此外，未摻雜外延多晶硅層是未摻雜層。因此，當(dāng)高頻信號(hào)施加到高頻晶體管時(shí)，在多晶硅層中感應(yīng)出載流子。結(jié)果，基板電容上的變化得到抑制，并且不降低高頻失真特性。
[0040]根據(jù)本公開技術(shù)的實(shí)施例的制造高頻半導(dǎo)體裝置的方法包括:在半導(dǎo)體基板上順序?qū)盈B第一絕緣層、具有通過摻雜有雜質(zhì)而降低的電阻的摻雜外延多晶硅層、柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層、第二絕緣層和半導(dǎo)體層；在半導(dǎo)體層中形成包括溝道區(qū)域的高頻晶體管；在半導(dǎo)體基板的多層配線層中形成電極層，該電極層以該電極層與該高頻晶體管之間的接觸塞連接到高頻晶體管；以及形成連接摻雜外延多晶硅層到接地電位的連接結(jié)構(gòu)。
[0041]在該制造方法中，形成柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層。因此，與根據(jù)上述本公開技術(shù)的高頻半導(dǎo)體裝置一樣，抑制了高頻特性的降低，特別是抑制了高頻失真特性的降低。
[0042]此外，摻雜外延多晶硅層形成在摻雜外延多晶硅層的半導(dǎo)體基板側(cè)上，并且其電位由連接結(jié)構(gòu)固定。因此，進(jìn)一步改善高頻特性。
[0043]此外，促成改善高頻特性的摻雜外延多晶硅層和未摻雜外延多晶硅層在制造所謂的SOI基板時(shí)形成，并且隨后形成連接結(jié)構(gòu)用于連接到接地電位。因此，允許改善特性的構(gòu)造容易地形成。此外，改善特性的效果不因熱累積和/或類似物而改變。
[0044]根據(jù)本公開技術(shù)的實(shí)施例，允許提供具有防止形成在SOI基板上的高頻晶體管的自加熱引起熱損壞且具有適當(dāng)諧波失真特性的裝置結(jié)構(gòu)的高頻半導(dǎo)體裝置以及制造高頻半導(dǎo)體裝置以實(shí)現(xiàn)前述裝置結(jié)構(gòu)的方法。

【專利附圖】

【附圖說明】
[0045]圖1是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的主要部分的示意性截面圖。
[0046]圖2a是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0047]圖2b是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0048]圖2c是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0049]圖2d是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0050]圖2e是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0051]圖3a是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0052]圖3b是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0053]圖4a是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0054]圖4b是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0055]圖5a是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0056]圖5b是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0057]圖6a是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0058]圖6b是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0059]圖7a是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0060]圖7b是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0061]圖8a是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0062]圖Sb是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0063]圖9a是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0064]圖9b是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0065]圖1Oa是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0066]圖1Ob是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0067]圖1la是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0068]圖1lb是根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0069]圖12是根據(jù)第二實(shí)施例的高頻半導(dǎo)體裝置的主要部分的示意性截面圖。
[0070]圖13a是根據(jù)第二實(shí)施例的高頻半導(dǎo)體裝置中熱釋放金屬布置的說明圖。
[0071]圖13b是根據(jù)第二實(shí)施例的高頻半導(dǎo)體裝置中熱釋放金屬布置的說明圖。
[0072]圖14是在其中熱釋放金屬提供在根據(jù)第二實(shí)施例的高頻半導(dǎo)體裝置中的情況下的示意性截面圖。
[0073]圖15是示出考慮根據(jù)第二實(shí)施例的高頻半導(dǎo)體裝置的結(jié)果的示意圖。
[0074]圖16是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的主要部分的示意性截面圖。
[0075]圖17a是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0076]圖17b是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0077]圖17c是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0078]圖17d是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0079]圖18a是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0080]圖18b是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0081]圖18c是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0082]圖18d是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0083]圖19a是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0084]圖19b是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0085]圖20a是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0086]圖20b是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0087]圖20c是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0088]圖21是根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的制造工藝的截面圖。
[0089]圖22是示出根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的另一個(gè)連接方法的制造工藝的截面圖。
[0090]圖23是示出根據(jù)第三實(shí)施例的高頻半導(dǎo)體裝置的再一個(gè)連接方法的制造工藝的截面圖。
[0091]圖24a是根據(jù)第四實(shí)施例的高頻半導(dǎo)體裝置的主要部分的示意性截面圖。
[0092]圖24b是根據(jù)第四實(shí)施例的高頻半導(dǎo)體裝置的主要部分的示意性截面圖。
[0093]圖25是根據(jù)第五實(shí)施例的高頻半導(dǎo)體裝置的主要部分的示意性截面圖。
[0094]圖26是作為考慮膜厚度的預(yù)想示出裝置結(jié)構(gòu)的示意圖。
[0095]圖27a是示出考慮膜厚度的結(jié)果的示意圖。
[0096]圖27b是示出考慮膜厚度的結(jié)果的示意圖。
[0097]圖28是示出考慮膜厚度的結(jié)果的示意圖。
[0098]圖29是示出考慮膜厚度的結(jié)果的示意圖。
[0099]圖30a是示出本公開技術(shù)的應(yīng)用示例的平表面的示意圖。
[0100]圖30b是示出本公開技術(shù)的應(yīng)用示例的截面的示意圖。

【具體實(shí)施方式】
[0101]將參考附圖描述本公開技術(shù)的實(shí)施例。該描述以下面的順序給出。
[0102]1.第一實(shí)施例:公開SOI外延層的結(jié)構(gòu)、熱釋放過孔結(jié)構(gòu)、接地連接結(jié)構(gòu)和制造這些結(jié)構(gòu)的方法的實(shí)施例。
[0103]2.第二實(shí)施例:公開虛設(shè)配線部分的實(shí)施例。
[0104]3.第三實(shí)施例:其中無源元件提供在支撐基板側(cè)的實(shí)施例。
[0105]4.第四實(shí)施例:其中提供裸芯(die)附接片代替支撐基板的實(shí)施例。
[0106]5.第五實(shí)施例:因?yàn)橹位宕嬖谟谇笆龅谝粚?shí)施例至前述第四實(shí)施例中，所以可省略表示半導(dǎo)體基板自身的實(shí)施例。
[0107]6.描述考慮摻雜外延多晶硅層和第二絕緣層的適當(dāng)厚度范圍
[0108]7.描述應(yīng)用示例。
[0109][1.第一實(shí)施例]
[0110]圖1示出了根據(jù)本公開技術(shù)第一實(shí)施例的高頻半導(dǎo)體裝置的主要部分的是示意性截面圖。
[0111]圖1所示的高頻半導(dǎo)體裝置RFDl具有基本基板結(jié)構(gòu)，其中半導(dǎo)體基板I用粘合劑23連接到支撐基板16。
[0112]各種層和各種膜形成在半導(dǎo)體基板I的支撐基板16側(cè)的表面(第一表面)上。此夕卜，高頻晶體管RFT形成在半導(dǎo)體層5a上居中的區(qū)域中。
[0113]首先，更加詳細(xì)地描述半導(dǎo)體基板I的第一表面(圖1中的底表面)上層疊的層以及裝置(高頻晶體管)。
[0114][1.1外延生長層的結(jié)構(gòu)]
[0115]從半導(dǎo)體基板I的第一表面(底表面)側(cè)開始，順序形成第一絕緣層2、摻雜外延多晶硅層3a、柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層3b和第二絕緣層4。
[0116]關(guān)于半導(dǎo)體基板1，可適當(dāng)采用例如具有500至2000 Qcm電阻率(二者均含本位)的高電阻率硅晶片。然而，硅晶片的電阻率不限于此。
[0117]關(guān)于第一絕緣層2，可優(yōu)選采用氧化硅膜，并且其厚度可希望為0.1至0.5 μ m，二者均含本位。應(yīng)注意，第一絕緣層2可由介電常數(shù)低于氧化硅膜的絕緣材料形成。
[0118]“柱狀結(jié)晶狀態(tài)的外延多晶硅層”是指在例如等于或高于1000攝氏度的溫度下通過采用外延生長技術(shù)形成的多晶硅層。在形成“柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層”中，可希望這樣的層在等于或高于1000攝氏度的溫度下形成。
[0119]在多晶硅層通過前述方法之外的方法形成的情況下，例如，在600至650攝氏度的溫度下形成，存在很多晶粒團(tuán)簇邊界，并且膜應(yīng)力很大。因此，在多晶硅沉積比較厚(等于或大于幾十微米)的情況下，膜應(yīng)力很大。結(jié)果，有以下顧慮，應(yīng)力可能通過薄第一絕緣層2加到裝置的溝道形成區(qū)域，導(dǎo)致裝置特性下降。
[0120]本公開技術(shù)的特征在于，直接在第二絕緣層4之上的膜(形成時(shí)緊跟在下方的膜)由“柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層”形成，以防止由膜應(yīng)力導(dǎo)致的這樣的特性降低(第一要求)。外延多晶硅層“未摻雜”的一個(gè)原因如下。在此情況下，當(dāng)高頻信號(hào)施加到高頻晶體管RFT的柵極、漏極和/或類似物時(shí)，感應(yīng)出高頻信號(hào)變化產(chǎn)生的載流子以減小基板電容的變化，并且防止高頻輸出的失真特性降低。
[0121]在滿足第一要求的情況下，根據(jù)本公開技術(shù)在防止特性降低上有一定的效果。因此，由附圖標(biāo)記(3a和3b)表示的“外延生長層”可不由如上所述兩層結(jié)構(gòu)構(gòu)造。
[0122]然而，在第一絕緣層2和第二絕緣層4之間的層由僅由未摻雜外延多晶硅層3b形成的單層膜構(gòu)造的情況下，可能希望的是該單層膜非常厚，以便減小基板的電容。因此，關(guān)注膜應(yīng)力增加到某種程度，即使“未摻雜”外延多晶硅層3b。此外，在未摻雜外延層考慮膜應(yīng)力而薄化的情況下，基板電容增加。此外，如稍后所描述，可能希望的是提供適合于有效連接未摻雜層到接地電位的低電阻層。
[0123]因此，包括柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層3b和摻雜外延多晶硅層3a的兩層結(jié)構(gòu)是所希望的(第二要求)。
[0124]可希望將柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層3b設(shè)置在靠近裝置的一側(cè)上，以便通過感應(yīng)出由高頻信號(hào)變化導(dǎo)致的載流子而改善高頻失真特性。邏輯上，摻雜外延多晶硅層3a位于遠(yuǎn)離裝置的一側(cè)(靠近半導(dǎo)體基板I的一側(cè))。
[0125]“摻雜”是指“摻雜有雜質(zhì)”，并且雜質(zhì)的導(dǎo)電類型可為N型或P型。此外，作為雜質(zhì)摻雜方法，考慮到外延生長的連續(xù)執(zhí)行，可期望這樣的方法，其中雜質(zhì)在外延生長的第一階段的生長期間引入，并且這樣的雜質(zhì)引入在生長的中間階段停止以形成未摻雜層。摻雜外延多晶硅層3a也可希望在例如等于或高于1000攝氏度下形成，以獲得柱狀結(jié)晶的狀態(tài)。
[0126]關(guān)于摻雜外延多晶娃層3a和未摻雜外延多晶娃層3b的希望厚度以及引入雜質(zhì)的種類和希望濃度，稍后將進(jìn)行描述。
[0127]即使第二絕緣層4很薄，在未摻雜外延多晶硅層3b的電位如稍后所述固定的情況下，這樣的薄也不大改變基板的電容?？紤]到熱釋放特性的改善，希望第二絕緣層4很薄，如稍后所述。此外，因?yàn)榈诙^緣層4是位于單晶硅(半導(dǎo)體基板I)和多晶硅層之間的膜，所以考慮不給膜以應(yīng)力，薄氧化硅膜等可適合于用于第二絕緣層4。
[0128]從前述可見，第一要求(柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層3b的存在)是大為希望的要求，并且第二要求(摻雜外延多晶硅層3a的附加)是附加的要求，盡管是非常希望的要求。
[0129]接下來，將描述晶體管結(jié)構(gòu)、熱釋放結(jié)構(gòu)(第三要求)和接地連接結(jié)構(gòu)(第四要求)。應(yīng)注意，第三要求和第四要求可單獨(dú)或者彼此結(jié)合地加到前述第一要求，或者可單獨(dú)或彼此結(jié)合地加到前述第一要求和前述第二要求。
[0130][1.2.晶體管結(jié)構(gòu)]
[0131]半導(dǎo)體層5a位于在第二絕緣層4下。如稍后所描述，半導(dǎo)體層5a例如可通過薄化新的半導(dǎo)體基板而形成。
[0132]在半導(dǎo)體層5a中，元件分隔(絕緣)層5b存在于形成高頻晶體管RFT的區(qū)域之外的區(qū)域(圖1中占據(jù)半導(dǎo)體層5a的主要面積的區(qū)域)中。
[0133]在元件分隔層5b之外的半導(dǎo)體層5a的區(qū)域中，兩個(gè)源漏區(qū)域(S/D) 7和8形成為彼此遠(yuǎn)離。源漏區(qū)域7和8之間的區(qū)域是高頻晶體管RFT的溝道形成區(qū)域5c。在高頻晶體管RFT的溝道導(dǎo)電類型為N型的情況下，N-型雜質(zhì)以高濃度引入到源漏區(qū)域7和8，并且P-型雜質(zhì)引入到溝道形成區(qū)域5c。
[0134]在溝道形成區(qū)域5c之下(形成時(shí)在上方)，層疊由薄氧化硅膜等制造的柵極絕緣膜9和柵極電極6。
[0135]柵極電極6通過第一層間絕緣膜14a中的接觸體連接到第一配線層14b中的柵極配線層12a。源漏區(qū)域7連接到第一配線層14b中的源漏電極12b。類似地，源漏區(qū)域8連接到第一配線層14b中的源漏電極12c。
[0136]應(yīng)注意，在圖1所示的示例中，在第一配線層14b之下(形成時(shí)在上方)，第二層間絕緣膜14c、第二配線層14d和第三層間絕緣膜14e以該順序?qū)盈B。然而，本公開技術(shù)不限于這樣的構(gòu)造。
[0137]此外，圖1僅示出了一個(gè)端子連接結(jié)構(gòu)，提供為輸入且輸出信號(hào)或輸入所施加的電壓。在全部高頻半導(dǎo)體裝置中，提供如上所述的多個(gè)端子連接結(jié)構(gòu)(見稍后描述的圖30a和圖30br)。
[0138]圖1所示的端子連接結(jié)構(gòu)可具有內(nèi)部配線部分，其中，例如，第一配線層14b中的配線層12e和第二配線層14d中的配線層13由接觸塞11連接。
[0139]連接過孔Va從半導(dǎo)體基板I的后表面(圖1中的頂表面)形成以到達(dá)配線層12e。導(dǎo)電連接膜20a從連接過孔Va的內(nèi)部底表面通過連接過孔Va的內(nèi)壁表面形成以到達(dá)半導(dǎo)體基板I的后表面(圖1中的頂表面)。在半導(dǎo)體基板I的后表面上的部分連接膜20a上，形成外連接端(這里的BGA端子22)。因此，BGA端子22用BGA端子與內(nèi)部配線部分之間的連接膜20a連接到內(nèi)部配線部分。
[0140]應(yīng)注意，內(nèi)部配線部分直接或通過另外的元件連接到高頻晶體管RFT。
[0141]BGA端子22的周圍和連接過孔Va的內(nèi)部可覆蓋有諸如樹脂21的絕緣保護(hù)膜。
[0142]相反，支撐基板16接合到設(shè)有BGA端子22側(cè)的相反側(cè)，也就是第三層間絕緣膜14e具有粘合劑23的底表面。
[0143]考慮到強(qiáng)度和材料成本，希望支撐基板16為由玻璃等制造的基板。作為選擇，在幫助熱釋放方面，即使僅稍微地幫助，希望支撐基板16是由導(dǎo)熱率較高的材料制造的基板，例如，氧化鋁陶瓷和氮化鋁。
[0144]具有圖1所示主要部分的高頻半導(dǎo)體裝置RFDl具有如所示的至少一個(gè)高頻晶體管RFT。然而，半導(dǎo)體層5a由硅制造的原因是便于與其它電路(外圍電路)整體形成，與后述的應(yīng)用示例的天線開關(guān)一樣。通常，高頻晶體管之外的元件包括在高頻半導(dǎo)體裝置RFDl中。
[0145]高頻晶體管RFT形成在面對柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層3b的位置，其間具有第二絕緣層4。詞語“形成在面對未摻雜外延多晶硅層3b的位置”是指其中至少未摻雜外延多晶硅層3b直接位于高頻晶體管RFT的溝道形成區(qū)域5c之上或者直接在其之下(在圖1的情況下直接在其之上)的狀態(tài)。
[0146][1.3熱釋放結(jié)構(gòu)]
[0147]圖1所示的高頻半導(dǎo)體裝置RFDl除了連接過孔Va外具有其它形狀的至少一個(gè)過孔(熱釋放過孔Vb)。更具體而言，熱釋放過孔Vb的內(nèi)壁表面形成正錐形形狀。相反，前述連接過孔Va的內(nèi)壁表面形成倒錐形形狀。兩個(gè)過孔形狀之間存在這樣差別的原因如下。絕緣膜19留在過孔Va的內(nèi)壁表面上，從而連接膜20a和摻雜外延多晶硅層3a和/或類似物不在連接過孔Va側(cè)上的過孔Va的內(nèi)壁表面上電短路，并且絕緣膜19不留在熱釋放過孔Vb的內(nèi)壁表面上。
[0148]在熱釋放過孔Vb的內(nèi)部底表面和內(nèi)壁表面上，形成熱連接膜20b作為“熱連接構(gòu)件”。因此，摻雜外延多晶硅層3a和未摻雜外延多晶硅層3b通過熱連接膜20b熱連接到半導(dǎo)體基板I。通過這樣熱連接的熱釋放通道由圖1中的附圖標(biāo)記“Rt2”表示。
[0149]應(yīng)注意，除了前述的熱釋放通道外，作為主要熱釋放通道，還存在由附圖標(biāo)記“RU”表示的通道，其中熱量通過第一絕緣層2，其靠近作為半導(dǎo)體基板I的熱發(fā)生源的高頻晶體管RFT。盡管取決于第一絕緣層2的厚度，但是通過熱釋放通道Rtl的熱釋放效果隨著其靠近熱源而通常更高。
[0150]作為其它通道，存在其中熱量從絕緣膜19、連接膜20a和BGA端子22通過到外面的熱釋放通道以及其中熱量在多層配線層中散發(fā)且隨后通過支撐基板16的熱釋放通道。然而，與圖1所示的兩個(gè)熱釋放通道相比，上述熱釋放通道的熱釋放效果不高。
[0151]因此，對于防止熱量導(dǎo)致的高頻特性下降，熱釋放過孔Vb是有效的，其有效地通過由高導(dǎo)熱率的材料制造的熱連接膜20b傳導(dǎo)熱量到半導(dǎo)體基板I。熱連接構(gòu)件(熱連接膜20b)的導(dǎo)熱率高于第一絕緣層2的導(dǎo)熱率。因此，不能通過圖1中的熱釋放通道Rtl傳導(dǎo)的部分熱量允許繞道到熱釋放通道Rt2。
[0152]應(yīng)注意，如圖1所示，通過導(dǎo)電層、接觸體和與柵極配線層12a同時(shí)形成的第一配線層14b，在熱釋放過孔Vb的內(nèi)部底部分中從熱連接膜20b有效地延伸了熱釋放通道，以便改善熱釋放特性。例如，在很多釋放熱量的元件密集設(shè)置的情況下，半導(dǎo)體基板I的溫度可能在某些情況下增高?？赡芟Ｍ哂懈邔?dǎo)熱率的導(dǎo)電構(gòu)件延伸到靠近支撐基板16的位置作為在此情況下的輔助熱釋放通道，以還在支撐基板16側(cè)上進(jìn)一步有效地實(shí)現(xiàn)熱釋放。這樣，可能更希望利用配線層的熱釋放通道進(jìn)一步延伸超過圖1所示的第一配線層，從而如果空間允許則利用第二配線層等。
[0153][1.4接地連接結(jié)構(gòu)]
[0154]在圖1的第一配線層14b中，由附圖標(biāo)記“12d”表示的構(gòu)造是配線層，其中接地電位從外面通過所示的BGA端子22或未示出的其它BGA端子提供。這樣的配線層下面稱為接地配線層12d。
[0155]接地配線層12d通過接觸塞10連接到摻雜外延多晶硅層3a。因此，當(dāng)高頻信號(hào)施加到高頻晶體管RFT時(shí)，摻雜外延多晶硅層3a和未摻雜外延多晶硅層3b的電位是穩(wěn)定的，因此抑制了基板電容的變化。
[0156]此外，半導(dǎo)體基板I還希望固定到接地電位。在此情況下，在熱連接膜20b由諸如金屬膜的導(dǎo)電膜形成的情況下，熱釋放通道Rt2還用作接地電位固定通道，并且特性穩(wěn)定性得到進(jìn)一步改善。
[0157]如上所述，在除了前述第一要求和前述第二要求外應(yīng)用第三要求(熱釋放結(jié)構(gòu))和第四要求(接地連接結(jié)構(gòu))的至少一個(gè)的情況下，實(shí)現(xiàn)了熱釋放和接地連接二者。不言而喻，希望應(yīng)用第三要求和第四要求二者。然而，當(dāng)應(yīng)用其中一個(gè)時(shí)，允許實(shí)現(xiàn)熱釋放和接地連接。
[0158]因此，獲得了有效防止高頻晶體管RFT的高頻特性下降(包括抑制高頻失真)的優(yōu)點(diǎn)。
[0159][1.5制造方法]
[0160]接下來，將參考附圖描述制造根據(jù)本公開技術(shù)的第一實(shí)施例的高頻半導(dǎo)體裝置的方法。圖2a至圖1lb示出了根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置的截面圖。這些截面圖示出了與圖1的完成的裝置的截面對應(yīng)的制造中途的截面。
[0161]圖2a至圖2e示出了形成SOI (絕緣體上娃)基板的方法示例(工作示例)
[0162]如圖2a所示，在半導(dǎo)體基板(例如高電阻率硅晶片，具有500至2000Qcm的電阻，二者均含本位)I上，形成第一絕緣層2。第一絕緣層2可優(yōu)選由氧化硅膜形成，并且其厚度可希望為0.1至0.5 μ m，二者均含本位。希望這樣厚度范圍的原因?qū)⑸院竺枋觥?br> [0163]隨后，如圖2b所示，在第一絕緣層2上，可形成未示出的非晶硅，其厚度例如為約50至約300nm，二者均含本位。形成非晶硅以便實(shí)現(xiàn)隨后的適當(dāng)?shù)耐庋由L。然而，非晶硅不是必須形成。
[0164]其后，以高濃度摻雜有雜質(zhì)的外延多晶硅層3a通過外延生長法形成，并且隨后，連續(xù)地形成未摻雜外延多晶硅層3b。
[0165]形成外延多晶硅層3a的溫度例如可為1000至1050攝氏度，二者均含本位。外延多晶硅層3a例如可利用二氯硅烷(SiH2Cl2)形成。作為摻雜的原料，例如，可選擇乙硼烷(B2H6)、磷化氫(PH3)和三氫化砷(AsH3)的任何一個(gè)。雜質(zhì)濃度范圍可為I X 117至IX 121 [原子/cm3]，二者均含本位，并且可希望為約I X 120 [原子/cm3]。摻雜有高濃度雜質(zhì)的外延多晶硅層3a的膜厚度可希望為約0.5至約5.0 μ m，二者均含本位。
[0166]隨后,連續(xù)地形成未摻雜外延多晶娃層3b。未摻雜外延多晶娃層例如也可利用例如二氯硅烷在1000至1050攝氏度下形成，二者均含本位。未摻雜外延多晶硅層3b的膜厚度優(yōu)選可等于或大于45 μ m,并且可希望為約45至約50 μ m, 二者均含本位。希望這樣膜厚度范圍的原因?qū)⑸院竺枋觥?br> [0167]應(yīng)注意，未摻雜外延多晶硅層3b可以幾批形成。此外，特點(diǎn)在于，在兩層外延多晶硅層當(dāng)中，至少未摻雜外延多晶硅層3b在生長后處于柱狀結(jié)晶狀態(tài)，并且是低應(yīng)力膜，其膜應(yīng)力為約2至約5MPa，二者均含本位(在前述示例中，兩個(gè)層都處于柱狀結(jié)晶狀態(tài))。這樣，在本公開技術(shù)中，具有較大厚度且在膜應(yīng)力上具有深刻作用的“未摻雜”層形成為“柱狀結(jié)晶狀態(tài)的外延多晶硅層”(第一要求)的狀態(tài)是極希望的。
[0168]接下來，如圖2c所示，重新制備半導(dǎo)體基板5，并且第二絕緣層4形成在基板表面上。
[0169]其后，如圖2d所不,完成圖2b的工藝后的半導(dǎo)體基板I和完成圖2c的工藝后的半導(dǎo)體基板5利用已知的基板接合技術(shù)連接在一起。
[0170]在將基板彼此接合后，半導(dǎo)體基板5被切開且利用已知的研磨技術(shù)從與其上存在連接的第二絕緣層4的表面的相反側(cè)的后表面研磨以獲得所希望的厚度。
[0171]在前述切割和前述研磨后，如圖2e所示，獲得應(yīng)用本公開技術(shù)的SOI基板。
[0172]接下來，將利用圖3a和圖3b描述在圖2e所示SOI基板上形成裝置的流程。
[0173]在圖3a所示的步驟中，通過圖案化，利用未示出的抗蝕劑掩模，在半導(dǎo)體基板5中蝕刻在其中形成諸如FET (高頻晶體管RFT)的元件的部分之外的區(qū)域中的硅。用于形成元件分隔層5b的氧化硅膜埋設(shè)在半導(dǎo)體基板5已經(jīng)蝕刻的部分中。
[0174]其后，通過CMP平坦化該表面。因此，半導(dǎo)體基板5變?yōu)榫哂蓄A(yù)定厚度的半導(dǎo)體基板層5a。隨后，元件分隔層5b形成在半導(dǎo)體基板層5a中，并且元件分隔層5b之外的半導(dǎo)體層區(qū)域變?yōu)橛糜谛纬稍挠性磪^(qū)域。
[0175]此外，在其中形成FET(高頻晶體管RFT)的位置附近鉆孔形成達(dá)到高濃度層的接觸孔，鉆孔形成的接觸孔填充有導(dǎo)電材料，并且去除導(dǎo)電材料的多余部分。作為導(dǎo)電材料，例如，包含高濃度雜質(zhì)的非晶硅可是合適的。因此，如圖3a所示，形成接觸塞10，其在表面開始達(dá)到摻雜外延多晶硅層3a。
[0176]FET利用現(xiàn)有技術(shù)形成。
[0177]首先，柵極絕緣膜9形成在半導(dǎo)體基板上。隨后，例如，可形成要成為柵極電極6的鶴娃化物(tungsten polycide)。利用光刻和干蝕刻技術(shù)處理所形成的要變?yōu)闁艠O電極6的多晶硅化鎢膜和所形成的柵極絕緣膜9，從而前述柵極電極僅留在所希望的區(qū)域中。柵極絕緣膜9可留在沒有處理的柵極電極6周圍。
[0178]在光刻和干蝕刻中，與柵極絕緣膜9和柵極電極6具有相同結(jié)構(gòu)的層疊體還留在要連接到圖1的熱釋放過孔Vb的位置。隨后，源漏區(qū)域7和源漏區(qū)域8例如可利用未示出的掩模層通過選擇性離子注入而形成。
[0179]接下來，如圖3b所示，形成絕緣層14(圖1所示的第一層間絕緣膜14a)的部分，在第一層間絕緣膜14a中與源漏電極、柵極配線層和接地配線層對應(yīng)的部分中進(jìn)行鉆孔，鉆孔所形成的孔填充有諸如鎢的導(dǎo)電膜，以形成接觸塞11。
[0180]此外，第一配線層14b、作為絕緣層14 一部分的第二層間絕緣膜14c、第二配線層14d、以及作為絕緣層14另一部分的第三層間絕緣膜14e以該順序?qū)盈B且形成(各層的附圖標(biāo)記見圖1)。
[0181]應(yīng)注意，在形成諸如第一配線層14b的配線層中，可采用通過光刻和干蝕刻技術(shù)處理導(dǎo)電膜的方法以及利用所謂鑲嵌互連(damascene interconnect)技術(shù)的方法之一。
[0182]此外，關(guān)于形成配線層和接觸塞，已經(jīng)描述了該示例中兩層結(jié)構(gòu)的情況。然而，其層數(shù)可根據(jù)需要為任何數(shù)量。
[0183]將利用圖4a至圖1lb描述形成連接過孔Va和熱釋放過孔Vb的方法。
[0184]如圖4a所示，絕緣支撐基板16采用粘合劑23接合到通過圖3b的工藝形成的絕緣層14側(cè)。任何材料可用于粘合劑，只要允許用其將支撐基板粘合到絕緣層14偵U。
[0185]接下來，如圖4b所示，半導(dǎo)體基板I利用已知的技術(shù)薄化，例如背面研磨(BGR)。
[0186]隨后，如圖5a所示，抗蝕劑17形成圖4b中薄化的半導(dǎo)體基板I上，并且抗蝕劑17圖案化以在要設(shè)置熱釋放過孔Vb的區(qū)域中進(jìn)行鉆孔。
[0187]接下來，熱釋放過孔Vb的處理通過干蝕刻實(shí)現(xiàn)，從而過孔的內(nèi)壁表面在蝕刻時(shí)形成正錐形形狀。
[0188]正置漸縮形狀的蝕刻例如可根據(jù)下面的具體工藝實(shí)現(xiàn)。
[0189]如圖5b所示，半導(dǎo)體基板I通過干蝕刻技術(shù)處理。此時(shí)，蝕刻執(zhí)行為使第一絕緣層2構(gòu)成蝕刻終止體，并且加工的表面形成正錐形形狀。
[0190]為了在蝕刻中獲得正錐形形狀，重復(fù)采用兩階段式蝕刻，這是所謂的Bosch(商標(biāo)(公司)名稱)式，以及作為非Bosch式的常規(guī)的一個(gè)階段式蝕刻。在兩階段式蝕刻中，實(shí)施其中主要執(zhí)行處理的第一步驟和其中主要執(zhí)行側(cè)壁保護(hù)的第二步驟。一個(gè)階段式蝕刻是僅包括前述第一步驟而不包括第二步驟的蝕刻。
[0191]在兩階段式蝕刻中，例如，六氟化硫(SF6)和氧(O2)的混合氣體可用在第一步驟(蝕刻步驟)中，并且八氟環(huán)丁烷(C4F8)用在第二步驟(側(cè)壁保護(hù)層的沉積步驟)中。
[0192]此外，在一個(gè)階段式蝕刻中，采用六氟化硫(SF6)和氧(O2)的混合氣體。
[0193]通過這樣的采用兩個(gè)階段式和一個(gè)階段式的蝕刻方法，所處理孔的側(cè)表面形成如圖5b所示的正錐形形狀。在具有前述氣體的蝕刻中，當(dāng)氧化硅(第一絕緣層2)暴露時(shí)，不對氧化硅執(zhí)行蝕刻，并且第一絕緣層2用作蝕刻終止體。
[0194]隨后，如圖6a所示，通過轉(zhuǎn)換其中蝕刻第一絕緣層2的條件進(jìn)行蝕刻工藝。
[0195]在該蝕刻工藝中，采用四氟化碳(CF4)、三氟甲烷(CHF3)、氧(O2)和氬(Ar)的混合氣體。蝕刻中所用的混合氣體可為前述氣體之外的氣體，只要所用的氣體是在絕緣膜的現(xiàn)有工藝進(jìn)行時(shí)所用的氟基氣體即可。
[0196]在絕緣層的蝕刻條件中，在摻雜外延多晶硅層3a暴露時(shí)的階段，蝕刻停止進(jìn)行，并且摻雜外延多晶硅層3a用作蝕刻終止體。
[0197]隨后，如圖6b所示，外延多晶硅層(3a和3b)利用第二絕緣層4作為蝕刻終止體而經(jīng)受蝕刻工藝。
[0198]在該蝕刻中，與在上述半導(dǎo)體基板I的蝕刻中形成正錐形形狀一樣，兩階段式蝕刻與一個(gè)階段式蝕刻一同被使用。
[0199]在兩階段式蝕刻中，例如，六氟化硫(SF6)和氧(O2)的混合氣體可用在第一步驟(蝕刻步驟)中，并且八氟環(huán)丁烷(C4F8)用在第二步驟(側(cè)壁保護(hù)層的沉積步驟)中。
[0200]此外，在一個(gè)階段式蝕刻中，采用六氟化硫(SF6)和氧(O2)的混合氣體。
[0201]通過這樣的采用兩階段式和一個(gè)階段式一起的蝕刻方法，處理的孔的側(cè)表面形成正錐形形狀，如圖6b所示。在采用前述氣體的蝕刻中，當(dāng)氧化硅(第二絕緣層4)暴露時(shí)，相對于氧化硅停止進(jìn)行蝕刻，并且第二絕緣層4用作蝕刻終止體。
[0202]其后，剝離抗蝕劑17。
[0203]接下來，將利用圖7a至圖9b描述連接過孔Va的處理。
[0204]連接過孔Va通過干蝕刻處理成倒錐形形狀。
[0205]首先，如圖7a所示，干蝕刻阻力較高的干膜抗蝕劑18形成為圖案化其中鉆有連接過孔Va的部分。此時(shí)，熱釋放過孔Vb的開口用干膜抗蝕劑18密封。
[0206]接下來，如圖7b所示，利用第一絕緣層2作為蝕刻終止體，通過蝕刻處理半導(dǎo)體基板I。
[0207]在該蝕刻中，執(zhí)行兩階段式蝕刻，其中六氟化硫(SF6)和氧(O2)的混合氣體用在第一步驟(蝕刻步驟)中，而八氟環(huán)丁烷(C4F8)用在第二步驟(沉積步驟)中。因此，如圖7b所示，半導(dǎo)體基板I的孔的側(cè)表面形成倒錐形形狀。
[0208]接下來，如圖8a所示，利用外延多晶硅層(3a和3b)作為蝕刻終止體，通過蝕刻處理第一絕緣層2。
[0209]在蝕刻中，采用四氟化碳(CF4)、三氟甲烷(CHF3)、氧(O2)和氬(Ar)的混合氣體。
[0210]應(yīng)注意，蝕刻工藝中所用的混合氣體可為前述氣體之外的氣體，只要所用的氣體是絕緣膜的現(xiàn)有工藝進(jìn)行時(shí)所用的氟基氣體即可。
[0211]接下來，如圖Sb所示，利用第二絕緣層4作為蝕刻終止體，通過蝕刻處理外延多晶娃層(3a和3b) ο
[0212]在蝕刻中，通過兩階段式蝕刻，其中在第一步驟(蝕刻步驟)中采用六氟化硫(SF6)和氧(O2)的混合氣體，并且在第二步驟(沉積步驟)中采用八氟環(huán)丁烷(C4F8),執(zhí)行處理來獲得倒錐形形狀。
[0213]接下來，如圖9a所示，利用構(gòu)成第一配線層的配線層12e作為蝕刻終止體，通過蝕刻處理第二絕緣層4、元件分隔層5b和絕緣層14(更準(zhǔn)確地說，第一層間絕緣膜14a)。
[0214]在這樣的蝕刻條件下，利用四氟化碳(CF4)、三氟甲烷(CHF3)、氧(O2)和氬(Ar)的混合氣體執(zhí)行蝕刻。
[0215]蝕刻中所用的混合氣體可為前述氣體之外的氣體，只要所用的氣體是絕緣膜的現(xiàn)有工藝進(jìn)行時(shí)所用的氟基氣體即可。此外，前述氣體用在要蝕刻的絕緣膜由氧化硅制造的情況下，并且所用的氣體可根據(jù)絕緣膜類型適當(dāng)改變。
[0216]其后，剝離處理連接過孔Va時(shí)所用的干膜抗蝕劑18。
[0217]將利用圖1Oa至圖1lb描述在連接過孔Va中形成連接膜20a以及同時(shí)在熱釋放過孔Vb中形成熱連接膜20b的工藝。
[0218]首先，如圖1Oa所示，形成絕緣膜19。絕緣膜19利用等離子體CVD形成。
[0219]隨后，如圖1Ob所示，在圖1Oa中形成的絕緣膜19上執(zhí)行全表面回蝕刻。作為蝕刻條件，利用四氟化碳(CF4)、三氟甲烷(CHF3)、氧(O2)和氬(Ar)的混合氣體采用具有高各向異性的條件。各向異性蝕刻中所用的混合氣體可為前述氣體之外的氣體，只要所用的氣體是絕緣膜的現(xiàn)有工藝進(jìn)行時(shí)所用的氟基氣體即可。此外，前述氣體在要蝕刻的絕緣膜由氧化硅制造的情況下使用，并且所用氣體可根據(jù)絕緣膜的類型適當(dāng)改變。
[0220]應(yīng)注意，此時(shí)，必須牢記一點(diǎn)。就是說，絕緣膜19留在連接過孔Va的側(cè)壁上，并且絕緣膜19從熱釋放過孔Vb的側(cè)壁去除。這樣保留和去除絕緣膜19是這樣實(shí)現(xiàn)的，通過設(shè)定連接過孔Va和熱釋放過孔Vb的長寬比(aspect rat1)及其事先確定的側(cè)表面形狀(錐角)形成兩個(gè)過孔，并且優(yōu)化絕緣膜19的膜厚度和蝕刻條件。絕緣膜19在過孔的側(cè)壁和底部上的膜形成量通過絕緣膜19的膜厚度和蝕刻條件進(jìn)行調(diào)整。
[0221]此外，關(guān)于熱釋放過孔Vb，蝕刻條件調(diào)整為執(zhí)行蝕刻直至與柵極電極6同時(shí)形成的由柵極多晶硅制造的接地電極在絕緣膜19的全表面回蝕刻進(jìn)行時(shí)暴露(圖1Ob)。
[0222]接下來，盡管圖1la中沒有示出，但是形成種子金屬(seed metal)，并且圖案化電鍍掩模層以暴露希望配線的部分。在此狀態(tài)下執(zhí)行電鍍時(shí)，如圖1la所示在連接過孔Va中形成連接膜20a，并且熱連接膜20b如圖所示形成在熱釋放過孔Vb中。應(yīng)注意，可采用電鍍方法之外的方法，只要所采用的方法允許在倒錐形過孔和正錐形過孔二者的內(nèi)壁表面中有利地形成導(dǎo)電膜(20a和20b)即可。在通過電鍍形成配線層后，去除電鍍掩模層和其下的金屬種。
[0223]其后，全部表面如圖1lb所示涂有樹脂21，并且如圖1所示在所希望的位置形成BGA端子22。因此，完成高頻半導(dǎo)體裝置RFDl。
[0224]在該制造方法中，特別是，通過形成具有不同的兩個(gè)錐角的過孔，無論絕緣膜19留在過孔的壁表面上與否都是可控的。因此，甚至在過孔具有很高長寬比的情況下，通過絕緣膜19的存在或不存在，在過孔的內(nèi)壁表面?zhèn)壬先菀卓刂婆c外延多晶硅層(3a或3b)的電連接或絕緣。
[0225]下面將描述第二實(shí)施例至第四實(shí)施例。
[0226]這些實(shí)施例在前述第一實(shí)施例的基礎(chǔ)上通過部分地修改圖1所示的結(jié)構(gòu)而獲得。因此，在用于下面描述的附圖中，對于與圖1至Iib共同的結(jié)構(gòu)和制造方法，給予相同的附圖標(biāo)記，并且省略或者簡化其描述。
[0227][2.第二實(shí)施例]
[0228]圖12示出了高頻半導(dǎo)體裝置RFD2中與圖1對應(yīng)的該實(shí)施例中主要部分的截面圖。
[0229]根據(jù)該實(shí)施例的高頻半導(dǎo)體裝置RFD2 (圖12)與根據(jù)第一實(shí)施例的高頻半導(dǎo)體裝置RFDl (圖1)的區(qū)別在于，高頻半導(dǎo)體裝置RFD2另外包括熱釋放金屬。
[0230]前述熱釋放金屬也稱為“虛設(shè)配線部分”?！疤撛O(shè)配線部分”與直接電連接到高頻晶體管RFT或者通過其它元件間接電連接到高頻晶體管RFT的配線層不同，該其它元件例如如圖1所示的第二配線層14d?！疤撛O(shè)配線部分”是指導(dǎo)電層，其不連接到用作自身中元件或電路的配線的其它導(dǎo)電構(gòu)件。應(yīng)注意，"虛設(shè)配線部分"可由單一配線層或多個(gè)配線層構(gòu)成。此外，只要其包括將多個(gè)配線層彼此連接的接觸體的結(jié)構(gòu)不連接到用作元件或電路的配線其它導(dǎo)電構(gòu)件，這樣的結(jié)構(gòu)就包括在“虛設(shè)配線部分”的概念中。
[0231]在形成前述第一實(shí)施例中描述的圖3b的多層配線時(shí)，“作為結(jié)構(gòu)的虛設(shè)配線部分”形成在位于高頻晶體管RFT之上的第一配線層(柵極電極6等)之上。
[0232]具體而言，如圖12所示，在形成圖1的第二配線層(例如配線層13)時(shí)，形成熱釋放金屬12f。此外，在第三層間絕緣膜14e (見圖1)中，接觸塞24通過與形成接觸塞11 (見圖1)所用類似的方法形成。
[0233]此外，在形成第三配線層25a(見圖1)時(shí)，形成連接到接觸塞24的熱釋放金屬25b。
[0234]由熱釋放金屬12f、接觸塞24和熱釋放金屬25b形成的結(jié)構(gòu)構(gòu)成“虛設(shè)配線部分”。
[0235]接觸塞24不是必須提供。然而，熱釋放金屬12f和25b可能希望通過接觸塞25連接，以便有效地實(shí)現(xiàn)導(dǎo)熱。
[0236]關(guān)于形成配線層以構(gòu)成熱釋放金屬以及形成接觸塞，其層數(shù)可根據(jù)裝置類型和熱釋放量而沒有限制。熱釋放金屬12f和25b的每一個(gè)可能希望具有不電連接到裝置之外和之內(nèi)元件的結(jié)構(gòu)。
[0237]如圖13a所示，在一些情況下，多級(jí)FETs (高頻晶體管RFT或其單元晶體管)串聯(lián)設(shè)置。在此情況下，如圖13b所示，對于每個(gè)高頻晶體管RFT或者對于其每個(gè)單元晶體管，希望使兩個(gè)或更多個(gè)熱釋放金屬彼此分隔。
[0238]圖14是在對于兩個(gè)FET分開提供熱釋放金屬HMl和HM2的情況下的示意性截面圖。
[0239]在圖14中，一個(gè)FET的源極和另一個(gè)FET的漏極通過配線金屬CMl連接。配線金屬CM2和CM3是兩個(gè)FET的另一個(gè)源極和另一個(gè)漏極連接到其的配線層。配線金屬CM1、CM2和CM3形成為第一配線層14b，作為圖1中的柵極電極6或者源漏電極12b和12c。
[0240]在圖14中，附圖標(biāo)記Cl是指通過圖1中第二層間絕緣膜14c的電容，附圖標(biāo)記C2是指配線金屬間電容，并且附圖標(biāo)記C3是指配線金屬間電容。
[0241]此外，附圖標(biāo)記L是指熱釋放金屬距離，并且附圖標(biāo)記D是指與圖1的第二層間絕緣膜14c的膜厚度對應(yīng)的距離。
[0242]圖15示出了在圖14的結(jié)構(gòu)的前提下估算通過增加熱釋放金屬獲得的電容增加值C與距離L和D之間關(guān)系的結(jié)果。
[0243]在圖15中，電容增加值C表示在圖左側(cè)的垂直軸中，與第二層間絕緣膜的膜厚度對應(yīng)的距離(在下文稱為配線間距離D)表示在圖右側(cè)的垂直軸中，并且熱釋放金屬間距離表示在圖的水平軸中。
[0244]寄生電容由熱釋放金屬之間的距離L和熱釋放金屬和連接到FET的配線之間的距離D決定。這樣的距離范圍優(yōu)選為L = 0.5至1.0 μ m，二者均含本位，以及D = 0.75至Ι.Ομπι，二者均含本位。應(yīng)注意，這樣的優(yōu)選范圍由圖15中的陰影矩形區(qū)域表示。
[0245]關(guān)于這樣的區(qū)域，熱釋放金屬之間的距離L的上限(Ι.Ομπι)由根據(jù)是否這樣的距離過分大以及熱釋放金屬的面積因熱釋放特性的降低而減小等情況的要求而決定。此外，熱釋放金屬之間的距離L的下限(0.5μπι)由電容器C等于或小于5fF的要求決定。
[0246]類似地，配線間距離D的下限(0.75 μ m)由電容器C等于或小于5fF的要求決定。相反，其上限(Ι.Ομπι)由裝置加熱溫度的允許上限值(120攝氏度)決定。
[0247]由上述估算結(jié)果可發(fā)現(xiàn)，在不增加作為降低裝置特性因素的寄生電容的情況下，存在允許改善熱釋放特性的范圍。
[0248]因此，示范了該實(shí)施例的通過給第一實(shí)施例所示的結(jié)構(gòu)增加“虛設(shè)配線部分”而獲得的有益效果。
[0249][3.第三實(shí)施例]
[0250]在前述的第一實(shí)施例中，支撐基板16是由玻璃等制造的基板，而沒有描述是否在其上形成元件。
[0251]該實(shí)施例表明元件(主要為無源元件)也可形成在支撐基板16側(cè)上。
[0252][3.1截面結(jié)構(gòu)]
[0253]圖16示出了在根據(jù)該實(shí)施例的高頻半導(dǎo)體裝置RFD3中根據(jù)該實(shí)施例與圖1對應(yīng)的主要部分的截面圖。
[0254]在圖16中，在粘合劑層(219和220)和支撐基板16之間，用于形成無源元件組的多層配線結(jié)構(gòu)占據(jù)了很大的面積，它們是電阻器201、電容器202和電感器203。
[0255][3.2制造方法]
[0256]將利用圖17a至圖20c描述包括形成電阻器201、電容器202和電感器203的方法的制造方法。在該制造方法中，在高頻晶體管RFT側(cè)形成半導(dǎo)體基板I的方法基于圖2a至圖3b中已經(jīng)公開和描述的方法。下面將詳細(xì)描述在形成基板的同時(shí)或之前在支撐基板16上形成無源元件的方法。關(guān)于從隨后連接基板到形成各種過孔和BGA端子22等的方法的各工藝，因?yàn)檫@樣的工藝基于第一實(shí)施例的那些，所以簡化其描述。
[0257]首先，在由玻璃基板或高電阻硅基板形成的支撐基板16上，氧化硅膜200通過等離子體CVD法形成。其后，形成構(gòu)成電阻器的TaN(氮化鉭)膜201a(圖17a)。通過處理這樣的TaN (氮化鉭)膜201a，形成電阻器201 (圖17b)。TaN膜201a通過干蝕刻或濕蝕刻處理，利用與電阻器的形狀對應(yīng)圖案化的抗蝕劑(未示出)作為掩模層。其后，通過等離子體CVD法，在全部表面上形成氧化硅膜205以覆蓋所形成的電阻器201。
[0258]接下來，形成金屬膜206，其由Ti (鈦)/TiN(氮化鈦)的合成膜形成。在金屬膜206上，形成電介質(zhì)膜207，其由氧化Ta(鉭)膜或氧氮化硅膜等形成。此外，在電介質(zhì)膜207上，形成金屬膜208，其由Ti/TiN的合成膜形成(圖17c)。
[0259]在金屬膜208上，形成與電容器的圖案對應(yīng)圖案化的電阻器，并且利用所形成的電阻器作為掩模層執(zhí)行干蝕刻。此時(shí)，金屬膜208、電介質(zhì)膜207和金屬膜206在電容器部分之外的部分中被去除，以形成電容器202 (圖17d)。
[0260]在形成前述的電容器202后，通過等離子體CVD法形成氧化硅膜209(圖18a)。為了在將電阻器和電容器的配線層連接的部分中鉆孔，形成在氧化硅膜209的部分中要形成孔的抗蝕劑(未示出)。
[0261]氧化硅膜209在抗蝕劑的開口中暴露的部分通過各向同性干蝕刻或者濕蝕刻去除以鉆孔，并且因此暴露作為電阻器201基礎(chǔ)或一部分的金屬膜208 (圖18b)。
[0262]其后，第一層的絕緣層210 利用光敏 BCB (a diviny Itetramethy I si 1xanebenzocyclobutene resin)等形成,并且使基板的表面(第一層的絕緣層210的表面)光滑。關(guān)于第一層的絕緣層210，形成、曝光且顯影未示出的抗蝕劑，并且因此執(zhí)行圖案化。配線連接部分的開口通過利用電阻器作為掩模進(jìn)行蝕刻而獲得。
[0263]前述第一層的絕緣層210可由代替BCB的光敏聚酰亞胺等制造。
[0264]接下來，在第一層的絕緣層210上，首先，Ti膜通過PVD (物理氣相沉積)法形成。利用Ti膜作為電極，通過電解電鍍法形成要構(gòu)成第二層配線層的膜212a，其由銅(Cu)等制造(圖18c)。
[0265]在Ti/Cu導(dǎo)電膜(膜212a，構(gòu)成第一層的導(dǎo)電膜)上，形成抗蝕劑(未示出)，并且執(zhí)行圖案化。第一層的配線層212利用抗蝕劑作為掩模通過干蝕刻或濕蝕刻形成(圖18d)。
[0266]與前述形成第一層的絕緣層210至形成第一層的配線層212的工藝一樣，重復(fù)絕緣膜和配線層的形成，以形成第二層的絕緣層213和第二層的配線層214。在形成第二配線層的配線層時(shí)，其圖案化的部分形成螺旋形圖案，并且因此形成電感器203(圖19a)。
[0267]接下來，與形成第一層的絕緣層210至形成第一層的配線層212的前述工藝一樣，通過電解電鍍法形成第三層的絕緣層215和由銅等制造的金屬膜(第三層的配線層216)(圖 1%)。
[0268]其后,利用晶片刨機(jī)(wafer planer) 217,切削金屬膜(第三層的配線層216)和第三層的絕緣層215以使支撐基板16上形成的多層膜的表面平坦。
[0269]隨后，在第二層的配線層214上形成連接電極218(圖20a)，該第二層的配線層214電連接到靠近支撐基板16的下層側(cè)上提供的電阻器201和電容器202以及提供在上層側(cè)的電感器203。
[0270]在形成連接電極218后支撐基板的最上表面(其中埋設(shè)連接電極218的絕緣層)涂有光敏連接粘合劑219 (絕緣粘合劑)。通過選擇性曝光和顯影連接粘合劑219的部分區(qū)域，連接電極218上的開口形成在連接粘合劑219中(圖20b)。
[0271]連接粘合劑219的開口涂有包含導(dǎo)電填充物的導(dǎo)電粘合劑樹脂220(圖20c)。
[0272]在前述第一實(shí)施例中形成高頻晶體管RFT等的半導(dǎo)體基板I用前述光敏連接粘合劑219和導(dǎo)電粘合劑樹脂220粘合到支撐基板16。應(yīng)注意，在該實(shí)施例中，不用圖1的粘合劑23，采用連接粘合劑219和導(dǎo)電粘合劑樹脂220。第三層的配線層216通過連接粘合劑219和導(dǎo)電粘合劑樹脂220電連接到半導(dǎo)體基板I側(cè)作為第三配線層的配線層221 (圖21)。
[0273]半導(dǎo)體基板I和支撐基板16的接合以及連接電極218和配線層221之間的連接可為圖22所示的形式。
[0274]在該方法中，由Cu和Sn合金制造的微型接合體226形成在支撐基板16的連接電極上，由Cu制造的連接電極222提供在半導(dǎo)體基板I的配線層221下，并且由Cu和Sn合金制造的微型接合體224進(jìn)一步形成。此外，在微型接合體226和微型接合體224周圍，設(shè)置由BCB制造的樹脂。通過混合接合法進(jìn)行連接。
[0275]此外，圖23中示出了另一個(gè)方法。
[0276]圖23所示的方法是其中由Cu制造的連接電極222提供在半導(dǎo)體基板I的配線層221下的方法，并且這樣的連接電極222通過Cu-Cu接合連接到支撐基板16的連接電極218。在半導(dǎo)體基板I上提供的連接電極222周圍，形成由氧化硅膜等制造的絕緣膜。
[0277]在任何一個(gè)連接方法中，其后，與第一實(shí)施例一樣，使半導(dǎo)體基板I (見圖4b)變薄，并且形成各種過孔(Va和Vb)(見圖5a至％)。其后，通過形成連接膜20a和熱連接膜20b (圖1Oa至11b)，形成圖16所示的BGA端子22以完成高頻半導(dǎo)體裝置。
[0278]在第三實(shí)施例中，與FET相比通常占據(jù)較大面積的無源元件層疊在支撐基板16側(cè)上，并且因此減小了芯片面積。
[0279]此外，例如，半導(dǎo)體基板I的FET (高頻晶體管RFT)中產(chǎn)生的熱量可由多層配線結(jié)構(gòu)的第二配線層和/或類似物接收，并且可從具有高導(dǎo)熱率的導(dǎo)電層和導(dǎo)電膜(221、220和218)傳導(dǎo)到在支撐基板16的多層配線結(jié)構(gòu)中。
[0280]支撐基板16中多層配線結(jié)構(gòu)的線寬較厚，因?yàn)榇罅康夭捎镁哂懈邔?dǎo)電層厚度的電鍍層等，并且這樣的多層配線結(jié)構(gòu)是無源元件的配線層。因此，其中容易吸收所傳導(dǎo)的熱量，并且其內(nèi)部熱釋放效果很高。此外，因?yàn)闊o源元件的特性與FET相比幾乎不改變，所以意味著熱阻率很高。此外，支撐基板16中的多層配線結(jié)構(gòu)也允許有效地用作熱介質(zhì)，其有效地將熱傳導(dǎo)到支撐基板16偵U。
[0281]因此，因?yàn)榘雽?dǎo)體基板I的FET中產(chǎn)生的熱通過各種熱釋放通道釋放，所以與第一實(shí)施例相比，進(jìn)一步減少了可能發(fā)生的由熱導(dǎo)致的高頻性能降低。此外，在第二實(shí)施例的“虛設(shè)配線部分”與該實(shí)施例的支撐基板側(cè)上熱釋放和熱傳導(dǎo)結(jié)構(gòu)相結(jié)合的情況下，允許進(jìn)一步有效地實(shí)現(xiàn)熱釋放。
[0282][4.第四實(shí)施例]
[0283]關(guān)于根據(jù)第四實(shí)施例的高頻半導(dǎo)體裝置RFD4，圖24a示出了在其制造中途的截面圖，并且圖24b示出了完成制造后的截面圖。
[0284]圖24a是在與根據(jù)第一實(shí)施例的圖4a對應(yīng)的工藝時(shí)的示意圖。
[0285]在圖4a中，在形成裝置和多層配線層后的半導(dǎo)體基板I用粘合劑23連接到支撐基板16。
[0286]在根據(jù)該實(shí)施例的圖24a中，形成裝置(高頻晶體管RFT)和多層配線層的半導(dǎo)體基板I由附圖標(biāo)記400表不。該基板將在下面稱為半導(dǎo)體基板I (400)。
[0287]在該實(shí)施例的半導(dǎo)體基板I (400)中，取代由諸如玻璃的無機(jī)材料制造的基板，由附圖標(biāo)記401表示的裸芯連接片401連接到多層配線層的最上表面。
[0288]其后，與圖4b —樣，半導(dǎo)體基板I通過切削和研磨半導(dǎo)體基板I的后表面而變薄。然而，在該實(shí)施例中，在圖24b的最終結(jié)構(gòu)中，薄的裸芯連接片401不完全用作保證整體剛性的支撐基板。因此，半導(dǎo)體基板I可能希望留下比第一實(shí)施例厚的厚度。因此，增大了所形成的連接過孔Va和所形成的熱釋放過孔Vb的長寬比。
[0289]在圖1和圖24b等的截面圖中，SOI基板的層疊膜部分是特征部分，其中第一絕緣層2和第二絕緣層4設(shè)置在外延多晶硅層(3a和3b)的厚度方向上的兩側(cè)。因此，層疊膜部分的厚度方向上的尺寸比其它部分更加強(qiáng)調(diào)地示出(以擴(kuò)大的方式)。然而，層疊膜部分的厚度總體上為約幾十個(gè)微米。此外，外延多晶硅層(3a和3b)設(shè)置為接近作為熱產(chǎn)生源的半導(dǎo)體層5a的全部表面，其間具有薄第二絕緣層4。因此，主要熱釋放通道仍然是圖1中附圖標(biāo)記Rtl和Rt2表示的通道。
[0290]在該實(shí)施例中，半導(dǎo)體基板I可優(yōu)選變厚，因?yàn)樽鳛闊嵛諛?gòu)件(熱沉)的半導(dǎo)體基板I的熱吸收能力因此得到改善。
[0291]在第一實(shí)施例等中，半導(dǎo)體基板I自身允許變厚。然而，在半導(dǎo)體基板I與由玻璃等制造的支撐基板16 —起使用的情況下，由于高頻半導(dǎo)體裝置的高度限制，半導(dǎo)體基板I必須薄化。
[0292]甚至在此情況下，盡管在其它實(shí)施例中SOI基板I的厚度(全部基板厚度包括層疊在半導(dǎo)體基板I上的各層2至4)例如可為約80至約90 μ m, 二者均含本位，但是這樣的厚度在該實(shí)施例中允許增加到約200 μ m，導(dǎo)致最終改善熱釋放效率的優(yōu)點(diǎn)。
[0293][5.第五實(shí)施例]
[0294]前述第一實(shí)施例的特征在于半導(dǎo)體基板I被切薄，并且至少其部分留下。
[0295]該實(shí)施例示例了在將半導(dǎo)體基板I切薄中，半導(dǎo)體基板I可全部去除直到第一絕緣層。圖25示出了完成的半導(dǎo)體裝置的截面圖。
[0296]在該實(shí)施例中，在半導(dǎo)體裝置自身與另一個(gè)半導(dǎo)體裝置安裝在一起的情況下，例如，用其間的硅插入物，熱量經(jīng)由熱釋放過孔通過接地端子釋放到硅插入物側(cè)。因此，即使半導(dǎo)體基板I不存在，所希望的效果也是可實(shí)現(xiàn)的。
[0297][6.考慮摻雜外延多晶硅層3a和第二絕緣層4的適當(dāng)厚度范圍]
[0298]圖26是用于該考慮的作為假想的裝置結(jié)構(gòu)，并且具有與圖1的半導(dǎo)體基板I側(cè)上類似的結(jié)構(gòu)。與圖1相同的附圖標(biāo)記表示各部件的細(xì)節(jié)，并且省略其描述。
[0299]圖27b示出了在該考慮下的模擬結(jié)果。在圖27b中，垂直軸表示是未摻雜外延多晶硅層3b(Poly2)的膜厚度，并且水平軸表示第二絕緣層4(Box2層)的膜厚度。圖中裝置溫度的局部部分由圓圈數(shù)值表示。
[0300]圖27a是示出模擬條件的示意圖。
[0301]半導(dǎo)體基板I (SUB)以及第一和第二絕緣層2和4 (BOXI和B0X2)各自的導(dǎo)熱率為150[ff/m*K]和0.9[W/m.Κ]。此外，摻雜外延多晶硅層3a和未摻雜外延多晶硅層3b的導(dǎo)熱率的每一個(gè)為40[W/m.K]。
[0302]半導(dǎo)體基板I的厚度為30 μ m,第一絕緣層2的厚度為0.1 μ m，并且摻雜外延多晶娃層3a的厚度為5 μ m。
[0303]此外，裝置橫向方向和高度方向上的熱邊界表面是芯片端部表面以及半導(dǎo)體基板I的后表面，芯片端部表面設(shè)置為距其中存在熱源的溝道形成區(qū)域5c的端部120 μ m,半導(dǎo)體基板I的后表面設(shè)置為距溝道形成區(qū)域5c的底表面80 μ m。
[0304]圖27b所示的模擬結(jié)果如下獲得。就是說，在圖27a所示的條件下，未摻雜外延多晶硅層3b的厚度和第二絕緣層4的厚度不同地改變，并且每一時(shí)段的裝置溫度分布通過熱分析模擬獲得。
[0305]圖28是示出通過檢查裝置在2GHz高頻的插入損耗和每個(gè)膜厚度之間關(guān)系獲得的裝置模擬結(jié)果的示圖。示圖的垂直軸和水平軸的標(biāo)注與圖24b的基本上相同。
[0306]在高頻晶體管中，諧波失真特性之外的重要性能之一是插入損耗。
[0307]當(dāng)高頻晶體管的導(dǎo)通電阻和寄生電容的乘積增加時(shí)，插入損耗惡化(增加)。
[0308]因此，希望第二絕緣層和未摻雜外延多晶硅層的厚度在考慮由未摻雜外延多晶硅層的厚度和第二絕緣層的厚度以及熱釋放特性決定的電容值的情況下設(shè)定，以在本公開技術(shù)中得到改善。
[0309]在圖28的裝置模擬結(jié)果中，根據(jù)作為高頻晶體管的要求，插入損耗應(yīng)等于或小于-0.04dB的事實(shí)，決定未摻雜外延多晶硅層3b的厚度的下限(45 μ m)。此外，考慮到基于圖27b的溫度模擬和測量結(jié)果假設(shè)的溫度標(biāo)準(zhǔn)指南等于或小于80攝氏度事實(shí)，決定第二絕緣層4的膜厚度的上限(0.5μπι)?？紤]寄生電容大小、膜形成特性和絕緣特性決定第二絕緣層4的膜厚度的下限(0.Ιμπι)。
[0310]由前述結(jié)果發(fā)現(xiàn)，考慮到有利的高頻特性和實(shí)際的裝置溫度，摻雜外延多晶硅層3a的厚度可希望等于或大于45 μ m,并且第二絕緣層4的膜厚度可希望為0.1 μ m至
0.5 μ m，二者均含本位，
[0311]在各膜厚度在前述希望范圍內(nèi)的情況下，可實(shí)現(xiàn)具有高性能的高頻開關(guān)裝置，其中不發(fā)生自身加熱導(dǎo)致的電特性下降，并且由于外延多晶硅層中載流子捕獲效果允許改善高頻失真特性。
[0312]圖29是示出評(píng)估結(jié)果的示意圖，評(píng)估在自身加熱發(fā)生在幾乎等于應(yīng)用本公開技術(shù)(通常SOI基板)前的程度的假設(shè)上，允許增加多少輸入信號(hào)。
[0313]由該結(jié)果，在應(yīng)用本公開技術(shù)后，應(yīng)用本公開技術(shù)前的0.7W的輸入信號(hào)允許增加到1.3至1.4W，二者均含本位，并且可實(shí)現(xiàn)相關(guān)技術(shù)約兩倍的操作功率。
[0314][7.應(yīng)用示例]
[0315]對于根據(jù)該應(yīng)用示例的高頻半導(dǎo)體裝置RFD5，圖30a和圖30b示出了從其上設(shè)置外部端子的表面看的全部構(gòu)造圖(圖30a)及其主要部分的截面圖(圖30b)。圖30b是沿著圖30a的zl-z2剖取的截面圖。應(yīng)注意，在圖30b中，具有與圖1相同構(gòu)造的部件用相同的附圖標(biāo)記表示，并且這里省略其描述。
[0316]在圖30a和圖30b所示的高頻半導(dǎo)體裝置RFD5中，作為外圍電路產(chǎn)生電壓的硅CMOS開關(guān)晶體管部分301和CMOS解碼器302集成在相同的SOI基板上。
[0317]如前所述，硅CMOS開關(guān)晶體管部分301中的N-型FET (圖30b的左側(cè)上的FET)對應(yīng)于給其施加GHz帶的高頻信號(hào)的高頻晶體管RFT，其高頻特性通過圖1所示的基板結(jié)構(gòu)改善。應(yīng)注意，未示出的P-型FET也形成在半導(dǎo)體層5a上，其形成在相同的半導(dǎo)體基板I上。導(dǎo)電類型與N-型FET相反的雜質(zhì)引入到溝道形成區(qū)域5c和兩個(gè)源漏區(qū)域7和8。
[0318]此外，圖30b右側(cè)的FET對應(yīng)于CMOS解碼器302中的FET。
[0319]在圖30a和圖30b中，應(yīng)用示例示出為具有圖1的結(jié)構(gòu)，圖1示出了作為示例的第一實(shí)施例。此外，可應(yīng)用第二至第五實(shí)施例的特征構(gòu)造。
[0320]在很多功能集成在一個(gè)芯片上的情況下，重要的是減小芯片面積，其包括諸如電阻器、電容器和電感器的無源元件。在上下文中，特別是，與第三實(shí)施例一樣，有效的是在支撐基板側(cè)的多層配線結(jié)構(gòu)中形成這些無源元件。
[0321]外圍電路響應(yīng)低頻，并且具有硅CMOS構(gòu)造。因此，與相關(guān)技術(shù)中的化合物半導(dǎo)體芯片不同，外圍電路已經(jīng)形成在硅芯片上。
[0322]前述第一至前述第五實(shí)施例中描述的本公開技術(shù)在硅SOI基板上集成具有不同頻率的高頻電路和外圍電路中改善了高頻電路的的特性。因此,通過應(yīng)用本公開技術(shù),可容易實(shí)現(xiàn)高功能性的半導(dǎo)體裝置的一個(gè)芯片結(jié)構(gòu)，例如，如圖30a和圖30b中所示應(yīng)用示例所描述。在該上下文中，本公開技術(shù)不僅可用于諸如“天線開關(guān)”和“CMOS解碼器”的功能，而且可廣泛地用于高頻半導(dǎo)體裝置。
[0323]本公開包含2012年2月8日向日本專利局提交的日本優(yōu)先權(quán)專利申請JP2012-025422中公開的相關(guān)主題，其全部內(nèi)容通過引用結(jié)合于此。
[0324]本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解的是，在所附權(quán)利要求或其等同方案的范圍內(nèi)，根據(jù)設(shè)計(jì)需要和其他因素，可以進(jìn)行各種修改、結(jié)合、部分結(jié)合和替換。
【權(quán)利要求】
1.一種高頻半導(dǎo)體裝置，包括: 第一絕緣層； 柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層； 第二絕緣層； 半導(dǎo)體層；以及 聞?lì)l晶體管， 其中，該第一絕緣層、該未摻雜外延多晶硅層、該第二絕緣層和該半導(dǎo)體層從半導(dǎo)體基板的一個(gè)表面開始順序形成在該一個(gè)表面上，并且 該高頻晶體管形成在該半導(dǎo)體層的面對該未摻雜外延多晶硅層的位置，該第二絕緣層在該半導(dǎo)體層與該未摻雜外延多晶娃層之間。
2.根據(jù)權(quán)利要求1所述的高頻半導(dǎo)體裝置，還包括: 摻雜外延多晶硅層，形成在該第一絕緣層和柱狀結(jié)晶狀態(tài)的該未摻雜外延多晶硅層之間，該摻雜外延多晶硅層插設(shè)在該半導(dǎo)體基板和該高頻晶體管之間并通過摻雜有雜質(zhì)而具有降低的電阻；以及 連接結(jié)構(gòu)，將該摻雜外延多晶硅層連接到接地電位。
3.根據(jù)權(quán)利要求2所述 的高頻半導(dǎo)體裝置，還包括第一層間絕緣膜和包括接地電極層的第一配線層，該第一層間絕緣膜和該第一配線層相對于該半導(dǎo)體層層疊在與該第二絕緣層相反的一側(cè)， 其中，該接地電極層通過接觸塞電連接到該摻雜外延多晶硅層。
4.根據(jù)權(quán)利要求1所述的高頻半導(dǎo)體裝置，還包括熱連接構(gòu)件， 其中，形成散熱孔，該散熱孔從該半導(dǎo)體基板開始，通過該第一絕緣層和該摻雜外延多晶硅層到達(dá)該未摻雜外延多晶硅層，并且 該熱連接構(gòu)件形成在該散熱孔的內(nèi)壁上，并且其導(dǎo)熱性高于該第一絕緣層的導(dǎo)熱性。
5.根據(jù)權(quán)利要求1所述的高頻半導(dǎo)體裝置，還包括用于熱傳輸?shù)奶撛O(shè)配線部分以通過該半導(dǎo)體基板的多層配線層釋放該高頻晶體管中產(chǎn)生的熱，該虛設(shè)配線部分利用在該多層配線層中的第二層之上和之后的配線層而形成，并且該虛設(shè)配線部分不連接到用作元件或電路的配線的其它導(dǎo)電構(gòu)件。
6.根據(jù)權(quán)利要求1所述的高頻半導(dǎo)體裝置，還包括: 絕緣支撐基板，連接到該半導(dǎo)體基板的形成多層配線層的表面；以及 無源元件，形成在該支撐基板上。
7.根據(jù)權(quán)利要求1所述的高頻半導(dǎo)體裝置，其中，該高頻晶體管是天線開關(guān)元件。
8.根據(jù)權(quán)利要求1所述的高頻半導(dǎo)體裝置，其中，柱狀結(jié)晶狀態(tài)的該未摻雜外延多晶娃層的厚度等于或大于45 μ m,并且該第二絕緣層的厚度為0.1 μ m至0.5 μ m,包含0.1 μ m和 0.5 μ m。
9.一種制造高頻半導(dǎo)體裝置的方法，該方法包括: 在半導(dǎo)體基板上順序?qū)盈B第一絕緣層、通過摻雜有雜質(zhì)具有降低電阻的摻雜外延多晶硅層、柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層、第二絕緣層和半導(dǎo)體層； 在該半導(dǎo)體層中形成包括溝道區(qū)域的高頻晶體管； 在該半導(dǎo)體基板的多層配線層中形成電極層，該電極層用該電極層與該高頻晶體管之間的接觸塞連接到該高頻晶體管；以及 形成連接結(jié)構(gòu)，其使該摻雜外延多晶硅層連接到接地電位。
10.根據(jù)權(quán)利要求9所述的方法，其中，在該摻雜外延多晶硅層和該柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層當(dāng)中，至少該未摻雜外延多晶硅層利用外延生長技術(shù)以等于或高于1000攝氏度的溫度形成。
11.根據(jù)權(quán)利要求9所述的方法，其中，在形成該接地電位的接地結(jié)構(gòu)中， 事先形成第一接觸塞，該第一接觸塞從該溝道區(qū)域之外的區(qū)域開始，到達(dá)該摻雜外延多晶硅層，并且 在相對于該高頻晶體管形成該接觸塞和該電極層時(shí)，形成第二接觸塞和接地電極層，該第二接觸塞連接到該第一接觸塞，并且該接地電極層連接到該第二接觸塞。
12.根據(jù)權(quán)利要求10所述的方法，其中， 該半導(dǎo)體基板從支撐基板的形成有該多層配線層的表面?zhèn)冗B接到該支撐基板， 在連接到該支撐基板后，該半導(dǎo)體基板從該半導(dǎo)體基板的后表面薄化， 形成散熱孔，該散熱孔從該薄化的半導(dǎo)體基板的后表面開始，到達(dá)該摻雜外延多晶硅層，并且
熱連接構(gòu)件形成在所形成的散熱孔的側(cè)壁上，該熱連接構(gòu)件的導(dǎo)熱率高于該第一絕緣層的導(dǎo)熱率，并且該熱連接構(gòu)件與該摻雜外延多晶硅層、該柱狀結(jié)晶狀態(tài)的未摻雜外延多晶硅層和該半導(dǎo)體基板接觸。
13.根據(jù)權(quán)利要求12所述的方法，其中， 該散熱孔形成為使側(cè)壁為正錐形形狀， 將配線引出到外部端子側(cè)的連接孔從該薄化的半導(dǎo)體基板的后表面形成到該多層配線層，使側(cè)壁為倒錐形形狀， 絕緣膜形成在該散熱孔和該連接孔的內(nèi)側(cè)壁上，并且各向異性蝕刻被執(zhí)行為使得從該散熱孔的為正錐形形狀的該側(cè)壁去除該絕緣膜并將該絕緣膜留在該連接孔的為倒錐形形狀的該側(cè)壁上，并且 同時(shí)形成導(dǎo)電膜和連接膜，該導(dǎo)電膜作為該熱連接構(gòu)件提供在去除該絕緣膜的該散熱孔的側(cè)壁上，該連接膜通過該連接孔的內(nèi)部底表面和留在側(cè)壁上的絕緣膜以到達(dá)該半導(dǎo)體基板的后表面?zhèn)取?br> 14.根據(jù)權(quán)利要求10所述的方法，其中，在該多層配線層中，形成虛設(shè)配線部分，用于熱傳輸以通過該多層配線層釋放該高頻晶體管中產(chǎn)生的熱，該虛設(shè)配線部分不連接到用作元件或電路的配線的其它導(dǎo)電構(gòu)件。
15.根據(jù)權(quán)利要求10所述的方法，其中， 該高頻晶體管和該多層配線層形成在該半導(dǎo)體基板上， 包括無源元件的多層配線層形成在支撐基板上，并且 該半導(dǎo)體基板和該支撐基板被連接為使該半導(dǎo)體基板的多層配線層和該支撐基板的多層配線層彼此電連接。
16.根據(jù)權(quán)利要求10所述的方法，其中，該高頻晶體管是天線元件。
17.根據(jù)權(quán)利要求10所述的方法，其中， 柱狀結(jié)晶狀態(tài)的該未摻雜外延多晶硅層外延生長，使柱狀結(jié)晶狀態(tài)的該未摻雜外延多晶硅層的厚度等于或大于45 μ m,并且 該第二絕緣層形成為使該第二絕緣層的厚度為0.lμm至0.5μm，包含0.Ιμπι和.0.5 μ m0
【文檔編號(hào)】H01L21/02GK104081508SQ201380007741
【公開日】2014年10月1日 申請日期:2013年1月30日 優(yōu)先權(quán)日:2012年2月8日
【發(fā)明者】垣見大樹, 山縣秀夫, 永井憲次, 指宿勇二 申請人:索尼公司