半導(dǎo)體裝置及其制造方法
【專利摘要】本發(fā)明提供一種能使用溝槽充填法來改善Eoff和關(guān)斷dV/dt之間的權(quán)衡(trade-off)關(guān)系的低成本半導(dǎo)體裝置及其制造方法。利用溝槽充填法來形成超接合即并列pn層(20)，在其上部的n型半導(dǎo)體層(2)(n型柱)中利用離子注入法來形成高濃度n型半導(dǎo)體區(qū)域(11)，從而與利用外延層形成高濃度n型半導(dǎo)體層的情況相比，能改善Eoff和關(guān)斷dV/dt之間的權(quán)衡關(guān)系。由于無需再如現(xiàn)有的利用多級外延法來形成超接合的情況那樣、重復(fù)冗長的工序，因而能縮短工序并降低成本。
【專利說明】半導(dǎo)體裝置及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及MOSFET等功率半導(dǎo)體裝置，特別涉及具有以下超接合結(jié)構(gòu)((并列pn柱結(jié)構(gòu):并列Pn層結(jié)構(gòu)):也稱為超接合)的半導(dǎo)體裝置及其制造方法:即，作為漂移層、將沿與半導(dǎo)體基板的主面相垂直的方向延伸的η型柱及P型柱交替地相鄰配置。
【背景技術(shù)】
[0002]一般而言，半導(dǎo)體裝置可以分類為將電極形成在半導(dǎo)體基板的一個面上的橫向元件、及在半導(dǎo)體基板的兩個面上都具有電極的縱向元件?？v向半導(dǎo)體裝置中，導(dǎo)通狀態(tài)下漂移電流的流動方向與關(guān)斷狀態(tài)下因反向偏置電壓而導(dǎo)致耗盡層變寬的方向相同。常用的平面型η溝道縱向MOSFET中，高電阻的η_漂移層的部分在導(dǎo)通狀態(tài)下，會作為在縱向上流過漂移電流的區(qū)域而工作。因而，若縮短該η—漂移層的電流路徑，則漂移電阻減小，因而能獲得降低MOSFET的實(shí)際的導(dǎo)通電阻的效果。
[0003]另一方面，高電阻的η—漂移層的部分會在關(guān)斷狀態(tài)下耗盡而提高耐壓。因而，若η—漂移層變薄，則從P基極區(qū)域和η-漂移層之間的pn接合起進(jìn)行的漏極-基極間耗盡層的擴(kuò)展寬度會變窄，因而耐壓降低。相反，在耐壓較高的半導(dǎo)體裝置中，由于η—漂移層較厚，因而導(dǎo)通電阻增大，導(dǎo)通損耗增加。由此，在導(dǎo)通電阻與耐壓之間存在權(quán)衡關(guān)系。
[0004]已知該權(quán)衡關(guān)系在IGBT、雙極晶體管、二極管等半導(dǎo)體裝置中也同樣成立。
作為解決上述權(quán)衡關(guān)系所引起的問題的解決方法，提出具有以下結(jié)構(gòu)的超接合結(jié)構(gòu)的
半導(dǎo)體裝置:即，使漂移層為將提高了雜質(zhì)濃度的η型半導(dǎo)體層和P型半導(dǎo)體層交替反復(fù)地接合而構(gòu)成的并列pn層。
[0005]圖16是表示現(xiàn)有的超接合半導(dǎo)體裝置500的主要部分的剖視圖。該圖16的半導(dǎo)體裝置是具有超接合(SuperJunction超接合:SJ)結(jié)構(gòu)的SJ-M0SFET。該SJ-M0SFET中，具有配置在η型半導(dǎo)體基板101 (η+漏極區(qū)域)上的并列pn層120，該并列pn層120由η型半導(dǎo)體層210和P型半導(dǎo)體層209構(gòu)成。該并列pn層120的上部具有元件表面結(jié)構(gòu)104。該元件表面結(jié)構(gòu)104包括:p基極區(qū)域103、配置于P基極區(qū)域103的表面層的p+接觸區(qū)域105及n+源極區(qū)域106。另外，還包括:配置在夾持于n+源極區(qū)域106與并列pn層120的η型半導(dǎo)體層210之間的P基極區(qū)域103上的柵極絕緣膜107 ;配置在該柵極絕緣膜107上的柵極電極108 ;對柵極絕緣膜107和柵極電極108進(jìn)行覆蓋的層間絕緣膜109 ;及將P+接觸區(qū)域105與η+源極區(qū)域106電連接的源極電極110。η型半導(dǎo)體基板101的背面?zhèn)染哂新O電極112。上述并列pn層120采用使p型半導(dǎo)體層209和η型半導(dǎo)體層210相互相接且交替配置的結(jié)構(gòu)。
[0006]在該超接合半導(dǎo)體裝置500中，即使并列pn層120的雜質(zhì)濃度較高，但是在關(guān)斷狀態(tài)下耗盡層會從在并列Pn層120的縱向上延伸的各pn接合起向橫向擴(kuò)展，使漂移層整體耗盡，因而能實(shí)現(xiàn)高耐壓化。另一方面，能使構(gòu)成漂移層的η型半導(dǎo)體層210具有高濃度，因而能降低導(dǎo)通電阻。
[0007]圖17?圖19表示圖16所示的超接合半導(dǎo)體裝置的制造方法，是按照工序順序而示出的主要部分制造工序剖視圖。
(1)首先，如圖17所示，在η型半導(dǎo)體基板101上外延生長高電阻的η型半導(dǎo)體層201。對該外延層即η型半導(dǎo)體層201進(jìn)行圖案形成及離子注入，從而形成P型離子注入層207和η型離子注入層208。
(2)接著，如圖18所示，通過重復(fù)(I)的工序來層疊多層具有P型離子注入層207和η型離子注入層208的半導(dǎo)體層(半導(dǎo)體層201?205)。
(3)接著，如圖19所示，利用熱處理(drive:主擴(kuò)散)來使P型離子注入層207和η型離子注入層208中各自的雜質(zhì)進(jìn)行擴(kuò)散，則各半導(dǎo)體層的離子注入層會因雜質(zhì)擴(kuò)散而上下相連，從而形成具有P型半導(dǎo)體層209和η型半導(dǎo)體層201的并列pn層120，即超接合。上述是被稱為多級外延法的并列pn層120的形成方法。
[0008]在該超接合即并列pn層120的上部形成有P基極區(qū)域103、p+接觸區(qū)域105、n+源極區(qū)域106、柵極絕緣膜107、柵極電極108、層間絕緣膜109、及源極電極110，并在該并列pn層120的下方的η型半導(dǎo)體基板101的背面上形成漏極電極112，從而完成超接合半導(dǎo)體裝置500。也可以在并列pn層120的上部配置η型層，并在該η型層上形成上述各區(qū)域。
[0009]在形成上述超接合即并列pn層120的方法中，除了上述多級外延法之外，還存在溝槽充填法。盡管未圖示出該溝槽充填法，但是在半導(dǎo)體基板上形成外延層，并在該外延層中形成溝槽。溝槽充填法是在該溝槽中充填與外延層具有相反導(dǎo)電型的半導(dǎo)體層的方法。
[0010]在專利文獻(xiàn)I中，揭示了利用與上述方法相同的方法來重復(fù)外延生長和離子注入，從而形成超接合的并列pn層的多級外延法。
[0011]另外，在專利文獻(xiàn)2中揭示了以下溝道充填法:即，在η+基板上對η型層進(jìn)行外延生長，對其挖出溝道，并在該溝道內(nèi)部對P型層進(jìn)行外延生長，從而形成超接合結(jié)構(gòu)的并列pn層。
[0012]另外，在專利文獻(xiàn)3中揭示了以下方法:S卩，在利用多級外延法和溝道充填法而分別制造出的超接合半導(dǎo)體裝置(此處舉出SJ-M0SFET為例)中，能改善Eoff和關(guān)斷(turn-off) dV/dt之間的權(quán)衡關(guān)系。此外，所謂Eoff是指MOSFET關(guān)斷時所發(fā)生的關(guān)斷損耗，所謂關(guān)斷dV/dt是指關(guān)斷時施加到MOSFET上的再施加電壓的上升率。進(jìn)一步具體說明。
[0013]在利用多級外延法制造的超接合半導(dǎo)體裝置中，將構(gòu)成并列pn層的η型半導(dǎo)體層(η型柱)的上部的雜質(zhì)濃度增加1.5?2.0倍左右，使關(guān)斷動作時的耗盡層不易擴(kuò)展，從而改善Eoff與關(guān)斷dV/dt之間的權(quán)衡關(guān)系。
[0014]另外，在利用溝槽充填法制造出的超接合半導(dǎo)體裝置中，提高從表面起算的溝槽深度的1/1.5?1/3的區(qū)域中的P型半導(dǎo)體層(P型柱)的雜質(zhì)濃度。另一方面，獲得使得η型柱的表面層的雜質(zhì)濃度為下部的低濃度的雜質(zhì)濃度的1.2倍以上3倍以下的高濃度的外延層。而且，利用溝槽充填法來形成超接合的并列pn層。由此，專利文獻(xiàn)3記載有能改善Eoff與關(guān)斷dV/dt之間的權(quán)衡關(guān)系。
[0015]專利文獻(xiàn)4中記載了以下方法:S卩，在縱橫比為8以上的較大的溝槽中，利用溝槽充填法來形成超接合的并列pn層。下面詳細(xì)說明。
在該專利文獻(xiàn)4中，在第一導(dǎo)電型半導(dǎo)體基板上形成錐形的溝槽，并將第一導(dǎo)電型的雜質(zhì)離子注入到所述錐形中。之后，利用第二導(dǎo)電型的外延層來填充溝槽。由此形成并列pn層，在表面層上形成第二導(dǎo)電型的半導(dǎo)體層，在該半導(dǎo)體層的表面層形成發(fā)射層(或源極層)、柵極電極。
[0016]通過設(shè)置錐形從而使得以傾斜離子注入方式打入到該部位的雜質(zhì)含量會增多，因而通過錐形來修正體積減少的量相對應(yīng)的雜質(zhì)含量，從而能獲得錐形部分的并列pn層的電荷平衡，并防止耐壓降低。
[0017]另外，在專利文獻(xiàn)5中，揭示了以下內(nèi)容:即，形成溝槽并對該溝槽的側(cè)壁改變傾斜角來多次進(jìn)行離子注入，以調(diào)整η型半導(dǎo)體層(η型柱)的雜質(zhì)濃度。
[0018]圖20是說明Eoff與關(guān)斷dV/dt的權(quán)衡關(guān)系的不意圖。在不出權(quán)衡關(guān)系的曲線Z向著值較小的箭頭方向移動的情況下，表示權(quán)衡關(guān)系得到了改善。
現(xiàn)有技術(shù)文獻(xiàn) 專利文獻(xiàn)
[0019]專利文獻(xiàn)1:日本專利特開2001-119022號公報 專利文獻(xiàn)2:USP5216275
專利文獻(xiàn)3:W02011-0093473號刊物 專利文獻(xiàn)4:日本專利特開2010-225831號公報 專利文獻(xiàn)5:日本專利特開2007-235080號公報

【發(fā)明內(nèi)容】

發(fā)明所要解決的技術(shù)問題
[0020]但是，為了形成圖16所示的利用多級外延法而形成的超接合半導(dǎo)體裝置500 (專利文獻(xiàn)3中也有記載)，需要重復(fù)5?6次以下工序:即，外延生長工序、離子注入工序(例如，離子注入η型雜質(zhì))、光刻工序、及離子注入工序(例如離子注入P型雜質(zhì))，因此工序變長，且成本變高。
[0021]另外，在專利文獻(xiàn)3所揭示的溝槽充填法中，在形成溝槽之前，例如在低濃度的η型外延層上形成高濃度的η型外延層。為了形成高濃度η型半導(dǎo)體層而使用外延法，因而成本上升。
[0022]另外，在專利文獻(xiàn)4中，形成高濃度η型半導(dǎo)體層的目的在于獲得錐形部分的電荷平衡。另外，由于在該錐形部分形成有P基極層，因而位于P基極層下方的η型柱的雜質(zhì)濃度均勻，因此對于改善Eoff與關(guān)斷dV/dt之間的權(quán)衡關(guān)系的效果不大。
[0023]另外，在專利文獻(xiàn)I?5中未揭示以下內(nèi)容:即，使用溝槽充填法來形成超接合的并列pn層時，利用離子注入法來使構(gòu)成并列pn層的η型半導(dǎo)體層(η型柱)上部高濃度化。另外，在專利文獻(xiàn)I?5中也未記載以下內(nèi)容:S卩，使用離子注入來在η型半導(dǎo)體層(η型柱)上部形成高濃度η型半導(dǎo)體層，從而能改善Eoff與關(guān)斷dV/dt之間的權(quán)衡關(guān)系。
[0024]為了解決上述問題，本發(fā)明的目的在于提供一種能利用溝槽充填法，來改善Eoff與關(guān)斷dV/dt之間的權(quán)衡關(guān)系的低成本的半導(dǎo)體裝置及其制造方法。
解決技術(shù)問題所采用的技術(shù)方案
[0025]為了實(shí)現(xiàn)上述目的，根據(jù)權(quán)利要求書的權(quán)利要求1所記載的發(fā)明，半導(dǎo)體裝置具有超接合結(jié)構(gòu)，其包括:多個溝槽，該多個溝槽配置于配置在第一導(dǎo)電型半導(dǎo)體基板上的第一導(dǎo)電型半導(dǎo)體層中；第二導(dǎo)電型半導(dǎo)體層，該第二導(dǎo)電型半導(dǎo)體層充填該溝槽；及并列pn層，該并列pn層中，所述第一導(dǎo)電型半導(dǎo)體層與所述第二導(dǎo)電型半導(dǎo)體層在與所述半導(dǎo)體基板的表面平行的水平方向上交替地進(jìn)行配置，所述第二導(dǎo)電型半導(dǎo)體層和所述第一導(dǎo)電型半導(dǎo)體層相接，所述半導(dǎo)體裝置的特征在于，
在所述第一導(dǎo)電型半導(dǎo)體層的上部，存在比該第一導(dǎo)電型半導(dǎo)體層的下部的雜質(zhì)濃度要高、且與所述第二導(dǎo)電型半導(dǎo)體層相接的高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域，在所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的與所述半導(dǎo)體基板的表面平行的方向上，所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的雜質(zhì)濃度在與所述第二導(dǎo)電型半導(dǎo)體層接觸的一側(cè)要高于中央側(cè)，所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的平均厚度為從所述第一導(dǎo)電型半導(dǎo)體層的表面起到所述第二導(dǎo)電型半導(dǎo)體層的底面為止的距離的1/2以下。
[0026]另外，根據(jù)權(quán)利要求書的權(quán)利要求2所記載的發(fā)明，在權(quán)利要求1所記載的發(fā)明中，所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域內(nèi)的雜質(zhì)濃度分布在與所述半導(dǎo)體基板的表面平行的水平方向上呈誤差函數(shù)分布。
[0027]根據(jù)權(quán)利要求書的權(quán)利要求3所記載的發(fā)明，在權(quán)利要求1或權(quán)利要求2所記載的發(fā)明中，所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的平均厚度可以為從所述第一導(dǎo)電型半導(dǎo)體層的表面到所述第二導(dǎo)電型半導(dǎo)體層的底面為止的距離的1/4以下。
[0028]根據(jù)權(quán)利要求書的權(quán)利要求4所記載的發(fā)明，在權(quán)利要求1至3中的任一項(xiàng)所記載的發(fā)明中，所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的底面可以為波形。
[0029]根據(jù)權(quán)利要求書的權(quán)利要求5所記載的發(fā)明，是一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置的制造方法所制造出的半導(dǎo)體裝置中，具有超接合結(jié)構(gòu)，其包括:多個溝槽，該多個溝槽配置于配置在第一導(dǎo)電型半導(dǎo)體基板上的第一導(dǎo)電型半導(dǎo)體層中；第二導(dǎo)電型半導(dǎo)體層，該第二導(dǎo)電型半導(dǎo)體層充填該溝槽；及并列Pn層，該并列pn層中，所述第一導(dǎo)電型半導(dǎo)體層與所述第二導(dǎo)電型半導(dǎo)體層在與所述半導(dǎo)體基板的表面平行的水平方向上交替地進(jìn)行配置，所述第二導(dǎo)電型半導(dǎo)體層和所述第一導(dǎo)電型半導(dǎo)體層相接，所述半導(dǎo)體裝置中還具有高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域，該高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域配置在所述第一導(dǎo)電型半導(dǎo)體層的上部，其雜質(zhì)濃度高于所述第一導(dǎo)電型半導(dǎo)體層，所述半導(dǎo)體裝置的制造方法的特征在于，包括:在所述第一導(dǎo)電型半導(dǎo)體層形成溝槽的工序；利用傾斜離子注入，對所述溝槽的側(cè)壁上部離子注入第一導(dǎo)電型雜質(zhì)的工序；以所述第二導(dǎo)電型半導(dǎo)體層充填所述溝槽的工序；以及利用熱處理來形成所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的工序。
[0030]根據(jù)權(quán)利要求書的權(quán)利要求6所記載的發(fā)明，在權(quán)利要求5所記載的發(fā)明中，對于所述熱處理，在形成所述離子注入層之后、且在將所述第二導(dǎo)電型半導(dǎo)體層充填所述溝槽之前，進(jìn)行所述熱處理。
[0031]根據(jù)權(quán)利要求書的權(quán)利要求7所記載的發(fā)明，在權(quán)利要求5所記載的發(fā)明中，對于所述熱處理，在形成所述離子注入層之后、且在將所述第二導(dǎo)電型半導(dǎo)體層充填所述溝槽之后，進(jìn)行所述熱處理。
[0032]根據(jù)權(quán)利要求書的權(quán)利要求8所記載的發(fā)明，在權(quán)利要求5至7的任一項(xiàng)所記載的發(fā)明中，在將相對于所述半導(dǎo)體基板表面的所述離子注入角度設(shè)為Θ (° )，將所述溝槽的開口部寬度設(shè)為W( μ m)，將所述溝槽深度設(shè)為L( μ m)時，也可設(shè)為Θ≤tar^L/QW)。
[0033]根據(jù)權(quán)利要求書的權(quán)利要求9所記載的發(fā)明，在權(quán)利要求5至7中的任一項(xiàng)所記載的發(fā)明中，所述高濃 度第一導(dǎo)電型半導(dǎo)體區(qū)域的從所述第一導(dǎo)電型半導(dǎo)體層表面起算的厚度為所述溝槽深度的1/2以下。
[0034]根據(jù)權(quán)利要求書的權(quán)利要求10所記載的發(fā)明，在權(quán)利要求9所記載的發(fā)明中，所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的從所述第一導(dǎo)電型半導(dǎo)體層表面起算的厚度為所述溝槽深度的1/4以下。
發(fā)明效果
[0035]本發(fā)明能夠提供一種半導(dǎo)體裝置，該半導(dǎo)體裝置中，通過在并列pn層的η層上部形成高濃度η型半導(dǎo)體區(qū)域，該高濃度η型半導(dǎo)體區(qū)域在P層側(cè)的雜質(zhì)濃度高于中央側(cè)的雜質(zhì)濃度，從而能改善Eoff與關(guān)斷dV/dt之間的權(quán)衡關(guān)系。
[0036]另外，能夠提供一種半導(dǎo)體裝置的制造方法，該制造方法所制作出的半導(dǎo)體裝置中，利用溝槽充填法來形成超接合即并列pn層，并在其上部的η型半導(dǎo)體區(qū)域(η型柱)中利用離子注入來形成高濃度η型半導(dǎo)體區(qū)域，從而能改善EofT與關(guān)斷dV/dt之間的權(quán)衡關(guān)系.[0037]由于無需再如現(xiàn)有的利用多級外延法來形成超接合的情況那樣、重復(fù)冗長的工序，因而能縮短工序并減低成本。
【專利附圖】

【附圖說明】
[0038]圖1是說明本發(fā)明的第一實(shí)施例所涉及的半導(dǎo)體裝置100的圖，圖1 (a)是主要部分的剖視圖，圖1(b)是圖1(a)的X-X線上的雜質(zhì)濃度的曲線圖。
圖2是說明本發(fā)明的第二實(shí)施例所涉及的半導(dǎo)體裝置200的圖，圖2 (a)是主要部分的剖視圖，圖2(b)是高濃度η型半導(dǎo)體區(qū)域在橫向上的雜質(zhì)濃度的曲線圖。
圖3是本發(fā)明的第三實(shí)施例所涉及的半導(dǎo)體裝置的主要部分的制造工序的剖視圖。
圖4是接著圖3的、本發(fā)明的第三實(shí)施例所涉及的半導(dǎo)體裝置的主要部分的制造工序的剖視圖。
圖5是接著圖4的、本發(fā)明的第三實(shí)施例所涉及的半導(dǎo)體裝置的主要部分的制造工序的剖視圖。
圖6是接著圖5的、本發(fā)明的第三實(shí)施例所涉及的半導(dǎo)體裝置的主要部分的制造工序的剖視圖。
圖7是接著圖6的、本發(fā)明的第三實(shí)施例所涉及的半導(dǎo)體裝置的主要部分的制造工序的剖視圖。
圖8是接著圖7的、本發(fā)明的第三實(shí)施例所涉及的半導(dǎo)體裝置的主要部分的制造工序的剖視圖。
圖9是接著圖8的、本發(fā)明的第三實(shí)施例所涉及的半導(dǎo)體裝置的主要部分的制造工序的剖視圖。
圖10是接著圖9的、本發(fā)明的第三實(shí)施例所涉及的半導(dǎo)體裝置的主要部分的制造工序的剖視圖。
圖11是接著圖10的、本發(fā)明的第三實(shí)施例所涉及的半導(dǎo)體裝置的主要部分的制造工序的剖視圖。
圖12是表示離子注入時的注入部位的主要部分的俯視圖。
圖13是說明η型半導(dǎo)體層2 (η型柱)的耗盡層30的擴(kuò)展的圖，圖13(a)是表示不具有高濃度η型半導(dǎo)體區(qū)域11的情況下的圖，圖13(b)是表示具有利用離子注入法形成的高濃度η型半導(dǎo)體區(qū)域11的情況下的圖。
圖14是說明在η型半導(dǎo)體層2的上部利用離子注入法而形成的高濃度η型半導(dǎo)體區(qū)域11的雜質(zhì)濃度的曲線的圖，圖14(a)是表示圖6的Y-Y線上的雜質(zhì)濃度的曲線圖，圖14(b)是表示圖6的X-X線上的雜質(zhì)濃度的曲線圖。
圖15是表示基于模擬結(jié)果的，高濃度η型半導(dǎo)體區(qū)域11的平均厚度D與溝槽深度L之間的比例、和耐壓的關(guān)系的圖。
圖16是表示現(xiàn)有的超接合半導(dǎo)體裝置500的主要部分的剖視圖。
圖17是表示形成圖16所示的超接合半導(dǎo)體裝置的并列pn層120時的主要部分制造工序的剖視圖。
圖18是接著圖17的、表示形成圖16所示的超接合半導(dǎo)體裝置的并列pn層120時的主要部分制造工序的剖視圖。
圖19是接著圖18的、表示形成圖16所示的超接合半導(dǎo)體裝置的并列pn層120時的主要部分制造工序的剖視圖。
圖20是說明Eoff與關(guān)斷dV/dt的權(quán)衡關(guān)系的不意圖。
附圖標(biāo)記 【0072】
1η型半導(dǎo)體基板
2η型半導(dǎo)體層(溝槽形成后:η型柱)
2a η型半導(dǎo)體層(溝槽形成前)
3氧化膜(開口部4a形成后)
3a氧化膜(開口部4a形成后)
4開口部(形成于η型半導(dǎo)體層2a)
4a開口部(形成于氧化膜3a)
5溝槽
5a溝槽的底面
6側(cè)壁
7磷雜質(zhì)
8傾斜離子注入
9溝槽的肩
10離子注入層
11高濃度η型半導(dǎo)體區(qū)域
Ila高濃度η型半導(dǎo)體區(qū)域11的底面
12 P型半導(dǎo)體層(P型柱)
20并列pn層 30耗盡層
W 溝槽的開口部寬度 L 溝槽深度 Q 離子注入層10的長度 T 溝槽的間距 K 柱部
M 成為平均的平面 100,200 半導(dǎo)體裝置
【具體實(shí)施方式】
[0039]利用以下實(shí)施例來說明實(shí)施方式。
[實(shí)施例1]
[0040]圖1是說明本發(fā)明的第一實(shí)施例所涉及的半導(dǎo)體裝置100的圖，圖1 (a)是主要部分的剖視圖，圖1(b)是高濃度η型半導(dǎo)體區(qū)域在橫向上的雜質(zhì)濃度的曲線圖。圖1的半導(dǎo)體裝置以SJ(超接合)-MOSFET為例。圖1(b)的縱軸是以對數(shù)方式表示的雜質(zhì)濃度。
[0041]該半導(dǎo)體裝置100的第一主面(并列pn層20的上表面)上的元件表面結(jié)構(gòu)104具有以下結(jié)構(gòu)。
包括P基極區(qū)域103、P+接觸區(qū)域105、及n+源極區(qū)域106。另外，在η型半導(dǎo)體層2與η+源極區(qū)域106之間的P基極區(qū)域103的表面上，隔著柵極絕緣膜107而形成有柵極電極
108。而且，以覆蓋柵極電極108的方式形成層間絕緣膜109，具有與η+源極區(qū)域106和ρ+接觸區(qū)域105相接的源極電極110。
[0042]在半導(dǎo)體裝置100的第二主面(η型半導(dǎo)體基板I的背面)上具有漏極電極112。 并列pn層20設(shè)置在元件表面結(jié)構(gòu)104與η型半導(dǎo)體基板I之間，在并列pn層20的
η型半導(dǎo)體層2 (η型柱)的上部形成有利用離子注入而形成的高濃度η型半導(dǎo)體區(qū)域11。
[0043]如圖1(b)所示，對于本發(fā)明的利用離子注入法所形成的高濃度η型半導(dǎo)體區(qū)域11在橫向(X方向)上的雜質(zhì)濃度的分布(雜質(zhì)濃度曲線圖)，由于向側(cè)壁6進(jìn)行離子注入的雜質(zhì)會因熱處理而擴(kuò)散形成雜質(zhì)的分布，因而不同于利用外延法來進(jìn)行形成的情況下(以虛線表示)的平坦形狀，而呈誤差函數(shù)。通過這樣的雜質(zhì)濃度曲線，從而溝槽5的側(cè)壁6附近的雜質(zhì)濃度較高，且隨著沿橫向進(jìn)行移動(向高濃度η型半導(dǎo)體區(qū)域11的中央移動)該雜質(zhì)濃度降低。因此，如圖1(a)所示那樣，高濃度η型半導(dǎo)體區(qū)域11的底面Ila成為在中央處向上方呈凹狀的波形。另一方面，在代替高濃度η型半導(dǎo)體區(qū)域11而利用外延法來形成總雜質(zhì)含量相同的高濃度η型半導(dǎo)體層的情況下，X方向上的雜質(zhì)濃度曲線(圖1(b)的虛線所示)保持在固定值。此處，與總雜質(zhì)含量相同的外延生長層進(jìn)行比較的理由在于，要使得SJ-M0SFET的耐壓相同。另外，虛線表示利用離子注入法所形成的高濃度η型半導(dǎo)體區(qū)域11的平均雜質(zhì)濃度。
[0044]隨著雜質(zhì)濃度的升高，耗盡層的擴(kuò)展變難。若利用離子注入來形成高濃度η型半導(dǎo)體區(qū)域11，則雜質(zhì)濃度的曲線(分布)呈誤差函數(shù)，因此在溝槽5的側(cè)壁6附近的雜質(zhì)濃度升高。因此，從溝槽5的側(cè)壁6開始擴(kuò)展的耗盡層不易在該雜質(zhì)濃度較高的區(qū)域進(jìn)行擴(kuò)展。其結(jié)果是，耗盡整個并列pn層20的時間比高濃度η型半導(dǎo)體區(qū)域11中總雜質(zhì)含量相同但采用外延生長層的情況下所需的時間要長，而關(guān)斷dV/dt會變平緩。另一方面，與SJ-M0SFET的柵極相連接的外部的柵極電阻不發(fā)生變化，因此Eoff也幾乎不發(fā)生變化。因此，能改善Eoff與關(guān)斷dV/dt的權(quán)衡關(guān)系。利用實(shí)驗(yàn)可知，在相同的Eoff下,能將關(guān)斷dV/dt的大小減小一半。另外，在相同的關(guān)斷dV/dt下,能減小Eoff,因此能降低SJ-M0SFET所發(fā)生的損耗。
[0045]另外，在利用外延生長來形成高濃度η型半導(dǎo)體區(qū)域的情況下，需要在考慮外延生長工序中雜質(zhì)濃度的偏差會增大這一情況的基礎(chǔ)上來進(jìn)行設(shè)計。該設(shè)計會導(dǎo)致成本上升，因而會極大地減小對于現(xiàn)有的SJ-M0SFET而言所具有的成本降低效果。另一方面，若如本發(fā)明那樣利用離子注入來形成高濃度η型半導(dǎo)體區(qū)域11，則濃度的偏差最多也只有幾％，與利用外延生長的情況相比，能力圖實(shí)現(xiàn)成本的降低并能實(shí)現(xiàn)高精度化。
[0046]另外，為了改善Eoff與關(guān)斷dV/dt之間的權(quán)衡關(guān)系，可以將從并列pn層20表面起算的高濃度η型半導(dǎo)體區(qū)域11的平均厚度D設(shè)為溝槽深度L的1/2以下。如圖15所示，若超過D / L=I / 2，則并列pn層20中的電荷平衡惡化并會導(dǎo)致耐壓降低。另外，若將該值設(shè)為1/4以下，則能提高電荷平衡，從而能抑制耐壓的降低。但是，若平均厚度D過薄，則會影響dV/dt降低效果，因此優(yōu)選將其設(shè)為1/8以上。
[實(shí)施例2]
[0047]圖2是說明本發(fā)明的第二實(shí)施例所涉及的半導(dǎo)體裝置200的圖，圖2(a)是主要部分的剖視圖，圖2(b)是高濃度η型半導(dǎo)體區(qū)域在橫向上的雜質(zhì)濃度的曲線圖。圖2(b)的縱軸是以對數(shù)表示的雜質(zhì)濃度。
[0048]與圖1的不同點(diǎn)在于，高濃度η型半導(dǎo)體區(qū)域11并未形成在中央。但是在這種情況下也能獲得與上述第一實(shí)施例相同的效果。在這種情況下，用于形成高濃度η型半導(dǎo)體區(qū)域11的熱處理工序也可以在完成對P型半導(dǎo)體層12的溝槽5的充填之后再進(jìn)行。例如，也能兼用最后階段的圖11的工序(9)中的形成P基極區(qū)域103、η+源極區(qū)域106時的熱處理。即使離子注入的磷雜質(zhì)7(圖5)向P型半導(dǎo)體層12進(jìn)行擴(kuò)散，但是擴(kuò)散至P型半導(dǎo)體層12的上部的磷雜質(zhì)7也不會在P型半導(dǎo)體層12的上部的整個橫向?qū)挾壬线M(jìn)行擴(kuò)散，因此能抑制耐壓的降低。
[實(shí)施例3]
[0049]圖3?圖11是本發(fā)明的第三實(shí)施例所涉及的半導(dǎo)體裝置的制造方法，是按照工序順序示出的主要部分的制造工序剖視圖。
(1)如圖3所示，在高濃度的η漏極層所構(gòu)成的η型半導(dǎo)體基板I(S1:硅)上，例如在外延生長了 45 μ m左右的η型半導(dǎo)體層2a(Si)之后，對氧化膜3a(SiO2)進(jìn)行成膜。
(2)如圖4所示，利用光刻法等對氧化膜3a進(jìn)行圖案形成，來形成具有開口部4a的氧化膜3。作為圖案形成的平面形狀，此處舉出以下這個例子，即，開口部寬度W為6 μ m、重復(fù)間距T(SJ間距)為12μπι的線寬/間隔(line and space)形狀。此外，所謂線寬/間隔形狀，是指如圖12所示的由條狀的溝槽5、及由該溝槽5所夾持的條狀的柱部K所構(gòu)成的形狀。之后，根據(jù)干蝕刻法(ICP:1n chemical Polishing離子化學(xué)拋光)，對具有開口部4a的氧化膜3使用掩膜，以對從開口部4a露出的η型半導(dǎo)體層2a進(jìn)行蝕刻，從而形成從η型半導(dǎo)體層2a的表面起算例如具有深度L為40 μ m左右的開口部4(開口部寬度=6 μ m)的溝槽5。η型半導(dǎo)體基板I與溝槽5的底面5a之間的F中殘留有5 μ m左右的η型半導(dǎo)體層2a。該溝槽5的縱橫比是40μηι/ 6μηι?7左右。形成溝槽5之后的η型半導(dǎo)體層2a是η型半導(dǎo)體層2，該η型半導(dǎo)體層2中除了 F部就是η型柱G。
(3)如圖5所示，使用傾斜離子注入法來向著溝槽5的側(cè)壁6的上部傾斜地離子注入磷雜質(zhì)7。對于η型半導(dǎo)體層2的表面2b (=氧化膜3的表面)，例如以49°這一角度Θ來進(jìn)行傾斜離子注入8(也能簡稱為離子注入8)。利用溝槽5的肩部9(開口部4上端)的遮擋效果(掩膜效果)，向溝槽5的側(cè)壁6來離子注入η型雜質(zhì)即磷雜質(zhì)7直至7 μ m深度，從而在溝槽5上部側(cè)壁形成離子注入層10。由于形成有該離子注入層10的部位的長度(離子注入層的長度Q)為7 μ m，因此為溝槽深度L的7 / 40=0.18倍。
[0050]另外，幾乎沒有離子注入到比所述離子注入層10的長度Q(=7ym)更深的部位的溝槽5的側(cè)壁6。圖12是表示離子注入時的注入部位的主要部分的俯視圖。利用傾斜離子注入8使得磷雜質(zhì)7打入到開口部4的側(cè)壁6的上部，離子注入層10形成于溝槽5的開口部4的長邊方向上的側(cè)壁6。該磷雜質(zhì)7不會打入到溝槽5的側(cè)壁6的下部及底面5a。另外，盡管該磷雜質(zhì)7不會打入到開口部4的長邊方向上的端部，但是利用離子注入后的熱處理來使磷雜質(zhì)7在橫向上進(jìn)行擴(kuò)散，因而高濃度η型半導(dǎo)體區(qū)域11會形成在溝槽5的側(cè)壁6的上部周圍的整個區(qū)域。即使存在未形成有高濃度η型半導(dǎo)體區(qū)域11的部位，但是該部位的體積遠(yuǎn)小于長邊方向上的體積，因而不會對電荷平衡帶來太大的影響。
[0051]此外，在上述說明中，將離子注入8的入射角(角度Θ)設(shè)為49°。但是，本發(fā)明中，利用傾斜入射從開口部4的端部向著溝槽的底面，來對溝槽5的側(cè)壁6的1/2以下的部位Q進(jìn)行離子注入。
[0052]上述的進(jìn)行離子注入的角度Θ (以半導(dǎo)體基板表面為基準(zhǔn)的角度)能利用簡單的幾何學(xué)計算而得出。若將溝槽的開口部寬度設(shè)為W( μ m)，將溝槽深度設(shè)為L ( μ m)，則只要以滿足下式(I)的關(guān)系的角度Θ來進(jìn)行入射，就能使得離子注入層10的長度Q在溝槽深度L的1/2以下。
[0053]Θ ≤ tarT1 (L/(2W))(I)
在上述式(I)中，盡管例 如已如上述說明的那樣將開口部寬度W(=溝槽寬度)設(shè)為6 μ m,但是若進(jìn)一步減小開口部寬度W與溝槽5之間的間距T，則能改善耐壓和導(dǎo)通電阻之間的權(quán)衡關(guān)系。在將開口部寬度W設(shè)為4 μ m的情況下，若保持溝槽深度L不變(L=40)，則優(yōu)選將進(jìn)行離子注入的角度Θ設(shè)為Θ <78.6°。在將上述開口部寬度W設(shè)為一定的情況下，若溝槽深度L增大，則角度Θ增大。此處，實(shí)際上還應(yīng)加上掩膜材料的厚度d，但是在溝槽深度L為40 μ m時,掩膜材料的厚度d為I μ m,因而即使近似為tarT1 ((L+d) / (2W)) N tarT1 (L/(2W))，也不存在太大的差異。
(4)如圖6所示，之后，作為熱處理，離子注入層10的磷雜質(zhì)7發(fā)生擴(kuò)散而形成高濃度η型半導(dǎo)體區(qū)域11。該高濃度η型半導(dǎo)體區(qū)域11的平均厚度D大致與離子注入層10的長度Q相等，因此成為溝槽深度L的1/6 (=7 μ m/40 μ m)左右。本發(fā)明的目標(biāo)在于，以離子注入方式在η型半導(dǎo)體層2的上部形成該高濃度η型半導(dǎo)體區(qū)域11，使得高濃度η型半導(dǎo)體區(qū)域11的平均厚度D為溝槽深度L的1/2以下。在滿足該條件的范圍內(nèi)(所述的1/2以下)調(diào)整入射角度(角度Θ)，從而調(diào)整高濃度η型半導(dǎo)體區(qū)域11的平均厚度D。
[0054]盡管將高濃度η型半導(dǎo)體區(qū)域11的平均厚度D相對于溝槽深度L的比例如上述那樣設(shè)置為1/2以下的范圍內(nèi)，但優(yōu)選為1/4以下。另外，即使在如圖2所示那樣的高濃度η型半導(dǎo)體區(qū)域11未形成在η型半導(dǎo)體層2 (或圖4所示的η型柱G)的中央的情況下，也具有緩和關(guān)斷dV/dt的效果。此外，所謂高濃度η型半導(dǎo)體區(qū)域11的平均厚度D，是指從高濃度η型半導(dǎo)體區(qū)域11的表面、到成為高濃度η型半導(dǎo)體區(qū)域11的波形底面Ila的雜質(zhì)濃度的平均的平面M之間的距離。該平均厚度D大致與離子注入層10的長度Q相等。圖6中的T是溝槽5的間距。
(5)如圖7所示，在溝槽5內(nèi)利用外延生長法來以均勻的雜質(zhì)濃度充填P型半導(dǎo)體層12 (P型柱)。該P(yáng)型半導(dǎo)體層12的雜質(zhì)濃度是均勻的，并將其設(shè)為能獲得與η型半導(dǎo)體層2(η型柱)之間的電荷平衡的雜質(zhì)濃度。所謂能獲得電荷平衡，是指整個η型半導(dǎo)體層2與整個P型半導(dǎo)體層12幾乎同時耗盡。在該形成過程中，溝槽5完全被P型半導(dǎo)體層12掩埋，如圖7所示那樣，在包含氧化膜3上的整個表面上形成該P(yáng)型半導(dǎo)體層12。
(6)如圖8所示，利用CMP(ChemicalMechanical Polishing:化學(xué)機(jī)械研磨)法來削去P型半導(dǎo)體層12，直至氧化膜3露出。
(7)如圖9所示，對P型半導(dǎo)體層12的上部進(jìn)行回蝕(etch-back)，使得η型半導(dǎo)體層2與P型半導(dǎo)體層12的高度一致。
(8)如圖10所示，利用HF(氫氟酸)溶液等來去除氧化膜3。利用上述工序來形成具有高濃度η型半導(dǎo)體區(qū)域11的并列pn層20。
[0055]使用上述溝槽充填法來形成并列pn層20，從而無需依次進(jìn)行圖18所示的外延生長工序、離子注入工序、光刻工序、及離子注入工序，無需重復(fù)圖17所示的工序，因而能縮短制造工序，從而能力圖降低成本。
[0056](9)如圖11所示，利用與現(xiàn)有的MOSFET相同的工序來在并列pn層20的表面?zhèn)?第一主面)上形成表面結(jié)構(gòu)104。作為表面結(jié)構(gòu)104的形成，首先形成P基極區(qū)域103、p+接觸區(qū)域105、及n+源極區(qū)域106。并且還形成柵極絕緣膜107、柵極電極108、層間絕緣膜
109、及源極電極110等。在η型半導(dǎo)體基板I的背面?zhèn)?第二主面)上形成與該基板I相接的漏電極112，由此完成SJ-M0SFET。
[0057]此外，對于利用上述(3)所示工序中的圖8示出的傾斜離子注入8而形成于溝槽5的側(cè)壁6附近的離子注入層10，利用(4)所示工序中的熱處理工序(drive:主擴(kuò)散)在η型半導(dǎo)體層2的內(nèi)側(cè)進(jìn)行擴(kuò)散并在中央處相互連接，從而形成高濃度η型半導(dǎo)體區(qū)域11。根據(jù)熱處理?xiàng)l件的不同也能形成圖2所示那樣的相互不連接的高濃度η型半導(dǎo)體區(qū)域11。在這種情況下，也具有改善EofT與關(guān)斷dV/dt之間的權(quán)衡關(guān)系的效果。隨著高濃度η型半導(dǎo)體區(qū)域11相對于η型柱即η型半導(dǎo)體層2的比例增大，則具有降低關(guān)斷dV/dt的效果，但是同時會使得電荷平衡降低并導(dǎo)致耐壓降低。因此，優(yōu)選高濃度η型半導(dǎo)體區(qū)域11的平均厚度D為溝槽深度L的一半以下。更優(yōu)選為1/4以下。
[0058]另外，也可以在將P型半導(dǎo)體層12充填至溝槽5之后進(jìn)行離子注入后的熱處理。例如，能在(9)所示工序中的P基極區(qū)域103、η+源極區(qū)域106形成時進(jìn)行熱處理。
[0059]根據(jù)本發(fā)明，能通過形成高濃度η型半導(dǎo)體區(qū)域11來減小并緩和現(xiàn)有的SJ-M0SFET中所存在的問題，即，減小并緩和會導(dǎo)致產(chǎn)生電磁噪音的急劇的關(guān)斷dV/dt。
[0060]而且，利用離子注入法來形成該高濃度η型半導(dǎo)體區(qū)域11，從而與專利文獻(xiàn)3所記載的利用外延層來形成高濃度η型半導(dǎo)體區(qū)域11的情況相比，能減小關(guān)斷dV/dt。其結(jié)果是，能力圖改善Eoff與關(guān)斷dV/dt之間的權(quán)衡關(guān)系。
[0061]另外，如上所述，由于無需如現(xiàn)有的利用多級外延法進(jìn)行制造的情況那樣、重復(fù)冗長的工序，因此，能縮短制造工序并降低成本。
[0062]其結(jié)果是，能夠提供一種能改善EofT與關(guān)斷dV/dt之間的權(quán)衡關(guān)系的低成本的半導(dǎo)體裝置及其制造方法。 圖13是說明η型半導(dǎo)體層2 (η型柱)的耗盡層30的擴(kuò)展的圖，圖13 (a)是表示不具有高濃度η型半導(dǎo)體區(qū)域11的情況下的圖，圖13(b)是表示具有利用離子注入法形成的高濃度η型半導(dǎo)體區(qū)域11的情況下的圖。箭頭表示耗盡層30的擴(kuò)展方向。
[0063]如圖13(a)所示，在η型半導(dǎo)體層2的上部未形成有高濃度η型半導(dǎo)體區(qū)域11的情況下，若將漏極施加正電壓并向源極施加負(fù)電壓，則耗盡層30會從P基極區(qū)域103及P型半導(dǎo)體層12 (P型柱)和η型半導(dǎo)體層2 (η型柱)之間的接合21向著η型半導(dǎo)體層2和P型半導(dǎo)體層12延伸。該耗盡層30擴(kuò)展到整個并列pn層20的時間較短，因而關(guān)斷dV/dt較為陡峭。
[0064]另一方面，如圖13 (b)所示，對于在η型半導(dǎo)體層2的上部利用離子注入法形成的高濃度η型半導(dǎo)體區(qū)域11，該溝槽5的側(cè)壁6附近的雜質(zhì)濃度較高。因此，相比利用外延層(雜質(zhì)濃度均勻)來形成的情況，耗盡層30不易在溝槽5的側(cè)壁6附近擴(kuò)展，因而延長了整個并列pn層20都耗盡所需的時間，緩和了關(guān)斷dV/dt。通過形成高濃度η型半導(dǎo)體區(qū)域11，從而即使整個P型半導(dǎo)體層12都耗盡，但是高濃度η型半導(dǎo)體區(qū)域11的一部分中仍然存在未耗盡的部位(以斜線示出的A部)。
[0065]盡管未進(jìn)行圖示，但是對于使得總雜質(zhì)量與圖13(b)的高濃度η型半導(dǎo)體區(qū)域11相同，并利用外延層來形成高濃度η型半導(dǎo)體區(qū)域11的情況，其關(guān)斷dV/dt的平緩度位于未形成高濃度η型半導(dǎo)體區(qū)域11的情況(圖13 (a))、與利用離子注入來形成高濃度η型半導(dǎo)體區(qū)域11的情況(圖13(b))的中間。
[0066]另外，由于與SJ-M0SFET的柵極相連接的柵極電阻不發(fā)生變化，因而Eoff不發(fā)生變化。因此，相比利用外延層的情況能進(jìn)一步改善Eoff與關(guān)斷dV/dt之間的權(quán)衡關(guān)系。
[0067]另外，通過利用離子注入來形成高濃度η型半導(dǎo)體區(qū)域11，從而與利用外延生長來形成的情況相比，能高精度地控制雜質(zhì)濃度及厚度。其結(jié)果是，能減小受工序偏差影響的邊緣，能對SJ-M0SFET進(jìn)行極限設(shè)計，能改善耐壓-導(dǎo)通電阻(RonA)的權(quán)衡關(guān)系，并改善量產(chǎn)性(提高合格率)。
[0068]圖14是說明在η型半導(dǎo)體層2的上部利用離子注入法而形成的高濃度η型半導(dǎo)體區(qū)域11的雜質(zhì)濃度的曲線的圖，圖14(a)是表示圖6的Y-Y線上的雜質(zhì)濃度的曲線圖，圖14(b)是表示圖6的X-X線上的雜質(zhì)濃度的曲線圖。圖14(a)及圖14(b)的縱軸是以對數(shù)表示的雜質(zhì)濃度。
[0069]在圖6及圖14中，沿著溝槽5的側(cè)壁6的Y方向上的雜質(zhì)濃度保持固定。但是，在高濃度η型半導(dǎo)體區(qū)域11和η型半導(dǎo)體層2的邊界附近，從高濃度η型半導(dǎo)體區(qū)域11的雜質(zhì)濃度向η型半導(dǎo)體層2的雜質(zhì)濃度轉(zhuǎn)移。另一方面，沿著與溝槽5的側(cè)壁6呈直角的方向，即沿著作為與η型半導(dǎo)體基板I的表面平行的方向的橫向(X方向)的雜質(zhì)濃度會隨著遠(yuǎn)離溝槽5的側(cè)壁6而降低。該雜質(zhì)濃度的曲線呈誤差函數(shù)。
[0070]即，溝槽5的側(cè)壁6附近的雜質(zhì)濃度較高，并隨著接近高濃度η型半導(dǎo)體區(qū)域11的中央而降低。耗盡層30的擴(kuò)展與雜質(zhì)濃度的平方根成反比地減小。因此，在溝槽5的側(cè)壁6附近的耗盡層30的擴(kuò)展速度比在利用外延生長而形成的高濃度η型半導(dǎo)體區(qū)域中耗盡層的擴(kuò)展速度要慢，因此耗盡整個并列pn層20所需的時間變長。因而，相比利用外延生長來形成高濃度η型半導(dǎo)體區(qū)域的情況，利用離子注入來形成時的關(guān)斷dV/dt較為平緩。其結(jié)果是，相比利用外延層來形成高濃度η型半導(dǎo)體區(qū)域的情況，能改善EofT與關(guān)斷dV/dt之間的權(quán)衡關(guān)系。
[0071]圖15是表示利用詳細(xì)的模擬求出的高濃度η型半導(dǎo)體區(qū)域11的平均厚度D與溝槽深度L之間的比例、和耐壓的關(guān)系的圖。
對于使用上述溝槽充填法和離子注入法形成的高濃度η型半導(dǎo)體區(qū)域11，若高濃度η型半導(dǎo)體區(qū)域11的平均厚度D超過溝槽深度L的1/2，則電荷平衡增大，會導(dǎo)致圖示那樣的耐壓降低。因此，優(yōu)選高濃度η型半導(dǎo)體區(qū)域11的平均厚度D為溝槽深度L的1/2以下。另外，若為溝槽深度L的1/4以下，則能改善電荷平衡，因而就耐壓性而言是優(yōu)選的。
【權(quán)利要求】
1.一種半導(dǎo)體裝置， 該半導(dǎo)體裝置具有超接合結(jié)構(gòu)，其包括:多個溝槽，該多個溝槽配置于配置在第一導(dǎo)電型半導(dǎo)體基板上的第一導(dǎo)電型半導(dǎo)體層中；第二導(dǎo)電型半導(dǎo)體層，該第二導(dǎo)電型半導(dǎo)體層充填該溝槽；及并列Pn層，該并列pn層中，所述第一導(dǎo)電型半導(dǎo)體層與所述第二導(dǎo)電型半導(dǎo)體層在與所述半導(dǎo)體基板的表面平行的水平方向上交替地進(jìn)行配置，所述第二導(dǎo)電型半導(dǎo)體層和所述第一導(dǎo)電型半導(dǎo)體層相接，所述半導(dǎo)體裝置的特征在于， 在所述第一導(dǎo)電型半導(dǎo)體層的上部，存在比該第一導(dǎo)電型半導(dǎo)體層的下部的雜質(zhì)濃度要高、且與所述第二導(dǎo)電型半導(dǎo)體層相接的高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域，在所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的與所述半導(dǎo)體基板的表面平行的方向上，所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的雜質(zhì)濃度在與所述第二導(dǎo)電型半導(dǎo)體層接觸的一側(cè)要高于中央側(cè)，所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的平均厚度為從所述第一導(dǎo)電型半導(dǎo)體層的表面起到所述第二導(dǎo)電型半導(dǎo)體層的底面為止的距離的1/2以下。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域內(nèi)的雜質(zhì)濃度分布在與所述半導(dǎo)體基板的表面平行的水平方向上呈誤差函數(shù)分布。
3.如權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 從所述第一導(dǎo)電型半導(dǎo)體層表面起算的所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的平均厚度為從所述半導(dǎo)體基板 的表面到所述第二導(dǎo)電型半導(dǎo)體層的底面為止的距離的1/4以下。
4.如權(quán)利要求1至3的任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于， 所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的底面為波形。
5.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置的制造方法所制造出的半導(dǎo)體裝置中， 具有超接合結(jié)構(gòu)，其包括:多個溝槽，該多個溝槽配置于配置在第一導(dǎo)電型半導(dǎo)體基板上的第一導(dǎo)電型半導(dǎo)體層中；第二導(dǎo)電型半導(dǎo)體層，該第二導(dǎo)電型半導(dǎo)體層充填該溝槽；及并列Pn層，該并列pn層中，所述第一導(dǎo)電型半導(dǎo)體層與所述第二導(dǎo)電型半導(dǎo)體層在與所述半導(dǎo)體基板的表面平行的水平方向上交替地進(jìn)行配置，所述第二導(dǎo)電型半導(dǎo)體層和所述第一導(dǎo)電型半導(dǎo)體層相接，所述半導(dǎo)體裝置中還具有高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域，該高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域配置在所述第一導(dǎo)電型半導(dǎo)體層的上部，其雜質(zhì)濃度高于所述第一導(dǎo)電型半導(dǎo)體層，所述半導(dǎo)體裝置的制造方法的特征在于，包括: 在所述第一導(dǎo)電型半導(dǎo)體層形成溝槽的工序； 利用傾斜離子注入，對所述溝槽的側(cè)壁上部離子注入第一導(dǎo)電型雜質(zhì)的工序； 以所述第二導(dǎo)電型半導(dǎo)體層充填所述溝槽的工序；以及 利用熱處理來形成所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的工序。
6.如權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于， 對于所述熱處理，在形成所述離子注入層之后、且在將所述第二導(dǎo)電型半導(dǎo)體層充填所述溝槽之前，進(jìn)行所述熱處理。
7.如權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于， 對于所述熱處理，在形成所述離子注入層之后、且在將所述第二導(dǎo)電型半導(dǎo)體層充填所述溝槽之后，進(jìn)行所述熱處理。
8.如權(quán)利要求5至7的任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，在將相對于所述半導(dǎo)體基板表面的所述離子注入角度設(shè)為θ(° )，將所述溝槽的開口部寬度設(shè)為w( μ m),將所述溝槽深度設(shè)為L (μ m )時,滿足Θ ≤tarTV (2W)。
9.如權(quán)利要求5至7的任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于， 所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的從所述第一導(dǎo)電型半導(dǎo)體層表面起算的厚度為所述溝槽深度的1/2以下。
10.如權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于， 所述高濃度第一導(dǎo)電型半導(dǎo)體區(qū)域的從所述第一導(dǎo)電型半導(dǎo)體層表面起算的厚度為所述溝槽深 度的1/4以下。
【文檔編號】H01L29/78GK103996712SQ201410052003
【公開日】2014年8月20日 申請日期:2014年2月14日 優(yōu)先權(quán)日:2013年2月14日
【發(fā)明者】北村睦美, 山田三千矢, 藤平龍彥 申請人:富士電機(jī)株式會社