用于具有改進(jìn)的互連的電子組件的裝置及相關(guān)方法
【專利摘要】一種裝置，包括襯底，該襯底包括電子電路裝置。該裝置還包括第一裸片以及至少一個(gè)屏蔽互連，第一裸片包括電子電路。該屏蔽互連將襯底中的電子電路裝置耦合到第一裸片中的電子電路裝置。
【專利說明】用于具有改進(jìn)的互連的電子組件的裝置及相關(guān)方法

【技術(shù)領(lǐng)域】
[0001]公開的構(gòu)思總體涉及電子器件或組件以及器件或組件的制作，并且更具體地涉及用于電子器件或組件中的屏蔽和/或同軸的耦合機(jī)構(gòu)或互連的裝置，以及相關(guān)方法。

【背景技術(shù)】
[0002]電子學(xué)的發(fā)展已經(jīng)允許增加的集成水平。用于制作IC的技術(shù)已經(jīng)對這些進(jìn)步帶來貢獻(xiàn)，并且已經(jīng)提供了用于將相對大數(shù)目的電路和功能集成到IC中的工具。因此，當(dāng)今的IC可以包含億萬晶體管。盡管晶體管數(shù)目很大，但是電子器件或電路的所期望的功能有時(shí)需要使用多于一個(gè)IC的電路裝置。為了實(shí)現(xiàn)這樣的功能，有時(shí)使用兩個(gè)或者更多半導(dǎo)體裸片并且彼此耦合。
[0003]與單個(gè)半導(dǎo)體封裝不同，多芯片封裝對若干半導(dǎo)體裸片進(jìn)行互連。在基于2D (二維)的多芯片模塊(MCM)中，可以使用倒裝芯片或引線鍵合互連將芯片或裸片互連在襯底上。一些3D互連使用在有源硅電路裸片或者無源硅襯底上的硅通孔(TSV)或電鍍的穿孔(PTH)0作為中間水平，2D互連結(jié)構(gòu)涉及硅襯底作為互連襯底(被稱作插入器)以使用鍵合線或倒裝芯片互連來提供高密度互連，有時(shí)被稱作為2.倒裝芯片互連可以用來由于互連的面積性質(zhì)而提供更高的互連密度，并且由于短的電距離而提供更高的頻率能力。硅插入器需要額外的成本，并且在互連的半導(dǎo)體裸片之間也可能存在更長的電距離。作為2.5D和插入器的備選，可以使用不同的架構(gòu)，即將裸片面對面地連接在裸片的一側(cè)上?？梢允褂玫寡b芯片焊接或者銅微凸塊來完成兩個(gè)裸片的面對面的互連，并且使用鍵合線來完成與2裸片堆疊的外部的連接。


【發(fā)明內(nèi)容】

[0004]各種實(shí)施例設(shè)想具有屏蔽和/或同軸耦合機(jī)構(gòu)或互連的電子裝置，以及相關(guān)技術(shù)。在一個(gè)示例性實(shí)施例中，一種裝置包括襯底，該襯底包括電子電路裝置。該裝置還包括第一裸片和至少一個(gè)屏蔽互連，該第一裸片包括電子電路裝置。屏蔽互連將襯底中的電子電路裝置耦合到第一裸片中的電子電路裝置。
[0005]根據(jù)另一個(gè)示例性實(shí)施例，一種制作器件的方法包括制作包括電路裝置的襯底以及制作在襯底的上方的至少一個(gè)裸片，其中至少一個(gè)裸片也包括電路裝置。該方法還包括制作至少一個(gè)屏蔽互連，以將襯底中的電路裝置耦合到至少一個(gè)裸片中的電路裝置。
[0006]根據(jù)另一個(gè)示例性實(shí)施例，一種制作電子組件中的屏蔽互連的方法包括制作用于電子組件的襯底以及制作在襯底的上方的至少一個(gè)裸片。該方法還包括制作一個(gè)導(dǎo)體以將襯底耦合到至少一個(gè)裸片，制作包圍該導(dǎo)體的電介質(zhì)，以及制作包圍電介質(zhì)的另一導(dǎo)體，并且將襯底耦合到至少一個(gè)裸片。

【專利附圖】

【附圖說明】
[0007]附圖僅示出示例性實(shí)施例并且因此不應(yīng)當(dāng)被看作限制其范圍。本領(lǐng)域技術(shù)人員理解所公開的概念適用于其它等效實(shí)施例。在附圖中，在多于一個(gè)圖中使用的相同附圖標(biāo)記表示相同、相似或等效的功能、部件或模塊。
[0008]圖1示出根據(jù)示例性實(shí)施例的具有屏蔽和/或同軸互連或耦合機(jī)構(gòu)的器件或封裝。
[0009]圖2示出根據(jù)示例性實(shí)施例的具有屏蔽和/或同軸互連或耦合機(jī)構(gòu)的另一器件或封裝。
[0010]圖3描繪根據(jù)示例性實(shí)施例的具有屏蔽和/或同軸互連的另一器件或封裝。
[0011]圖4圖示根據(jù)示例性實(shí)施例的屏蔽互連或耦合機(jī)構(gòu)的截面。
[0012]圖5示出根據(jù)示例性實(shí)施例的屏蔽互連或耦合機(jī)構(gòu)的截面。
[0013]圖6描繪根據(jù)示例性實(shí)施例的具有屏蔽和/或同軸互連或耦合機(jī)構(gòu)的器件的制作。
[0014]圖7示出根據(jù)示例性實(shí)施例的具有屏蔽和/或同軸互連或耦合機(jī)構(gòu)的器件的另一制作。
[0015]圖8描繪根據(jù)示例性實(shí)施例的具有屏蔽和/或同軸互連或耦合機(jī)構(gòu)的器件的另一制作。
[0016]圖9示出可以在示例性實(shí)施例中使用的現(xiàn)場可編程門陣列(FPGA)的框圖。
[0017]圖10圖示用于制作根據(jù)示例性實(shí)施例的器件的方法的流程圖。
[0018]圖11描繪用于制作根據(jù)示例性實(shí)施例的電子組件中的屏蔽互連的方法的流程圖。

【具體實(shí)施方式】
[0019]所公開的概念大體涉及電子器件或組件以及器件或組件的制作，以及相關(guān)方法。更具體地，這樣的器件或組件使用屏蔽和/或同軸耦合機(jī)構(gòu)或互連。如以下具體所述，使用屏蔽和/或同軸耦合機(jī)構(gòu)或互連提供了多個(gè)優(yōu)點(diǎn)，諸如高速通信和/或操作頻率，更好的抗噪聲能力、改進(jìn)的隔離、更好的阻尼(例如，如果用于功率分布)、低損失、增加的互連密度坐寸ο
[0020]圖1示出根據(jù)示例性實(shí)施例的具有屏蔽互連的器件或封裝。具體地，圖1中的器件I包括被設(shè)置在襯底30上或上方的半導(dǎo)體裸片32。盡管圖1示出了一個(gè)半導(dǎo)體裸片32，但是在一些實(shí)施例中可以使用多于一個(gè)半導(dǎo)體裸片。例如，在一些實(shí)施例中，可以使用多于一個(gè)半導(dǎo)體裸片32 (例如32A、32B等)。根據(jù)裸片的相應(yīng)尺寸、電路復(fù)雜度、可用技術(shù)等，在其它實(shí)施例中可以根據(jù)需要而使用其它布置或其它數(shù)目的裸片。
[0021]一般而言，半導(dǎo)體裸片32可以根據(jù)需要而包括多種多樣的電路裝置和/或器件。這樣的電路裝置可以包括模擬電路裝置、數(shù)字電路裝置和混合信號(hào)電路裝置。在一些實(shí)施例中，襯底30可以包括電路裝置，諸如各種耦合機(jī)構(gòu)或互連(如以下具體所述，例如PTH)。然而，一般而言，襯底30可以根據(jù)需要而包括多種多樣的電路裝置和/或器件。這樣的電路裝置可以包括模擬電路裝置、數(shù)字電路裝置和混合信號(hào)電路裝置。
[0022]半導(dǎo)體裸片32中的電路裝置可以經(jīng)由一個(gè)或者多個(gè)鍵合線47耦合到襯底30中的電路裝置。鍵合線47提供裸片32中的電路裝置與襯底30中的電路裝置之間的耦合機(jī)構(gòu)。
[0023]除鍵合線47之外，圖1中的器件還包括一個(gè)或多個(gè)屏蔽耦合機(jī)構(gòu)或互連50。屏蔽互連50提供裸片32中的電路裝置與襯底30中的電路裝置之間的耦合路徑。如以下具體描述，互連50的屏蔽性質(zhì)相對于鍵合線提供多個(gè)優(yōu)點(diǎn)。
[0024]在一些實(shí)施例中，鍵合線可以用來在裸片32與襯底30之間傳遞信號(hào)和/或分布功率。屏蔽互連50可以用來在裸片32與襯底30之間傳遞信號(hào)和/或分布或路由功率。
[0025]襯底30可以包括各種耦合機(jī)構(gòu)或互連。參照圖1中的示例性實(shí)施例，襯底30包括一個(gè)或多個(gè)PTH45以允許裸片32中的電路裝置耦合至襯底30中的電路裝置。除了 PTH45或者代替PTH45，襯底32可以使用其它耦合機(jī)構(gòu)(諸如金屬或互連層、過孔、硅通孔(TSV)等)，如本領(lǐng)域技術(shù)人員理解的那樣。在一些實(shí)施例中，襯底30包括核心(在圖1中未示出)，在該核心上或者內(nèi)形成稱合機(jī)構(gòu)或互連。
[0026]在示例性實(shí)施例中，襯底30可以耦合到電路載體、板或襯底42。電路載體42可以是合適的器件，以物理連接并且電耦合到在裸片32和/或襯底30中或者上的電路裝置、耦合機(jī)構(gòu)或互連。在示例性實(shí)施例中，電路載體42可以是印刷電路板(PCB)、厚膜襯底等，如本領(lǐng)域技術(shù)人員所理解的那樣。電路載體42可以根據(jù)需要而包括各種耦合機(jī)構(gòu)或互連，諸如層、過孔、PTH等，根據(jù)諸如將容納的互連的復(fù)雜度、可用的技術(shù)、成本等因素。
[0027]在示例性實(shí)施例中，襯底30經(jīng)由耦合機(jī)構(gòu)或互連40耦合到電路載體42。耦合機(jī)構(gòu)40可以構(gòu)成焊球、焊塊、微凸塊等，如本領(lǐng)域技術(shù)人員所理解的那樣。
[0028]除了襯底30，電路載體42還電耦合(并且根據(jù)需要而機(jī)械地耦合)到各種其它器件和電路裝置(圖1中未示出)。示例包括集成電路(1C)、互連(例如邊緣連接器)、分立器件(有源(例如晶體管、二極管)和無源(電阻器、電感器、電容器)二者)。
[0029]通過使用耦合機(jī)構(gòu)40、屏蔽互連50、鍵合線47和PTH45 (和/或襯底30中的其它耦合機(jī)構(gòu))中的一個(gè)或多個(gè)，裸片32中的電路裝置可以耦合到襯底30中的電路裝置和/或電路載體42以及在電路載體42中或者上包括的電路裝置或器件(未示出)。以這一方式，在裸片32中或者上包括的電路載體和電路裝置可以根據(jù)需要而提供完整系統(tǒng)、子系統(tǒng)或者模塊的功能。
[0030]通過使用包括具有各種和各類型的電路裝置的電路裝置的裸片，提供了用于生產(chǎn)復(fù)雜系統(tǒng)的柔性機(jī)構(gòu)。耦合機(jī)構(gòu)(例如見圖1中的耦合機(jī)構(gòu)40、47、45和50)提供了用于在器件中和/或在器件與其它器件或電路之間的信號(hào)和功率流動(dòng)的柔性機(jī)構(gòu)。
[0031]在一些實(shí)施例中，圖1中示出的器件可以被封裝在模具或者多個(gè)模制部分內(nèi)。參照圖1，模制部分43A、43B和43C包圍或覆蓋或耦合器件的各個(gè)部分或部件。更具體地，在圖1中所示的實(shí)施例中，模制部分43A包圍屏蔽互連50的部分或部。模制部分43B耦合到(例如為了提供支撐)或者封裝襯底的30的部分。此外，模制部分43C覆蓋器件的頂部部分，并且因此封裝或保護(hù)鍵合線47以及屏蔽互連50的部分。
[0032]圖2示出根據(jù)示例性實(shí)施例的具有屏蔽互連的另一個(gè)器件或封裝。具體地，圖2中的器件包括被設(shè)置在襯底30上或上方的半導(dǎo)體裸片32。圖2中的器件類似于圖1中的器件，但是除了使用鍵合線，其在裸片32與襯底30之間使用其它耦合機(jī)構(gòu)。
[0033]更具體地，圖2中的器件可以根據(jù)需要而在襯底30和/或裸片32中包括一個(gè)或多個(gè)金屬層、互連、過孔、TSV和/或PTH。此外，器件包括一個(gè)或者多個(gè)耦合機(jī)構(gòu)或互連36，以將裸片32中的電路裝置耦合到襯底30中的電路裝置。
[0034]在示例性實(shí)施例中，耦合機(jī)構(gòu)36可以構(gòu)成焊球、焊塊、微凸塊等，如本領(lǐng)域技術(shù)人員所理解的那樣。與PTH45 —起，過孔、金屬或互聯(lián)層、過孔、TSV等可以用來將裸片32中的電路裝置耦合到襯底30中的電路裝置。在一些實(shí)施例中，耦合機(jī)構(gòu)36可以用來在裸片32和襯底30之間傳遞信號(hào)和/或分布功率。
[0035]類似于圖1，圖2中的器件包括一個(gè)或者多個(gè)屏蔽互連50。屏蔽互連50提供裸片32中的電路裝置與襯底30中的電路裝置之間的耦合路徑。如以下具體描述的，互連50的相對于耦合機(jī)構(gòu)36等提供多個(gè)優(yōu)點(diǎn)。
[0036]此外，圖2中的器件包括一個(gè)或者多個(gè)屏蔽互連52。屏蔽互連52也提供裸片32中電路裝置與襯底30中的電路裝置之間的耦合路徑。因此，屏蔽互連50可以用來在裸片32與襯底30之間傳遞信號(hào)和/或分布或路由功率。屏蔽互連52被布置在裸片32與襯底30的面或表面(在圖2中示出的實(shí)施例中的頂表面)之間。由于該布置，在示例性實(shí)施例中屏蔽互連52具有與耦合機(jī)構(gòu)36 (例如焊球)相同或相似的高度。
[0037]盡管圖2示出一個(gè)半導(dǎo)體裸片32，但是在一些實(shí)施例中可以使用多于一個(gè)半導(dǎo)體裸片。例如，在一些實(shí)施例中，可以使用多于一個(gè)半導(dǎo)體裸片32 (例如32A、32B等)。根據(jù)裸片的相應(yīng)尺寸、電路復(fù)雜度、可用技術(shù)等，在其它實(shí)施例中可以根據(jù)需要而使用其它布置或其它數(shù)目的裸片。
[0038]圖3示出根據(jù)示例性實(shí)施例的具有屏蔽互連的另一個(gè)器件或封裝。圖3中的器件類似于圖2中的器件，但是除了在襯底30上或上方的一個(gè)裸片32，其包括附加的裸片。
[0039]具體地，圖3中的器件包括被設(shè)置在襯底30上或上方的半導(dǎo)體裸片32。在一些實(shí)施例中，裸片32可以構(gòu)成半導(dǎo)體裸片。在其它實(shí)施例中，裸片32可以構(gòu)成插入器，例如硅插入器。如上所述，裸片32可以包括各種電路裝置、互連或耦合機(jī)構(gòu)等。
[0040]此外，圖3中的器件包括被設(shè)置在裸片32的上方的裸片34A和裸片34B。一般而言，半導(dǎo)體裸片34A-34B可以根據(jù)需要而包括各種電路裝置和/或器件。這樣的電路裝置可以包括模擬電路裝置、數(shù)字電路裝置和混合信號(hào)電路裝置。
[0041]如上所述，耦合機(jī)構(gòu)36提供用于在裸片32與襯底30之間傳遞信號(hào)和/或分布功率的通路。此外，屏蔽互連52也可以提供在裸片32中的電路裝置與襯底30中的電路裝置之間的耦合路徑。因此，屏蔽互連可以用來在裸片32與襯底30之間傳遞信號(hào)和/或分布或路由功率。
[0042]裸片32可以包括多種耦合機(jī)構(gòu)或互連。如上所述，示例包括一個(gè)或者多個(gè)PTH、金屬或互聯(lián)層、過孔、硅通孔(TSV)等。通過使用一個(gè)或者多個(gè)耦合機(jī)構(gòu)，可以提供在裸片32中的電路裝置與裸片34A和/或34B中的電路裝置之間信號(hào)傳遞和/或功率分布。
[0043]此外，裸片32可以包括一個(gè)或多個(gè)屏蔽互連54。屏蔽互連54也提供裸片32中的電路裝置與裸片34A和/或34B中的電路裝置之間的耦合路徑。因此，可以使用屏蔽互連54來在裸片32與襯底30之間傳遞信號(hào)和/或分布或路由功率。
[0044]在示例性實(shí)施例中，屏蔽互連可以被布置在耦合機(jī)構(gòu)36與裸片34A-34B之間。屏蔽互連54可以用來根據(jù)需要而在襯底與裸片34A-34B之間和/或在裸片32與裸片34A-34B之間傳遞信號(hào)和/或分布或路由功率。
[0045]盡管圖3示出了一個(gè)裸片32和兩個(gè)裸片34A-34B，但是在一些實(shí)施例中可以使用其它數(shù)目的裸片。例如在一些實(shí)施例中，可以使用多于兩個(gè)半導(dǎo)體裸片34 (例如34A-34C等)和/或多于一個(gè)半導(dǎo)體裸片32 (例如32A-32B等)。根據(jù)裸片的相應(yīng)尺寸、電路復(fù)雜度、可用技術(shù)等，在其它實(shí)施例中可以根據(jù)需要而使用其它布置或其它數(shù)目的裸片。
[0046]此外，除了、或者代替使用屏蔽互連50來將裸片32耦合到襯底30，也可以使用屏蔽互連50來將裸片34A和/或34B中的電路裝置耦合到襯底30。根據(jù)裸片的相應(yīng)尺寸、電路復(fù)雜度、可用技術(shù)、信號(hào)的類型和數(shù)目等，在其它實(shí)施例中可以根據(jù)需要而使用其它布置或其它數(shù)目的屏蔽互連50。
[0047]圖4至圖5描繪根據(jù)示例性實(shí)施例的屏蔽互連的細(xì)節(jié)。圖4至圖5中所示的結(jié)構(gòu)可以用來制作各種屏蔽互連，諸如互連50、52和54 (見圖1至圖3)。
[0048]參照圖4，其示出根據(jù)示例性實(shí)施例的屏蔽互連或耦合機(jī)構(gòu)(諸如屏蔽互連50)的截面。該屏蔽互連包括導(dǎo)體50A、電介質(zhì)50B和導(dǎo)體50C。
[0049]導(dǎo)體50A—般圍繞并且因此屏蔽導(dǎo)體50C。在一些實(shí)施例中，導(dǎo)體50A可以完全圍繞導(dǎo)體50C。在其它實(shí)施例中，導(dǎo)體50A可以不完全圍繞導(dǎo)體50C，即導(dǎo)體50A可以部分地圍繞導(dǎo)體50C。該選擇取決于多個(gè)因素，諸如所期望的屏蔽或隔離的程度、材料的類型和/或可用的技術(shù)、成本、可用的空間量等，如本領(lǐng)域技術(shù)人員所理解的那樣。
[0050]電介質(zhì)50B被設(shè)置在導(dǎo)體50A與導(dǎo)體50C之間。根據(jù)如上所述的屏蔽互連的幾何形狀，電介質(zhì)50B可以或者可以不完全圍繞導(dǎo)體50C?？梢允褂酶鞣N電介質(zhì)材料，諸如二氧化硅。電介質(zhì)的選擇取決于多個(gè)因素，諸如所期望的屏蔽或隔離的程度、材料的類型和/或可用的技術(shù)、成本、可用的空間量等，如本領(lǐng)域技術(shù)人員所理解的那樣。
[0051]屏蔽互連可以通過如下方式制作:首先在所期望的位置和定向上沉積導(dǎo)體50C。接著，可以制作電介質(zhì)50B。在一些實(shí)施例中，可以通過沉積電介質(zhì)材料來制作電介質(zhì)50B。在其它實(shí)施例中，可以通過利用電介質(zhì)材料涂敷導(dǎo)體50C來制作電介質(zhì)50B。
[0052]電介質(zhì)50B可以具有期望的厚度。電介質(zhì)50B的厚度影響屏蔽互連的各種特性，如本領(lǐng)域技術(shù)人員所理解的那樣。特性的示例包括傳播速度、擊穿電壓、每單位長度電容、導(dǎo)體50A與50C之間的電隔離水平等。因此可以將電介質(zhì)50B制作為具有滿足針對給定實(shí)施方式的所期望的規(guī)范的厚度。
[0053]在一些實(shí)施例中，屏蔽互連可以是不對稱的。例如，導(dǎo)體50C可以不相對于導(dǎo)體50A中心或者對稱設(shè)置。在其它實(shí)施例中，導(dǎo)體50C可以相對于導(dǎo)體50A中心或者對稱設(shè)置，因此產(chǎn)生同軸結(jié)構(gòu)或互連。
[0054]屏蔽互連的各種部件可以具有所期望的幾何尺寸或截面。在圖4中所示的示例中，導(dǎo)體50A和50C以及電介質(zhì)50B具有圓形或環(huán)形的截面。產(chǎn)生的屏蔽互連因此具有圓形或環(huán)形形狀或截面。在其它實(shí)施例中，導(dǎo)體50A和50C以及電介質(zhì)50B和/或屏蔽互連可以具有其它形狀，諸如多邊形(具有三個(gè)或更多邊)、橢圓形等。示例性狀包括三角形、方形、矩形等。
[0055]在示例性實(shí)施例中，導(dǎo)體50A和50C可以構(gòu)成銅(例如銅柱或其它結(jié)構(gòu)，如本領(lǐng)域技術(shù)人員所理解的那樣)、鋁或其它所期望的導(dǎo)體或金屬。材料的選擇取決于多個(gè)因素，諸如所期望的傳導(dǎo)率、材料的類型和/或可用的技術(shù)、成本、可用的空間量等，如本領(lǐng)域技術(shù)人員所理解的那樣。
[0056]圖5示出根據(jù)示例性實(shí)施例的屏蔽互連或稱合機(jī)構(gòu)的截面。更具體地，圖5示出被制作成耦合到襯底30的屏蔽互連50(盡管可以在其它實(shí)施例中使用類似的結(jié)構(gòu)和技術(shù)，諸如圖1至圖3中所示的那些)的細(xì)節(jié)。
[0057]參照圖5，襯底30 (或其它結(jié)構(gòu)或部件，諸如裸片32、裸片34A或34B等)具有多個(gè)接合焊盤，所述接合焊盤被制作成耦合至屏蔽互連的各種部件或部分。具體地，接合焊盤50D耦合到導(dǎo)體50A，并且接合焊盤50E耦合到導(dǎo)體50C。接合焊盤50D和50E耦合到導(dǎo)體50C?？梢允褂盟谕募夹g(shù)來制作接合焊盤50D和50E，如本領(lǐng)域技術(shù)人員所理解的那樣。
[0058]通過制作導(dǎo)體50C，屏蔽互連的制作繼續(xù)進(jìn)行。如所述，導(dǎo)體50C耦合到接合焊盤50E。通過接合焊盤50E，導(dǎo)體50C可以根據(jù)需要并且如上所述而電耦合到其它結(jié)構(gòu)或電路裝置(未示出)。
[0059]接下來，制作電介質(zhì)50B。如上所述，可以沉積、涂覆電介質(zhì)50B作為導(dǎo)體50C等的涂層。一旦已經(jīng)制作了電介質(zhì)50B，則制作導(dǎo)體50A。隨后可以根據(jù)需要并且如上所述而添加模制部分50。
[0060]根據(jù)各種實(shí)施例的屏蔽互連可以在各種應(yīng)用中使用。一般而言，根據(jù)各種實(shí)施例的屏蔽互連可以用來在器件或電子組件中的各種器件、電路、模塊等之間提供電耦合。
[0061]在一個(gè)應(yīng)用中，如上所述，屏蔽互連可以用來諸如在模擬、數(shù)字或混合信號(hào)電路裝置中傳遞信號(hào)。在一些實(shí)施例中，屏蔽互連可以用來在高速串行接口(HSSI)電路裝置(諸如發(fā)射器、接收器或收發(fā)器)中傳遞信號(hào)(例如、數(shù)據(jù)或信息、控制、狀態(tài)等)。在其它實(shí)施例中，屏蔽互連可以用來在通用輸入/輸出(GP1)電路裝置(諸如輸入、輸出或輸入/輸出(I/O)電路裝置)中傳遞信號(hào)(例如、數(shù)據(jù)或信息、控制、狀態(tài)等)。
[0062]在另一應(yīng)用中，如上所述，屏蔽互連可以用來向各種電路提供電力。在一些實(shí)施例中，屏蔽互連可以用來分布功率，或者向各種電路、模塊、子模塊、系統(tǒng)、子系統(tǒng)等提供電力。在其它實(shí)施例中，可以將屏蔽互連用作功率分布網(wǎng)絡(luò)(PDN)的一部分。
[0063]如上所述，屏蔽互連提供多種優(yōu)勢和好處。其包括:(a)改進(jìn)的操作速度(例如在HSSI電路裝置中50至100吉比特每秒);(b)改進(jìn)的群延遲(相對扁平的群延遲、其在一些信號(hào)傳輸應(yīng)用中是理想的)；(c)改進(jìn)的信號(hào)傳輸以及低信號(hào)反射(例如在高速應(yīng)用中，其中信號(hào)路徑表現(xiàn)為傳輸線，而非集總網(wǎng)絡(luò))；(d)改進(jìn)的隔離，諸如電流隔離；(e)改進(jìn)的泄漏(例如，在其中一些電路裝置具有相對高的阻抗的應(yīng)用中和/或在低功率應(yīng)用中的較低泄漏)；(f)改進(jìn)的干擾緩解(例如因?yàn)閷τ趯υ肼暬蚋蓴_相對敏感的信號(hào)或互連的屏蔽);以及(g)改進(jìn)的電阻阻尼(例如在功率分布或電網(wǎng)應(yīng)用中)。
[0064]如上所述，可以以許多方式來制作使用屏蔽互連的電子組件或器件。圖6至圖8示出圖1中的器件的制作的各個(gè)步驟。圖6描繪根據(jù)示例性實(shí)施例的部分制作的器件?？梢蕴幚硪r底30以制作接合焊盤50D和50E。此外，可以如上所述制作各種互連，諸如PTH45、過孔、TSV、金屬層等?？梢詫⒙闫?2設(shè)置或安裝在襯底30上或上方。
[0065]圖7示出圖6的器件的其它處理或制作。參照圖7，可以制作一個(gè)或多個(gè)鍵合線47。(在其它實(shí)施例中，可以制作其它耦合機(jī)構(gòu)，或者可以在制作屏蔽互連之前已經(jīng)制作其它耦合結(jié)構(gòu)。)
[0066]可以以許多方式執(zhí)行屏蔽互連的制作，例如，如以上根據(jù)圖4至圖5所描述的那樣。參照圖7，可以制作一個(gè)或多個(gè)屏蔽互連。具體地，作為示例，圖7示出用于一個(gè)屏蔽互連的導(dǎo)體50C的制作。除導(dǎo)體50C之外，可以例如通過涂敷導(dǎo)體50C來制作電介質(zhì)50B。
[0067]圖8描繪圖7的器件的其它處理或制作。參照圖8，如上所述，已經(jīng)制作導(dǎo)體50A(未明確示出)。圖8示出一個(gè)完成的屏蔽互連50 (盡管可以根據(jù)需要并且如上所述而制作多于一個(gè)屏蔽互連50)。
[0068]注意，為了清楚地呈現(xiàn)，以上描述部分制作步驟。其它制作步驟可以用來產(chǎn)生根據(jù)各種實(shí)施例的堆疊的半導(dǎo)體器件的其它特征。例如，可以(例如在襯底30或襯底30的核心的制作期間)使用本領(lǐng)域技術(shù)人員已知的技術(shù)來執(zhí)行耦合機(jī)構(gòu)36、40、45和47 (以及金屬或互連層、過孔、TSV等)的制作。
[0069]本領(lǐng)域技術(shù)人員理解，可以使用與圖4至圖8中所示相似的技術(shù)、材料和結(jié)構(gòu)來制作其它電子組件或器件，諸如圖2至圖3的示例性實(shí)施例中所示的那些。除了所示和所描述的示例性實(shí)施例之外，可以根據(jù)需要而使用其它布置和封裝方案。布置和封裝方案的選擇取決于用于器件的設(shè)計(jì)和性能規(guī)范、成本、復(fù)雜度、可用的技術(shù)等，如本領(lǐng)域技術(shù)人員所理解的那樣。
[0070]如上所述，采用屏蔽互連的器件或電子組件中的裸片可以包括多種電路裝置。在一些實(shí)施例中，裸片的一個(gè)或多個(gè)裸片可以包括現(xiàn)場可編程門陣列(FPGA)電路裝置。一個(gè)或多個(gè)屏蔽互連可以用來將這樣的器件或電子組件中的各種電路彼此耦合，例如將(例如在一個(gè)裸片中或上制作的)一個(gè)或多個(gè)FPGA電路耦合到其它電路(例如在另一個(gè)裸片中或上制作的電路裝置)。
[0071]圖9示出可以整體或部分(例如電路或電路模塊的一些)用于這樣的實(shí)施例中的FPGA100的總體框圖。FPGA100包括配置電路裝置130、配置存儲(chǔ)器(CRAM)133、控制器140、可編程邏輯106、可編程互連109以及I/O電路裝置112。
[0072]此外，F(xiàn)PGA100可以根據(jù)需要而包括測試/調(diào)試電路裝置115、一個(gè)或多個(gè)處理器118、一個(gè)或多個(gè)通信電路裝置121、一個(gè)或多個(gè)存儲(chǔ)器124、一個(gè)或多個(gè)控制器127以及初始化電路139。在一些實(shí)施例中，F(xiàn)PGA100也可以包括一個(gè)或者多個(gè)電壓調(diào)節(jié)器或電源電路(未示出)。
[0073]注意，附圖示出FPGA100的總體框圖。因此，F(xiàn)PGA100可以包括其它模塊或電路裝置，如本領(lǐng)域技術(shù)人員所理解的那樣。這樣的電路裝置的示例包括時(shí)鐘發(fā)生器和分布電路等。此外，F(xiàn)PGA100可以根據(jù)需要而包括模擬電路裝置、其它數(shù)字電路裝置和/或混合信號(hào)電路裝置、熔絲、反熔絲等。
[0074]可編程邏輯106包括可配置或可編程邏輯電路裝置的模塊，諸如查找表(LUT)、乘積項(xiàng)邏輯、傳輸門、多路復(fù)用器(MUX)、邏輯門、寄存器、存儲(chǔ)器等。可編程互連109耦合到可編程邏輯106并且(例如通過使用傳輸門和/或MUX)在可編程邏輯106內(nèi)的各個(gè)模塊與在FPGA100內(nèi)或外的其它電路裝置之間提供可配置的互連(稱合機(jī)構(gòu))。在一些實(shí)施例中，可編程邏輯106和/或可編程互連109可以包括熔絲和/或反熔絲，以提供附加的靈活性或可編程性。
[0075]初始化電路139可以在FPGA100的復(fù)位或上電時(shí)引起執(zhí)行各種功能。在上電時(shí)或在上電之后，F(xiàn)PGA100通常從外部器件獲得配置信息?；谠撆渲眯畔ⅲ現(xiàn)PGA核心或組織內(nèi)的各種模塊或器件，或者FPGA100中的其它模塊或資源被配置或編程。示例包括可編程邏輯106和可編程互連109?？梢允褂每删幊袒ミB109中的電路裝置的一部分來實(shí)現(xiàn)圖8中的互連138，即與堆疊的裸片器件中的其它裸片的一個(gè)或多個(gè)互連。
[0076]I/O電路裝置112可以構(gòu)成多種I/O器件或電路。I/O電路112可以耦合到？?6么100的各個(gè)部分，例如可編程邏輯106或可編程互連109。I/O電路裝置根據(jù)需要而提供用于FPGA100內(nèi)的各種模塊機(jī)構(gòu)和電路，以與外部電路裝置或器件(諸如器件中的其它裸片)進(jìn)行通信。例如，在示例性實(shí)施例中，I/o電路裝置112可以根據(jù)需要并且如上所述而包括或者可以被耦合到屏蔽互連(未示出)，以將FPGA100中的各種電路裝置耦合到電子組件或器件中的其它電路。
[0077]參照圖8，測試/調(diào)試電路裝置115有助于測試和檢修FPGA100內(nèi)的各種模塊和電路。測試/調(diào)試電路裝置115可以包括本領(lǐng)域技術(shù)人員已知的各種模塊或電路。例如測試/調(diào)試電路裝置115可以包括用于根據(jù)需要而在PFGA100上電或復(fù)位之后執(zhí)行測試的電路裝置。測試/調(diào)試電路裝置115也可以根據(jù)需要而包括編碼和校驗(yàn)電路。
[0078]FPGA100可以包括一個(gè)或多個(gè)處理器118。處理器118可以耦合到FPGA100內(nèi)的其它模塊和電路。處理器118可以從在FPGA100內(nèi)或外的電路接收數(shù)據(jù)和信息，并且以多種方式處理信息，如本領(lǐng)域技術(shù)人員所理解的那樣。一個(gè)或多個(gè)處理器118可以構(gòu)成數(shù)字信號(hào)處理器(DSP)。DSP允許根據(jù)需要而執(zhí)行多種信號(hào)處理任務(wù)，諸如壓縮、解壓縮、音頻處理、視頻處理、濾波等。處理器118可以與在堆疊的裸片器件內(nèi)的其它裸片中包括的電路裝置(例如在裸片中包括的專用IC (ASIC)電路裝置)協(xié)同操作。
[0079]FPGA100也可以包括一個(gè)或多個(gè)通信電路121。通信電路裝置121可以有助于在FPGA100內(nèi)的各種電路與在FPGA100外的電路之間的數(shù)據(jù)和信息交換，如本領(lǐng)域技術(shù)人員所理解的那樣。通信電路121的示例包括收發(fā)器、網(wǎng)絡(luò)接口電路等，諸如如上所述的HSSI電路。
[0080]FPGA100還可以包括一個(gè)或多個(gè)存儲(chǔ)器124和一個(gè)或多個(gè)存儲(chǔ)器控制器127。存儲(chǔ)器124允許存儲(chǔ)FPGA100內(nèi)的各種數(shù)據(jù)和信息(諸如用戶數(shù)據(jù)、中間結(jié)果、計(jì)算結(jié)果等)的存儲(chǔ)。存儲(chǔ)器124可以根據(jù)需要而具有顆?；驂K的形式。類似于處理器118，存儲(chǔ)器124可以與在堆疊的裸片器件內(nèi)的其它裸片中包括的電路裝置(例如在裸片中包括的專用IC(ASIC)電路裝置)協(xié)同操作。
[0081]存儲(chǔ)器控制器127允許與FPGA外部的電路裝置接口連接，以及控制FPGA外部的電路裝置的操作和各種功能。例如，存儲(chǔ)器控制127可以接口連接至或者控制外部同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)。外部SDRAM可以位于堆疊的裸片器件內(nèi)的其它裸片中，例如在裸片中包括的ASIC電路裝置。
[0082]通過使用FPGA100的各種資源，以及在堆疊的裸片器件中的其它裸片中包括的電路裝置，可以實(shí)現(xiàn)多種功能，諸如整個(gè)系統(tǒng)。這樣的系統(tǒng)可以與傳感器、變送器、輸入/輸出設(shè)備(例如顯示器、鍵盤)等協(xié)同操作。此外，這樣的系統(tǒng)可以生產(chǎn)、處理或者提供各種信號(hào)以及信號(hào)類型，諸如模擬、數(shù)字和混合信號(hào)。
[0083]本領(lǐng)域技術(shù)人員理解，可以將所公開的構(gòu)思有效地應(yīng)用到各種類型的電路裝置或裸片。在本文檔中描述的示例僅構(gòu)成說明性應(yīng)用，并且并不旨在限制通過作出適當(dāng)?shù)男薷亩鴮⑺_的構(gòu)思應(yīng)用于其他類型的器件或裸片。這些修改落在本領(lǐng)域技術(shù)人員的知識(shí)和技能水平內(nèi)。例如，除了在半導(dǎo)體裸片中實(shí)現(xiàn)的FPGA電路裝置，可以使用其它類型的電路裝置，例如已知為可編程邏輯器件(PLD)、復(fù)雜PLD (CPLD)等。
[0084]在一些實(shí)施例中，使用堆疊的裸片實(shí)現(xiàn)的電路裝置可以提供不同的或者互補(bǔ)的功能。例如，一個(gè)裸片(例如圖3中的裸片32)可以包括專用IC (ASIC)電路裝置、芯片上系統(tǒng)(SoC)等，而另一個(gè)裸片(例如圖3中的裸片34A和/或34B)可以包括FPGA電路裝置。以這一方式，ASIC (或SoC)可以利用較低的面積和功耗開銷來提供總系統(tǒng)功能的一些部分(雖然具有較少靈活性)，而FPGA利用增加的靈活性、可編程性和可配置性來提供總系統(tǒng)功能的其它部分。
[0085]如所述，本公開的一個(gè)方面涉及制作器件和互連的方法。圖10示出根據(jù)示例性實(shí)施例的用于制作器件的方法的流程圖。在200，制作襯底，襯底可以包括各種電路裝置，如上所述。在210，制作在襯底的上方的第一裸片。第一裸片也可以包括各種電路裝置，如上所述。在220，制作屏蔽互連。屏蔽互連將襯底中的電路裝置耦合到第一裸片中的電路裝置。
[0086]在一些實(shí)施例中，屏蔽互連構(gòu)成同軸互連。在一些實(shí)施例中，在襯底與第一裸片之間制作第二屏蔽互連。第二屏蔽互連將襯底中的電路裝置耦合到第一裸片中的電路裝置。在一些實(shí)施例中。制作在第一裸片的上方的第二裸片。第二裸片可以包括各種電路裝置，如上所述。同樣，在兩個(gè)裸片之間制作第三屏蔽互連，其中第三屏蔽互連將第一裸片中的電路裝置耦合到第二裸片中的電路裝置。在一些實(shí)施例中，第二和第三屏蔽互連構(gòu)成同軸互連。
[0087]圖11描繪根據(jù)示例性實(shí)施例的用于制作電子組件中的屏蔽互連的方法的流程圖。在250，制作用于電子組件的襯底。在260，制作在襯底上方的第一裸片。在270，制作第一導(dǎo)體以將襯底稱合到第一裸片。在280,制作電介質(zhì)，電介質(zhì)包圍第一導(dǎo)體。在290,制作第二導(dǎo)體。第二導(dǎo)體包圍電介質(zhì)。第二導(dǎo)體將襯底耦合到第一裸片。
[0088]在一些實(shí)施例中，制作用于電子組件的襯底包括制作第一接合焊盤和第二接合焊盤。此外，制作第一導(dǎo)體包括將第一導(dǎo)體耦合到第一接合焊盤，并且制作第二導(dǎo)體包括將第二導(dǎo)體耦合到第一接合焊盤。在一些實(shí)施例中，制作電介質(zhì)包括利用電解質(zhì)涂敷第一導(dǎo)體。
[0089]參照附圖，本領(lǐng)域技術(shù)人員將注意到所示的各種模塊可以主要描繪概念性功能和信號(hào)流。實(shí)際電路實(shí)現(xiàn)方式可以或者可以不包含用于各種功能模塊的可單獨(dú)標(biāo)識(shí)的硬件，并且可以或者可以不使用所示的特定電路裝置。例如，可以根據(jù)需要而將各種模塊的功能組號(hào)到一個(gè)電路模塊中。此外，可以根據(jù)需要而在若干電路模塊中實(shí)現(xiàn)單個(gè)模塊的功能。電路實(shí)現(xiàn)方式的選擇取決于各種因素，諸如用于特定實(shí)現(xiàn)方式的特定設(shè)計(jì)和性能規(guī)范。除了在此所描述的實(shí)施例之外的其它修改和備選實(shí)施例對于本領(lǐng)域技術(shù)人員而言將是明顯的。因此，這一描述教導(dǎo)本領(lǐng)域技術(shù)人員實(shí)現(xiàn)所公開的構(gòu)思的方式，并且僅解釋為示例性的。
[0090]所示和所描述的形式和實(shí)施例應(yīng)當(dāng)視為示例性實(shí)施例。本領(lǐng)域技術(shù)人員可以在部件的形狀、尺寸和布置方面進(jìn)行各種改變，而沒有背離在這一文檔中公開的構(gòu)思的范圍。例如，本領(lǐng)域技術(shù)人員可以用等效元件替代在此所示和所描述的元件。此外，本領(lǐng)域技術(shù)人員可以獨(dú)立于其它特征的使用而使用所公開的構(gòu)思的特定特征，而沒有背離所公開的構(gòu)思的范圍。
[0091]附加實(shí)施例1涉及一種裝置，該裝置包括:襯底，包括電子電路裝置；第一裸片，包括電子電路裝置，第一裸片被設(shè)置在襯底的上方；以及第一屏蔽互連，用于將襯底中的電子電路裝置耦合到第一裸片中的電子電路裝置。
[0092]根據(jù)附加實(shí)施例2，在根據(jù)附加實(shí)施例1的裝置中，第一屏蔽互連耦合到在襯底中制作的多個(gè)接合焊盤。
[0093]根據(jù)附加實(shí)施例3，在根據(jù)附加實(shí)施例1的裝置中，第一屏蔽互連包括第一導(dǎo)體、包圍第一導(dǎo)體的電介質(zhì)以及包圍電介質(zhì)的第二導(dǎo)體。
[0094]根據(jù)附加實(shí)施例4，在根據(jù)附加實(shí)施例3的裝置中，第一導(dǎo)體和第二導(dǎo)體包括銅。
[0095]根據(jù)附加實(shí)施例5，根據(jù)附加實(shí)施例1的裝置還包括第一模制部分以包圍第一屏蔽互連的至少一部分。
[0096]根據(jù)附加實(shí)施例6，根據(jù)附加實(shí)施例5的裝置還包括第二模制部分以包圍襯底的至少一部分。
[0097]根據(jù)附加實(shí)施例7，根據(jù)附加實(shí)施例1的裝置還包括第二屏蔽互連以將襯底中的電子電路裝置耦合到第一裸片中的電子電路裝置，第二屏蔽互連被設(shè)置在襯底的上方和第一裸片的下方。
[0098]根據(jù)附加實(shí)施例8，根據(jù)附加實(shí)施例5的裝置還包括:第二裸片，包括電子電路裝置；第三屏蔽互連，用于將第一裸片中的電子電路裝置耦合到第二裸片中的電子電路裝置。
[0099]根據(jù)附加實(shí)施例9，在根據(jù)附加實(shí)施例1的裝置中，第二屏蔽互連(a)在襯底與第一裸片之間傳遞信號(hào)或者(b)在襯底與第一裸片之間分布功率。
[0100]根據(jù)附加實(shí)施例10，在根據(jù)附加實(shí)施例5的裝置中，第一屏蔽互連(a)在襯底與第一裸片之間傳遞信號(hào)或者(b)在襯底與第一裸片之間分布功率。
[0101]根據(jù)附加實(shí)施例11，在根據(jù)附加實(shí)施例8的裝置中，第一屏蔽互連(a)在第一裸片與第二裸片之間傳遞信號(hào)或者(b)在第一裸片與第二裸片之間分布功率。
[0102]根據(jù)附加實(shí)施例12，在根據(jù)附加實(shí)施例8的裝置中，第一裸片和第二裸片中的至少一個(gè)裸片包括現(xiàn)場可編程門陣列(FPGA)電路裝置。
[0103]附加實(shí)施例13涉及一種制作器件的方法。該方法包括:制作襯底，襯底包括電路裝置；制作在襯底的上方的第一裸片，第一裸片包括電路裝置；以及制作第一屏蔽互連以將襯底中的電路裝置耦合到第一裸片中的電路裝置。
[0104]根據(jù)附加實(shí)施例14，在根據(jù)附加實(shí)施例13的方法中，第一屏蔽互連包括同軸互連。
[0105]根據(jù)附加實(shí)施例15，根據(jù)附加實(shí)施例13的方法還包括在襯底與第一裸片之間制作第二屏蔽互連，第二屏蔽互連用于將襯底中的電路裝置耦合到第一裸片中的電路裝置。
[0106]根據(jù)附加實(shí)施例16，根據(jù)附加實(shí)施例15的方法還包括:制作在第一裸片的上方的第二裸片，第二裸片包括電路裝置；以及在第一裸片與第二裸片之間制作第三屏蔽互連，第三屏蔽互連用于將第一裸片中的電路裝置耦合到第二裸片中的電路裝置。
[0107]根據(jù)附加實(shí)施例17，在根據(jù)附加實(shí)施例16的方法中，第二屏蔽互連和第三屏蔽互連包括同軸互連。
[0108]附加實(shí)施例18涉及另一制作電子組件中的屏蔽互連的方法，方法包括:制作用于電子組件的襯底；制作在襯底的上方的第一裸片；制作第一導(dǎo)體以將襯底耦合到第一裸片；制作包圍第一導(dǎo)體的電介質(zhì)；以及制作包圍電介質(zhì)的第二導(dǎo)體，第二導(dǎo)體用于將襯底耦合到第一裸片。
[0109]根據(jù)附加實(shí)施例19，在根據(jù)附加實(shí)施例18的方法中，制作用于電子組件的襯底還包括制作第一接合焊盤和第二接合焊盤，其中制作第一導(dǎo)體還包括將第一導(dǎo)體耦合到第一接合焊盤，并且其中制作第二導(dǎo)體還包括將第二導(dǎo)體耦合到第一接合焊盤。
[0110]根據(jù)附加實(shí)施例20，在根據(jù)附加實(shí)施例18的方法中，制作電介質(zhì)還包括利用電介質(zhì)涂敷第一導(dǎo)體。
【權(quán)利要求】
1.一種裝置，包括: 襯底，包括電子電路裝置； 第一裸片，包括電子電路裝置，所述第一裸片被設(shè)置在所述襯底的上方；以及 第一屏蔽互連，用于將所述襯底中的電子電路裝置耦合到所述第一裸片中的電子電路>j-U ρ?α裝直。
2.根據(jù)權(quán)利要求1所述的裝置，其中所述第一屏蔽互連耦合到在所述襯底中制作的多個(gè)接合焊盤。
3.根據(jù)權(quán)利要求1所述的裝置，其中所述第一屏蔽互連包括第一導(dǎo)體、包圍所述第一導(dǎo)體的電介質(zhì)以及包圍所述電介質(zhì)的第二導(dǎo)體。
4.根據(jù)權(quán)利要求3所述的裝置，其中所述第一導(dǎo)體和所述第二導(dǎo)體包括銅。
5.根據(jù)權(quán)利要求1所述的裝置，還包括第一模制部分以包圍所述第一屏蔽互連的至少一部分。
6.根據(jù)權(quán)利要求5所述的裝置，還包括第二模制部分以包圍所述襯底的至少一部分。
7.根據(jù)權(quán)利要求1所述的裝置，還包括第二屏蔽互連以將所述襯底中的電子電路裝置耦合到所述第一裸片中 的電子電路裝置，所述第二屏蔽互連被設(shè)置在所述襯底的上方和所述第一裸片的下方。
8.根據(jù)權(quán)利要求5所述的裝置，還包括: 第二裸片，包括電子電路裝置； 第三屏蔽互連，用于將所述第一裸片中的電子電路裝置耦合到所述第二裸片中的電子電路裝置。
9.根據(jù)權(quán)利要求1所述的裝置，其中所述第二屏蔽互連(a)在所述襯底與所述第一裸片之間傳遞信號(hào)或者(b)在所述襯底與所述第一裸片之間分布功率。
10.根據(jù)權(quán)利要求5所述的裝置，其中所述第一屏蔽互連(a)在所述襯底與所述第一裸片之間傳遞信號(hào)或者(b)在所述襯底與所述第一裸片之間分布功率。
11.根據(jù)權(quán)利要求8所述的裝置，其中所述第一屏蔽互連(a)在所述第一裸片與所述第二裸片之間傳遞信號(hào)或者(b)在所述第一裸片與所述第二裸片之間分布功率。
12.根據(jù)權(quán)利要求8所述的裝置，其中所述第一裸片和所述第二裸片中的至少一個(gè)裸片包括現(xiàn)場可編程門陣列(FPGA)電路裝置。
13.—種制作器件的方法，所述方法包括: 制作襯底，所述襯底包括電路裝置； 制作在所述襯底的上方的第一裸片，所述第一裸片包括電路裝置；以及 制作第一屏蔽互連以將所述襯底中的電路裝置耦合到所述第一裸片中的電路裝置。
14.根據(jù)權(quán)利要求13所述的方法，其中所述第一屏蔽互連包括同軸互連。
15.根據(jù)權(quán)利要求13所述的方法，還包括在所述襯底與所述第一裸片之間制作第二屏蔽互連，所述第二屏蔽互連用于將所述襯底中的電路裝置耦合到所述第一裸片中的電路裝置。
16.根據(jù)權(quán)利要求15所述的方法，還包括: 制作在所述第一裸片的上方的第二裸片，所述第二裸片包括電路裝置；以及 在所述第一裸片與所述第二裸片之間制作第三屏蔽互連，所述第三屏蔽互連用于將所述第一裸片中的電路裝置耦合到所述第二裸片中的電路裝置。
17.根據(jù)權(quán)利要求16所述的方法，其中所述第二屏蔽互連和所述第三屏蔽互連包括同軸互連。
18.—種制作電子組件中的屏蔽互連的方法，所述方法包括: 制作用于所述電子組件的襯底； 制作在所述襯底的上方的第一裸片； 制作第一導(dǎo)體以將所述襯底耦合到所述第一裸片； 制作包圍所述第一導(dǎo)體的電介質(zhì)；以及 制作包圍所述電介質(zhì)的第二導(dǎo)體，所述第二導(dǎo)體用于將所述襯底耦合到所述第一裸片。
19.根據(jù)權(quán)利要求18所述的方法，其中制作用于所述電子組件的所述襯底還包括制作第一接合焊盤和第二接合焊盤，其中制作所述第一導(dǎo)體還包括將所述第一導(dǎo)體耦合到所述第一接合焊盤，并且其中制作所述第二導(dǎo)體還包括將所述第二導(dǎo)體耦合到所述第一接合焊盤。
20.根據(jù)權(quán)利要求18所述的方法，其中制作所述電介質(zhì)還包括利用電介質(zhì)涂敷所述第一導(dǎo)體。
【文檔編號(hào)】H01L23/538GK104051426SQ201410090926
【公開日】2014年9月17日 申請日期:2014年3月12日 優(yōu)先權(quán)日:2013年3月13日
【發(fā)明者】劉輝, 施紅, 謝園林, 蔣曉紅 申請人:阿爾特拉公司