超級(jí)結(jié)半導(dǎo)體裝置及其制造方法
【專利摘要】提供一種超級(jí)結(jié)半導(dǎo)體裝置和一種制造該超級(jí)結(jié)半導(dǎo)體裝置的方法。超級(jí)結(jié)半導(dǎo)體裝置包括：n型半導(dǎo)體區(qū)域，設(shè)置在基底中；兩個(gè)或更多個(gè)p型半導(dǎo)體區(qū)域，沿與基底的表面平行的方向交替地設(shè)置成鄰近于n型半導(dǎo)體區(qū)域；p型主體區(qū)，設(shè)置在p型半導(dǎo)體區(qū)中的至少一個(gè)上；以及源區(qū)，設(shè)置在p型主體區(qū)中，n型離子注入?yún)^(qū)沿著n型半導(dǎo)體區(qū)域的下端和p型半導(dǎo)體區(qū)域的下端形成。
【專利說明】超級(jí)結(jié)半導(dǎo)體裝置及其制造方法
[0001]本申請(qǐng)要求于2013年9月17日在韓國知識(shí)產(chǎn)權(quán)局提交的第10-2013-0111887號(hào)韓國專利申請(qǐng)的權(quán)益，出于所有目的，該韓國專利申請(qǐng)的全部公開通過引用包含于此。

【技術(shù)領(lǐng)域】
[0002]下面的描述涉及一種半導(dǎo)體裝置和一種用于制造該半導(dǎo)體裝置的方法，例如，涉及一種具有超級(jí)結(jié)結(jié)構(gòu)的半導(dǎo)體裝置和一種用于制造該半導(dǎo)體裝置的方法。

【背景技術(shù)】
[0003]在用于功率轉(zhuǎn)換的功率集成電路(IC)設(shè)備中和在功率控制系統(tǒng)中經(jīng)常使用高電壓裝置和高功率裝置。平面柵金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)廣泛地用作這樣的高電壓裝置。
[0004]然而，在平面柵MOSFET中，為了維持電場(chǎng)在其外延區(qū)中的分布，需要在外延區(qū)中維持特定的最小的厚度，并且外延區(qū)需要具有特定的最小摻雜劑濃度。因此，由于電場(chǎng)分布與厚度以及摻雜濃度之間的關(guān)系，而難于得到具有小于特定的電阻分量的M0SFET。為了解決這個(gè)缺點(diǎn)，提出了超級(jí)結(jié)結(jié)構(gòu)。
[0005]傳統(tǒng)的超級(jí)結(jié)半導(dǎo)體裝置包括具有一些與普通的MOSFET的p型阱結(jié)構(gòu)和柵極相似性的組件。然而，在P型主體區(qū)的下端處，用于得到超級(jí)結(jié)特性的P型柱區(qū)形成在η型柱區(qū)中。結(jié)構(gòu)的差異導(dǎo)致下面的效果。在普通的MOSFET中，當(dāng)向其漏極施加電壓時(shí)，耗盡層僅沿著豎直方向延伸。在超級(jí)結(jié)半導(dǎo)體裝置中，當(dāng)向其漏極施加電壓時(shí)，耗盡層既沿著豎直方向延伸又沿著水平方向延伸。在這樣的裝置中，當(dāng)在兩個(gè)區(qū)域中的電荷的量相同時(shí)，由于η型區(qū)和P型區(qū)被耗盡，因此可以得到高的擊穿電壓。由于在豎直方向上不存在電荷，因此理論上在豎直方向上連續(xù)地產(chǎn)生電場(chǎng)。
[0006]然而，傳統(tǒng)的具有超級(jí)結(jié)結(jié)構(gòu)的半導(dǎo)體裝置具有的問題是，由于接近漏區(qū)的漂移區(qū)的電阻比接近源區(qū)的漂移區(qū)的電阻高，因此在導(dǎo)通時(shí)不能得到高的電流密度。
[0007]專利文獻(xiàn):美國登記專利第7，345，342號(hào)


【發(fā)明內(nèi)容】

[0008]提供本
【發(fā)明內(nèi)容】
，從而以簡(jiǎn)化的形式介紹下面在【具體實(shí)施方式】中進(jìn)一步描述的選擇的要點(diǎn)。本
【發(fā)明內(nèi)容】
并不意圖確定要求保護(hù)的主題的關(guān)鍵特征或必要特征，也不意圖用于幫助確定要求保護(hù)的主題的范圍。
[0009]在一個(gè)總體方面中，提供了一種超級(jí)結(jié)半導(dǎo)體裝置，所述超級(jí)結(jié)半導(dǎo)體裝置包括:η型半導(dǎo)體區(qū)域，設(shè)置在基底中；兩個(gè)或更多個(gè)P型半導(dǎo)體區(qū)域，沿與基底的表面平行的方向交替地設(shè)置成鄰近于η型半導(dǎo)體區(qū)域；ρ型主體區(qū)，設(shè)置在P型半導(dǎo)體區(qū)中的至少一個(gè)上；以及源區(qū)，設(shè)置在P型主體區(qū)中，其中，η型離子注入?yún)^(qū)沿著η型半導(dǎo)體區(qū)域的下端和P型半導(dǎo)體區(qū)域的下端形成。
[0010]超級(jí)結(jié)半導(dǎo)體裝置的總體方面還可以包括電連接到基底的漏電極和設(shè)置在P型主體區(qū)與源區(qū)上的源電極。
[0011]η型半導(dǎo)體區(qū)域的電荷的凈數(shù)量與P型半導(dǎo)體區(qū)域的電荷的數(shù)量可以平衡。
[0012]P型半導(dǎo)體區(qū)域在豎直方向上的下部區(qū)域可以具有在P型半導(dǎo)體區(qū)域中最小的P型摻雜濃度。
[0013]在豎直方向上，η型半導(dǎo)體區(qū)域的下部區(qū)域的摻雜濃度可以比η型半導(dǎo)體區(qū)域的上部區(qū)域的摻雜濃度高。
[0014]P型半導(dǎo)體區(qū)域可以包括設(shè)置在下端處的第一區(qū)域和設(shè)置在上端處的第二區(qū)域，第一區(qū)域和第二區(qū)域可以具有不同的寬度。
[0015]位于下端的第一區(qū)域的寬度可以比位于上端的第二區(qū)域的寬度小。
[0016]在P型半導(dǎo)體區(qū)域的具有較小的寬度的下端的上方，P型半導(dǎo)體區(qū)域的摻雜濃度可以是恒定的。
[0017]在另一總體方面中，提供了一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括漏區(qū)；η型半導(dǎo)體區(qū)域，設(shè)置在漏區(qū)上方；兩個(gè)或更多個(gè)P型半導(dǎo)體區(qū)域，沿與漏區(qū)平行的方向與η型半導(dǎo)體區(qū)域交替地設(shè)置；源區(qū)，設(shè)置在P型半導(dǎo)體區(qū)域上方，其中，鄰近于漏區(qū)的η型半導(dǎo)體區(qū)域的寬度比鄰近于源區(qū)的η型半導(dǎo)體區(qū)域的寬度大，以及鄰近于漏區(qū)的P型半導(dǎo)體區(qū)域的寬度比鄰近于源區(qū)的P型半導(dǎo)體區(qū)域的寬度小。
[0018]鄰近于漏區(qū)的η型半導(dǎo)體區(qū)域的摻雜濃度可以比鄰近于源區(qū)的η型半導(dǎo)體區(qū)域的摻雜濃度高，并且每個(gè)鄰近于漏區(qū)的P型半導(dǎo)體區(qū)域的摻雜濃度可以比鄰近于源區(qū)的P型半導(dǎo)體區(qū)域的摻雜濃度低。
[0019]在另一總體方面中，提供了一種形成超級(jí)結(jié)半導(dǎo)體裝置的方法，所述方法涉及:在基底上方形成第一導(dǎo)電類型的第一外延層；通過利用第二導(dǎo)電類型的摻雜劑對(duì)第一外延層的兩個(gè)或更多個(gè)區(qū)域摻雜來形成第二導(dǎo)電類型的第一柱區(qū)；通過利用第一導(dǎo)電類型的摻雜劑對(duì)第一柱區(qū)和第一外延層進(jìn)行摻雜來形成離子注入?yún)^(qū)；以及在第一外延層和第一柱區(qū)上方形成第二外延層和第二柱區(qū)。
[0020]可以在第二外延層和第二柱區(qū)上方形成一個(gè)或更多個(gè)額外的外延層和額外的柱區(qū)，使得第一柱區(qū)、第二柱區(qū)以及所述一個(gè)或更多個(gè)額外的柱區(qū)對(duì)齊，以形成鄰近于第一導(dǎo)電類型的柱結(jié)構(gòu)的兩個(gè)或更多個(gè)第二導(dǎo)電類型的柱結(jié)構(gòu)，所述方法的總體方面還可以涉及在所述兩個(gè)或更多個(gè)第二導(dǎo)電類型的柱結(jié)構(gòu)上方形成主體區(qū)和源區(qū)。
[0021]所述方法的總體方面可以進(jìn)一步涉及在主體區(qū)和源區(qū)上形成源電極；在所述兩個(gè)或更多個(gè)第二導(dǎo)電類型的柱結(jié)構(gòu)之間形成柵電極；以及在基底下方形成漏電極。
[0022]第二導(dǎo)電類型的柱結(jié)構(gòu)的下端的寬度可以比第二導(dǎo)電類型的柱結(jié)構(gòu)的上端的寬度窄。
[0023]第二導(dǎo)電類型的柱結(jié)構(gòu)的下端可以對(duì)應(yīng)于執(zhí)行反向摻雜的結(jié)場(chǎng)效應(yīng)(JFET)離子注入?yún)^(qū)。
[0024]在所述方法的總體方面中，可以不對(duì)第二柱區(qū)和形成在第二柱區(qū)上方的額外的柱區(qū)執(zhí)行反向摻雜。
[0025]在形成離子注入?yún)^(qū)之后，所述兩個(gè)或更多個(gè)第一柱區(qū)之間的第一外延層的摻雜濃度可以比所述兩個(gè)或更多個(gè)第一柱區(qū)的凈摻雜濃度高。
[0026]其他特征和方面將通過【具體實(shí)施方式】、附圖以及權(quán)利要求而清楚。

【專利附圖】

【附圖說明】
[0027]圖1示出了超級(jí)結(jié)半導(dǎo)體裝置的示例的剖視圖。
[0028]圖2A示出了根據(jù)本公開的超級(jí)結(jié)半導(dǎo)體裝置的示例的剖視圖。
[0029]圖2B示出了超級(jí)結(jié)半導(dǎo)體裝置的另一示例的剖視圖。
[0030]圖2C示出了超級(jí)結(jié)半導(dǎo)體裝置的另一示例的剖視圖。
[0031]圖3A是示出超級(jí)結(jié)半導(dǎo)體裝置的又一示例的視圖。在這個(gè)示例中，超級(jí)結(jié)半導(dǎo)體裝置是堆疊型半導(dǎo)體裝置，并且利用曲線圖示出了其雜質(zhì)濃度分布曲線。
[0032]圖3B是示出超級(jí)結(jié)半導(dǎo)體裝置的又一示例的視圖。在這個(gè)示例中，超級(jí)結(jié)裝置是溝槽型半導(dǎo)體裝置，并且利用曲線圖示出了其雜質(zhì)濃度分布曲線。
[0033]圖4示出了超級(jí)結(jié)半導(dǎo)體裝置的又一示例的剖視圖及其雜質(zhì)濃度分布曲線。
[0034]圖5示出了超級(jí)結(jié)半導(dǎo)體裝置的另一示例的剖視圖及其雜質(zhì)濃度分布曲線。
[0035]圖6A至圖6D示出了用于描述用于制造根據(jù)圖3A的超級(jí)結(jié)半導(dǎo)體裝置的方法的示例的剖視圖。
[0036]圖7A至圖7C示出了用于描述用于制造根據(jù)圖4的超級(jí)結(jié)半導(dǎo)體裝置的方法的示例的剖視圖。
[0037]圖8A至圖SC示出了用于描述用于制造根據(jù)圖5的超級(jí)結(jié)半導(dǎo)體裝置的方法的示例的剖視圖。
[0038]在整個(gè)附圖和【具體實(shí)施方式】中，除非另外描述或假設(shè)，否則相同的附圖標(biāo)記將被理解為指示相同的元件、特征和結(jié)構(gòu)。附圖可以不是按比例的，為了清楚、說明以及方便起見，可以夸大附圖中元件的相對(duì)尺寸、比例和描述。

【具體實(shí)施方式】
[0039]提供下面詳細(xì)的描述以有助于讀者獲得對(duì)這里描述的方法、設(shè)備和/或系統(tǒng)的全面理解。然而，對(duì)于本領(lǐng)域普通技術(shù)人員來講，這里描述的系統(tǒng)、設(shè)備和/或方法的各種改變、修改和等同物將是清楚的。描述的工藝步驟和/或操作的進(jìn)程是示例的，然而，工藝步驟和/或操作的順序不限于這里闡述的順序，并且除了必須以一定順序發(fā)生的步驟和/或操作以外，可以如本領(lǐng)域所知地改變。另外，為了增加清楚性和簡(jiǎn)明性，可以省略對(duì)于本領(lǐng)域普通技術(shù)人員來說公知的功能和構(gòu)造的描述。
[0040]這里描述的特征可以以不同的形式來實(shí)施，并且將不被解釋為局限于這里描述的示例。相反，已經(jīng)提供了這里描述的示例，使得該公開將是徹底的和完全的，并且該公開將向本領(lǐng)域普通技術(shù)人員傳達(dá)本公開的全部范圍。
[0041]除非另外表明，否則第一層“在”第二層或基底“上”的表述將被理解為覆蓋下面兩種情況:即，第一層直接接觸第二層或基底的情況；一個(gè)或更多個(gè)其他層設(shè)置在第一層和第二層或基底之間的情況。
[0042]諸如“在……下方”、“在……之下”、“下面的”、“在……上方”和“上面的”等的空間相對(duì)表述可以用于便利地描述一個(gè)裝置或元件與其他裝置或元件之間的關(guān)系?？臻g相對(duì)表述可以被理解為包含附圖中示出的方向以及裝置在使用或操作中的其他方向。另外，裝置可以被定向?yàn)槠渌较颍虼?，空間相對(duì)表述的解釋是以方位為基礎(chǔ)的。
[0043]如這里使用的諸如“第一導(dǎo)電類型”和“第二導(dǎo)電類型”的表述可以指彼此相反的諸如N型或P型的導(dǎo)電類型，這里解釋和舉例說明的示例包含其的補(bǔ)充示例。
[0044]本公開的一方面提供了一種能夠通過減少耗盡區(qū)的延伸來降低抵抗在漂移區(qū)中流動(dòng)的電流的電阻的超級(jí)結(jié)半導(dǎo)體裝置的示例，其中，耗盡區(qū)的延伸發(fā)生在接近漏區(qū)的漂移區(qū)中。
[0045]根據(jù)依據(jù)本公開的超級(jí)結(jié)半導(dǎo)體裝置的示例，在η型材料額外地被注入到P型柱區(qū)的下端的情況下，由于耗盡區(qū)的尺寸減小，所以可以減小在使裝置導(dǎo)通時(shí)流動(dòng)的漏極電流的漏源電阻(漏源導(dǎo)通電阻，Rds/on)，P型柱區(qū)的長(zhǎng)度或面積被形成為比位于上端處的其他部分的長(zhǎng)度或面積小，以進(jìn)一步減小漏源電阻(Rds/on)。
[0046]另外，由于單個(gè)單元的η型電荷的數(shù)量增多，因此為了使電荷的數(shù)量平衡，僅對(duì)相應(yīng)的區(qū)域增加了離子劑量總數(shù)，從而位于下端處的P型濃度比位于其他部分處的P型濃度高。因此，裝置的擊穿電壓的臨界電場(chǎng)形成在P型柱區(qū)的下端處。因此，能夠得到穩(wěn)定的擊穿波形并且能夠根據(jù)反向電流顯著地增加裝置的內(nèi)壓。
[0047]然而，本公開包含各種修改和各種實(shí)施例。在它們中，現(xiàn)在將結(jié)合具體實(shí)施例方式和附圖來詳細(xì)描述某些示例。
[0048]通常，為了使超級(jí)結(jié)半導(dǎo)體裝置導(dǎo)通，向漏區(qū)施加反向電壓。通過施加的反向電壓而使耗盡層在產(chǎn)生有ρ/η結(jié)的部分中延伸。因此，當(dāng)漏極電流朝著源極流動(dòng)時(shí)，耗盡層不移動(dòng)。因此，在本公開中，為了確保大的電流在其中流動(dòng)的非耗盡區(qū)，即使允許耗盡層延伸的區(qū)域小或者允許延伸的區(qū)域相同，也首先廣泛地形成非耗盡區(qū)，以使得電流容易流動(dòng)，從而能夠減小漏源電阻(Rds/on)。此外，可以同時(shí)采用兩種方法，并且可以確定用于使η型電荷的數(shù)量與P型電荷的數(shù)量平衡的最佳條件，以在有源區(qū)中在P型柱的下端處形成臨界電場(chǎng)。
[0049]圖1是根據(jù)本公開的超級(jí)結(jié)半導(dǎo)體裝置的示例的剖視圖。
[0050]參照?qǐng)D1，根據(jù)第一示例的超級(jí)結(jié)半導(dǎo)體裝置包括柵電極10、源電極11、源區(qū)12、P型主體區(qū)13、P型柱區(qū)14、η型柱區(qū)15、漏區(qū)16、漏電極19以及柵極絕緣膜17。
[0051]具有超級(jí)結(jié)結(jié)構(gòu)的半導(dǎo)體裝置在具有高摻雜濃度的η型漏區(qū)16上包括η型柱區(qū)15和P型柱區(qū)14。η型柱區(qū)15和ρ型柱區(qū)14沿半導(dǎo)體裝置的水平方向交替地形成。η型柱區(qū)15和ρ型柱區(qū)14是分別均勻地注入有η型摻雜劑和ρ型摻雜劑的區(qū)域。η型柱區(qū)15和P型柱區(qū)14可以分別被稱為η型半導(dǎo)體區(qū)域和ρ型半導(dǎo)體區(qū)域。另外，P型柱區(qū)14形成在η型外延層(η型漂移層)30中，ρ型柱區(qū)14通過堆疊的ρ型離子注入?yún)^(qū)的柱形物形成。η型柱區(qū)15是η型外延層30的沒有注入有ρ型離子的區(qū)域。η型外延層30的摻雜濃度和η型柱區(qū)15的摻雜濃度可以相同。
[0052]在一個(gè)示例中，通過使得η型柱區(qū)15的第二摻雜材料的摻雜濃度與注入到P型柱區(qū)14的第一摻雜材料的摻雜濃度相同，使η型柱區(qū)和ρ型柱區(qū)之間的電荷的數(shù)量(摻雜劑的總量)平衡。第一摻雜材料可以是P型摻雜材料，第二摻雜材料可以是η型摻雜材料。
[0053]此外，在這個(gè)示例中，ρ型柱區(qū)14的上端和下端在豎直方向上具有相同的摻雜濃度。
[0054]而且，在這個(gè)示例中，ρ型主體區(qū)13形成在ρ型柱區(qū)14上，第一摻雜材料的源區(qū)12選擇性地形成在ρ型主體區(qū)13上。ρ型主體區(qū)13與ρ型柱區(qū)14接觸以被電連接到ρ型柱區(qū)14。此外，由于ρ型主體區(qū)13電連接到源區(qū)12和源電極11，因此ρ型柱區(qū)14具有與源電極的電勢(shì)相同的電勢(shì)。柵極絕緣膜17設(shè)置在源區(qū)12和η型柱區(qū)15上。溝道區(qū)形成在源區(qū)12和η型柱區(qū)15之間。柵電極10形成在柵極絕緣膜17上，源電極11接觸源區(qū)12和ρ型主體區(qū)13。η型柱區(qū)15是η型外延層的一部分。
[0055]虛線是表示由于ρ-η結(jié)而從ρ型區(qū)延伸到η型區(qū)的耗盡區(qū)的線。ρ_η結(jié)產(chǎn)生在ρ型柱區(qū)14和η型柱區(qū)15之間，虛線表示從兩個(gè)相鄰的ρ型柱區(qū)14延伸到η型柱區(qū)15的耗盡區(qū)。在這個(gè)示例中，P型柱區(qū)14的濃度具有不隨著深度改變的恒定值。箭頭表示耗盡區(qū)之間的寬度。例如，沿著兩條虛線的兩個(gè)箭頭分別表示區(qū)域A和區(qū)域B的寬度。由于與區(qū)域B相比，區(qū)域A具有寬的寬度，因此與區(qū)域B相比，區(qū)域A中的電流的流動(dòng)平穩(wěn)。這是由于B區(qū)域的寬度小于A區(qū)域的寬度。
[0056]因此，η型柱區(qū)15的寬度變得越靠近于源電極11越寬，或者變得沿向上方向更寬。這是由于η型柱區(qū)15的電阻引起電壓降。ρ型柱區(qū)14的電勢(shì)是源電極11的電勢(shì)，然而，由于η型柱區(qū)15的電勢(shì)的電壓降而產(chǎn)生電勢(shì)梯度。例如，當(dāng)在源電極11和漏電極19之間施加1V的電壓時(shí)，在半導(dǎo)體裝置的靠近于漏電極19的部分處產(chǎn)生1V的電場(chǎng)，在中間部分處產(chǎn)生5V的電場(chǎng)。因此，減小的電場(chǎng)使延伸到η型外延層(B卩，η型柱區(qū)15)的耗盡區(qū)減小。
[0057]當(dāng)電子從源電極11朝著漏電極19移動(dòng)時(shí)，由于電子穿過具有非常窄的寬度的區(qū)域B，因此需要更高的漏極電壓。當(dāng)施加更高的漏極電壓時(shí)，由于耗盡區(qū)從P型柱區(qū)14沿水平方向延伸到η型柱區(qū)15得多，因此η型柱區(qū)15幾乎變成耗盡區(qū)，從而可能導(dǎo)致夾斷(pinch-off) ο結(jié)果,裝置特性可能由該夾斷來確定。當(dāng)引起夾斷時(shí)，漏極電流飽和，從而電流密度不增大。
[0058]同時(shí)，參照?qǐng)D2A，當(dāng)對(duì)ρ型柱區(qū)14和η型柱區(qū)15的位于漏區(qū)16上的下端執(zhí)行毯覆式(blanket)的η型離子注入時(shí)，防止上述夾斷，使得能夠確保高電流密度。η型摻雜材料被注入到η型柱區(qū)15和ρ型柱區(qū)14的下端(第一區(qū)域14a)。在下面的描述中，摻雜區(qū)被稱為結(jié)型場(chǎng)效應(yīng)晶體管離子注入(JFET IMP)區(qū)。
[0059]η型摻雜濃度在η型柱區(qū)15的底部區(qū)域中增大，然而，在P型柱區(qū)14的底部區(qū)域中的P型摻雜濃度通過JFET離子注入的反向摻雜而局部減小。盡管與P型柱區(qū)14的上端的初始離子劑量總數(shù)相同的初始離子劑量總數(shù)被注入到P型柱區(qū)14的底部區(qū)域，但是通過η型JFET離子注入的反向摻雜來執(zhí)行補(bǔ)償，使得下端的凈P型摻雜濃度比上端的凈摻雜濃度相對(duì)低。通過這樣做，耗盡區(qū)在前述反向偏壓狀態(tài)(截止?fàn)顟B(tài))下從P型柱區(qū)14延伸到η型柱區(qū)15得少。因此，在導(dǎo)通狀態(tài)下通過反向偏壓，耗盡層難于在下端中延伸。
[0060]因此，減少的耗盡層使電流流過的路徑變寬，從而能夠降低漏源電阻(Rds/on)。此夕卜，可以防止夾斷，使得能夠確保更高的電流密度。雖然P型離子在η型柱區(qū)15的中心中擴(kuò)散，但是當(dāng)其更靠近η型柱區(qū)15的中心時(shí)濃度降低，使得與不執(zhí)行JFET離子注入的情況相比可以得到更高的η型摻雜濃度。結(jié)果，能夠進(jìn)一步降低電阻。
[0061]此外，當(dāng)η型材料被注入到η型柱區(qū)15時(shí)，由于柵電極和漏電極之間的反向電容值Cgd增大，因此能夠呈現(xiàn)不容易受裝置的振動(dòng)或EMI影響的優(yōu)點(diǎn)。
[0062]此外，當(dāng)η型摻雜材料注入到ρ型柱區(qū)14的下端的第一區(qū)域14a時(shí)，為了使相同數(shù)量的電荷平衡，P型離子劑量總數(shù)進(jìn)一步增加了相同數(shù)量的電荷，使得可以增大P型柱區(qū)14的P型摻雜濃度。通過這樣做，P型柱區(qū)14和η型柱區(qū)15之間的電荷的數(shù)量通過增加P型濃度由JFET離子注入而導(dǎo)致的增加的η型濃度而平衡。然而，可以不執(zhí)行用于確保P型柱區(qū)14的更高的濃度的ρ型離子注入?？梢愿鶕?jù)裝置特性來確定電荷的數(shù)量平衡或電荷的數(shù)量不平衡。
[0063]可以在不使用特定掩模的情況下對(duì)ρ型柱區(qū)執(zhí)行JFET離子注入，或者可以通過使用特定掩模來僅對(duì)η型柱區(qū)15執(zhí)行離子注入。當(dāng)不使用掩模時(shí)，由于工藝的數(shù)量減小，因此存在成本減少的優(yōu)勢(shì)。因此，優(yōu)選地，在不利用掩模的情況下執(zhí)行毯覆式離子注入。
[0064]在根據(jù)本公開的示例中，可以將η型材料注入到ρ型柱區(qū)14的上端。然而，由于與在P型柱區(qū)14的下端處執(zhí)行JFET離子注入的裝置相比擊穿電極進(jìn)一步減，所以在示例中，在P型柱區(qū)14的下端執(zhí)行JFET離子注入。
[0065]圖2Β是示出根據(jù)另一示例的超級(jí)結(jié)半導(dǎo)體裝置的示例的視圖。
[0066]為了減小耗盡區(qū)沿水平方向從ρ型柱區(qū)14到η型柱區(qū)15的延伸，將位于P型柱區(qū)14的下端處的第一區(qū)域14a的面積設(shè)置成比位于ρ型柱區(qū)14的上端處的第二區(qū)域14b的面積小。即，在這個(gè)示例中，位于P型柱區(qū)14的下端處的第一區(qū)域14a的水平長(zhǎng)度比位于P型柱區(qū)14的上端處的第二區(qū)域14b的水平長(zhǎng)度短。在一個(gè)示例中，ρ型柱區(qū)14的具有較短的水平長(zhǎng)度的下端可以具有豎直長(zhǎng)度J，豎直長(zhǎng)度J為P型柱區(qū)14的沿著豎直方向的豎直長(zhǎng)度L的大約50%至5%或者至少大約30%至10%。ρ型柱區(qū)14的下端的豎直長(zhǎng)度J在ΙΟμπι以下范圍。然而，下端的豎直長(zhǎng)度J不限于此。
[0067]如上所述，為了防止耗盡層在η型柱區(qū)15的靠近漏區(qū)的區(qū)域中的延伸，位于P型柱區(qū)14的底部區(qū)域處的第一區(qū)域14a需要變窄，而不是對(duì)底部區(qū)域另外執(zhí)行JFET離子注入。即，在面積或長(zhǎng)度(柱寬度)方面，位于P型柱區(qū)14的下端處的第一區(qū)域14a可以比上部分或下部分小。
[0068]雖然耗盡層如圖1中所示出地延伸，但是由于位于P型柱區(qū)14的下端處的第一區(qū)域14a減小，因此耗盡層被延伸。因此，能夠確保與η型柱區(qū)15的上端相似的電流流動(dòng)區(qū)域。
[0069]另外，由于ρ型柱區(qū)14的上部和中部(即，第二區(qū)域14b)具有相同的面積，因此P型柱區(qū)的上部和中部具有相同的濃度。然而，當(dāng)與上部的離子的數(shù)量相同的數(shù)量的離子被注入到柱區(qū)的下部(即，第一區(qū)域14a)時(shí)，由于第一區(qū)域的面積減小，因此在位于ρ型柱區(qū)的下端處的第一區(qū)域14a中ρ型濃度局部降低。因此，為了使P型柱區(qū)14和η型柱區(qū)15之間的電荷的數(shù)量平衡，即，為了使P型柱區(qū)和η型柱區(qū)具有相同數(shù)量的電荷，能夠?qū)⒏邼舛萈型離子注入到P型柱區(qū)14的下部。因此，位于下端處的P型摻雜濃度可以比位于上端處的P型摻雜濃度高。當(dāng)位于下端處的P型濃度增加時(shí)，由于電場(chǎng)增加到與其他部分的電場(chǎng)相同的電場(chǎng)值，因此在P型柱區(qū)14的下端處形成裝置的擊穿電壓的臨界電場(chǎng)。因此，可以得到穩(wěn)定的擊穿電壓，從而顯著地增加裝置在截止?fàn)顟B(tài)下的內(nèi)壓。當(dāng)電荷的數(shù)量不平衡時(shí)，擊穿電壓稍微降低。因此，平衡電荷的數(shù)量十分重要。
[0070]圖2C示出了組合了在圖2Α中示出的示例和在圖2Β中示出的示例的特征的又一示例。即，結(jié)場(chǎng)效應(yīng)晶體管離子注入(JFET IMP)區(qū)18存在于ρ型柱區(qū)14的下端和η型柱區(qū)15的下端處，ρ型柱區(qū)14的底部14a的寬度比ρ型柱區(qū)14的其他部分的寬度窄。通過這樣做，由于全部呈現(xiàn)了前述效果，因此能夠確保更大量的電流。
[0071]如上所述，在本公開中，當(dāng)向ρ型柱區(qū)14的下端額外地注入η型材料時(shí)，可以減小耗盡區(qū)的面積。因此，進(jìn)一步確保在裝置導(dǎo)通時(shí)漏極電流在其中流動(dòng)的區(qū)域，從而可以減小漏源電阻(Rds/on)。另外，由于ρ型柱區(qū)的下端14a的寬度變窄，因此通過變窄的寬度來減少到η型柱區(qū)15的擴(kuò)散。為此，能夠在η型柱區(qū)15的電流流動(dòng)區(qū)域中得到更小的漏源電阻(Rds/on)。因此，能夠得到高電流密度。
[0072]此外，由于在單個(gè)單元中η型電荷的數(shù)量增加，因此需要使電荷的數(shù)量平衡。為此，當(dāng)僅增加位于下端的P型濃度時(shí)，由于位于下端的電場(chǎng)與其他部分的電場(chǎng)相比增大，因此裝置的擊穿電壓的臨界電場(chǎng)形成在P型柱區(qū)的下端處。結(jié)果，與電場(chǎng)在其他部分處增加的裝置相比，可以得到穩(wěn)定的擊穿電壓。另外，顯著地增加裝置在截止?fàn)顟B(tài)下的內(nèi)壓。
[0073]本公開可應(yīng)用于其中形成有η型柱區(qū)15和ρ型柱區(qū)14并同時(shí)沉積有外延層30的外延堆疊型半導(dǎo)體裝置，或者可應(yīng)用于其中溝槽被用于形成η型柱區(qū)15和ρ型柱區(qū)14的溝槽型半導(dǎo)體裝置。
[0074]圖3Α和圖3Β包括呈現(xiàn)超級(jí)結(jié)半導(dǎo)體裝置的另一示例的剖視圖。此外，圖3Α和圖3Β包括示出堆疊型半導(dǎo)體裝置的示例的視圖以及η型和ρ型雜質(zhì)濃度分布曲線。
[0075]參照?qǐng)D3Α，在超級(jí)結(jié)半導(dǎo)體裝置中，對(duì)P型柱區(qū)14和η型柱區(qū)15的下端執(zhí)行JFET離子注入。當(dāng)執(zhí)行JFET離子注入時(shí)，與η型柱區(qū)15的上端相比，在JFET離子注入?yún)^(qū)中η型柱區(qū)15的η型濃度增加。同時(shí)，與位于ρ型柱區(qū)14的上端處的ρ型摻雜濃度相比，位于P型柱區(qū)14的下端處的凈摻雜濃度降低。這是因?yàn)镴FET離子注入摻雜是作為η型雜質(zhì)的反向摻雜。由于如雜質(zhì)濃度分布曲線(圖3Α的(b)部分)中所示，位于上端和下端處的初始P型離子注入濃度相同，因此上端和下端具有相同的摻雜濃度。然而，η型雜質(zhì)被引入到下端處。因此，如果得到凈摻雜濃度分布曲線(未示出)，則位于上端處的凈摻雜濃度會(huì)按照下降的曲線來起伏。
[0076]在圖3Β中示出的溝槽型超級(jí)結(jié)半導(dǎo)體裝置的示例與外延堆疊型半導(dǎo)體裝置相似。因此，為了簡(jiǎn)潔起見，省略了重復(fù)的描述。
[0077]另外，在圖4中示出的半導(dǎo)體裝置中，P型柱區(qū)14的最末端區(qū)域(第一區(qū)域14a)的寬度或橫斷面積比P型柱區(qū)14的上部區(qū)域的寬度或橫斷面積小。因此，參照濃度分布曲線(b)，p型濃度降低，而η型濃度恒定。通過這樣做，可以減少耗盡區(qū)延伸到η型柱區(qū)15。在這個(gè)示例中，為了使電荷的數(shù)量平衡，可以有意地進(jìn)一步增加位于最末端區(qū)域處的P型濃度。當(dāng)η型區(qū)域和ρ型區(qū)域之間的電荷的數(shù)量平衡時(shí)，能夠防止擊穿電壓的降低。通過這樣做，η型摻雜濃度分布曲線和ρ型摻雜濃度分布曲線可以具有相同的濃度(未示出)。
[0078]圖5是示出其中ρ型柱區(qū)14的最末端區(qū)域14a的寬度或橫斷面積減小且同時(shí)執(zhí)行JFET離子注入的半導(dǎo)體裝置的示例的視圖。η型濃度通過η型JFET離子注入來增加，由于離子注入的面積減小，因此總的來說P型柱區(qū)14的ρ型濃度降低。然而，為了使如上所述的電荷的數(shù)量平衡，因此可以進(jìn)一步增加位于最末端區(qū)域處的P型濃度。當(dāng)進(jìn)一步增加P型濃度時(shí)，需要通過增加的η型濃度來補(bǔ)償ρ型濃度。在這個(gè)示例中，盡管可以顯著增加電場(chǎng)，但是與其中位于其他區(qū)域處的電場(chǎng)增加的裝置相比，更有利的是增加位于最末端區(qū)域處的P型濃度。由于接近η型漏電極的區(qū)域的電場(chǎng)高，因此電場(chǎng)被抵消，從而能夠確保穩(wěn)定的擊穿電壓。
[0079]圖6Α至圖6D是示出用于制造根據(jù)圖3Α的超級(jí)結(jié)半導(dǎo)體裝置的方法的示例的剖視圖。
[0080]參照?qǐng)D6A，用于制造超級(jí)結(jié)半導(dǎo)體裝置的方法涉及在其上形成有漏區(qū)16的N+基底上生長(zhǎng)η型第一外延層15。在這個(gè)示例中，漏區(qū)16具有比η型第一外延層大的摻雜濃度。然后，在η型第一外延層中通過利用掩模形成具有ρ型摻雜劑的第一 ρ型柱區(qū)18。當(dāng)去除掩模時(shí)，通過利用諸如砷(As)或磷(P)的η型摻雜劑將離子注入到整個(gè)表面，從而形成JFET離子注入?yún)^(qū)，如圖6Β中所示。隨后，如圖6C中所示，生長(zhǎng)第二外延層15a，并形成第二 P型柱區(qū)18a。然后，形成第三柱區(qū)、第四柱區(qū)和第五柱區(qū)18b、18c、15b和15c。隨后，為了使η型雜質(zhì)和ρ型雜質(zhì)擴(kuò)散，可以在高溫下執(zhí)行退火處理。
[0081]然后，如圖6D中所示形成M0SFET。順序地形成柵極絕緣膜17和柵電極10，并注入用于形成P型主體區(qū)13的離子和用于形成源區(qū)的離子。隨后，執(zhí)行退火處理以使P型主體區(qū)13的ρ型摻雜劑和源區(qū)12的η型摻雜劑擴(kuò)散。然后，形成層間絕緣膜20，蝕刻層間絕緣膜的一部分以形成用于連接源區(qū)12和ρ型主體區(qū)13的源電極11。
[0082]圖7Α至圖7C是示出用于制造超級(jí)結(jié)半導(dǎo)體裝置的方法的另一示例的剖視圖。得到的超級(jí)結(jié)半導(dǎo)體裝置可以對(duì)應(yīng)于圖4中示出的半導(dǎo)體裝置。
[0083]參照附圖，在圖7Α至圖7C中示出的用于制造根據(jù)圖4的超級(jí)結(jié)半導(dǎo)體裝置的方法與參照?qǐng)D6Α至圖6C描述的方法相似。因此，為了簡(jiǎn)潔，省略了重復(fù)的描述。參照?qǐng)D7Α，在其上形成有漏區(qū)16的高濃度的η型(Ν+)基底上生長(zhǎng)低濃度的η型(η-或η)第一外延層15。然后，通過利用掩模形成具有ρ型摻雜劑的第一 ρ型柱區(qū)18。隨后，生長(zhǎng)第二外延層15a，并形成ρ型柱區(qū)18a。第二 ρ型柱區(qū)18a形成為具有比第一柱區(qū)18的最大寬度D或面積大的最大寬度C。然后，形成具有與第二柱區(qū)18a的面積或?qū)挾认嗨频拿娣e或?qū)挾鹊牡谌鶇^(qū)18b、第四柱區(qū)18c以及第五柱區(qū)18d。隨后，可以在高溫下執(zhí)行退火以使η型摻雜劑和P型摻雜劑擴(kuò)散。圖7C的制造工藝與圖6C的制造工藝相似，第一柱區(qū)18的寬度比第二柱區(qū)18a至第五柱區(qū)18d的寬度窄。
[0084]圖8A至圖SC是示出用于制造根據(jù)圖5的超級(jí)結(jié)半導(dǎo)體裝置的方法的另一示例的首1J視圖。
[0085]參照?qǐng)D8A，在η型半導(dǎo)體基底16上生長(zhǎng)第一外延層15。然后，通過利用掩模形成具有P型摻雜劑的第一 P型柱區(qū)18。當(dāng)利用掩模注入離子時(shí)，第一柱區(qū)18的面積/大小C需要被限定為使得第一柱區(qū)被打開以具有比下面將描述的第二柱區(qū)18a的面積/尺寸D小的面積/尺寸。隨后，去除用于形成第一 P型柱區(qū)18的掩模，并將離子注入到具有η型摻雜劑的整個(gè)表面上以形成JFET離子注入?yún)^(qū)。然后，如圖SB中所示，生長(zhǎng)第二外延層15a，形成第二 P型柱區(qū)18a。隨后，形成第三柱區(qū)18b、第四柱區(qū)18c和第五柱區(qū)18d。然后，可以在高溫下執(zhí)行退火處理以使η型摻雜劑和ρ型摻雜劑擴(kuò)散。圖SC的制造工藝與圖6C的制造工藝或圖7C的制造工藝相似。
[0086]盡管本公開包括具體的示例，但是本領(lǐng)域普通技術(shù)人員將清楚的是，在不脫離權(quán)利要求及其等同物的精神和范圍的情況下可以在這些示例中做出形式和細(xì)節(jié)上的各種改變。這里描述的示例將僅以描述性含義被考慮，而不出于限制的目的。在每個(gè)實(shí)施例中的多個(gè)特征或方面的描述將被看作可適用于其他示例中的相似特征或方面。如果以不同的順序執(zhí)行描述的技術(shù)，和/或如果以不同的方式結(jié)合和/或由其他組件和它們的等同物替代或補(bǔ)充描述的系統(tǒng)、結(jié)構(gòu)、裝置或電路中的組件，可以獲得合適的結(jié)果。因此，本公開的范圍不被【具體實(shí)施方式】限定，而被權(quán)利要求及其等同物限定，并且權(quán)利要求及其等同物的范圍內(nèi)的所有變形將被解釋為被包括在本公開中。
【權(quán)利要求】
1.一種超級(jí)結(jié)半導(dǎo)體裝置，所述超級(jí)結(jié)半導(dǎo)體裝置包括: η型半導(dǎo)體區(qū)域，設(shè)置在基底中； 兩個(gè)或更多個(gè)P型半導(dǎo)體區(qū)域，沿與基底的表面平行的方向交替地設(shè)置成鄰近于η型半導(dǎo)體區(qū)域； P型主體區(qū)，設(shè)置在P型半導(dǎo)體區(qū)中的至少一個(gè)上；以及 源區(qū)，設(shè)置在P型主體區(qū)中， 其中，η型離子注入?yún)^(qū)沿著η型半導(dǎo)體區(qū)域的下端和P型半導(dǎo)體區(qū)域的下端形成。
2.根據(jù)權(quán)利要求1所述的超級(jí)結(jié)半導(dǎo)體裝置，所述超級(jí)結(jié)半導(dǎo)體裝置還包括: 漏電極，電連接到基底；以及 源電極，設(shè)置在P型主體區(qū)和源區(qū)上。
3.根據(jù)權(quán)利要求1所述的超級(jí)結(jié)半導(dǎo)體裝置，其中，η型半導(dǎo)體區(qū)域的電荷的凈數(shù)量與P型半導(dǎo)體區(qū)域的電荷的數(shù)量平衡。
4.根據(jù)權(quán)利要求1所述的超級(jí)結(jié)半導(dǎo)體裝置，其中，P型半導(dǎo)體區(qū)域在豎直方向上的下部區(qū)域具有在P型半導(dǎo)體區(qū)域中最小的P型摻雜濃度。
5.根據(jù)權(quán)利要求1所述的超級(jí)結(jié)半導(dǎo)體裝置，其中，在豎直方向上，η型半導(dǎo)體區(qū)域的下部區(qū)域的摻雜濃度比η型半導(dǎo)體區(qū)域的上部區(qū)域的摻雜濃度高。
6.根據(jù)權(quán)利要求1所述的超級(jí)結(jié)半導(dǎo)體裝置，其中，P型半導(dǎo)體區(qū)域包括設(shè)置在下端處的第一區(qū)域和設(shè)置在上端處的第二區(qū)域，第一區(qū)域和第二區(qū)域具有不同的寬度。
7.根據(jù)權(quán)利要求6所述的超級(jí)結(jié)半導(dǎo)體裝置，其中，位于下端的第一區(qū)域的寬度比位于上端的第二區(qū)域的寬度小。
8.根據(jù)權(quán)利要求7所述的超級(jí)結(jié)半導(dǎo)體裝置，其中，在P型半導(dǎo)體區(qū)域的具有較小的寬度的下端的上方，P型半導(dǎo)體區(qū)域的摻雜濃度是恒定的。
9.一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括: 漏區(qū)； η型半導(dǎo)體區(qū)域，設(shè)置在漏區(qū)上方； 兩個(gè)或更多個(gè)P型半導(dǎo)體區(qū)域，沿與漏區(qū)平行的方向與η型半導(dǎo)體區(qū)域交替地設(shè)置； 源區(qū)，設(shè)置在P型半導(dǎo)體區(qū)域上方， 其中，鄰近于漏區(qū)的η型半導(dǎo)體區(qū)域的寬度比鄰近于源區(qū)的η型半導(dǎo)體區(qū)域的寬度大，以及 鄰近于漏區(qū)的P型半導(dǎo)體區(qū)域的寬度比鄰近于源區(qū)的P型半導(dǎo)體區(qū)域的寬度小。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中，鄰近于漏區(qū)的η型半導(dǎo)體區(qū)域的摻雜濃度比鄰近于源區(qū)的η型半導(dǎo)體區(qū)域的摻雜濃度高，并且 每個(gè)鄰近于漏區(qū)的P型半導(dǎo)體區(qū)域的摻雜濃度比鄰近于源區(qū)的P型半導(dǎo)體區(qū)域的摻雜濃度低。
11.一種形成超級(jí)結(jié)半導(dǎo)體裝置的方法，所述方法包括:在基底上方形成第一導(dǎo)電類型的第一外延層； 通過利用第二導(dǎo)電類型的摻雜劑對(duì)第一外延層的兩個(gè)或更多個(gè)區(qū)域摻雜來形成第二導(dǎo)電類型的第一柱區(qū)； 通過利用第一導(dǎo)電類型的摻雜劑對(duì)第一柱區(qū)和第一外延層進(jìn)行摻雜來形成離子注入?yún)^(qū)；以及 在第一外延層和第一柱區(qū)上方形成第二外延層和第二柱區(qū)。
12.根據(jù)權(quán)利要求11所述的方法，其中，在第二外延層和第二柱區(qū)上方形成一個(gè)或更多個(gè)額外的外延層和額外的柱區(qū)，使得第一柱區(qū)、第二柱區(qū)以及所述一個(gè)或更多個(gè)額外的柱區(qū)對(duì)齊，以形成鄰近于第一導(dǎo)電類型的柱結(jié)構(gòu)的兩個(gè)或更多個(gè)第二導(dǎo)電類型的柱結(jié)構(gòu)， 所述方法還包括在所述兩個(gè)或更多個(gè)第二導(dǎo)電類型的柱結(jié)構(gòu)上方形成主體區(qū)和源區(qū)。
13.根據(jù)權(quán)利要求12所述的方法，所述方法還包括: 在主體區(qū)和源區(qū)上形成源電極； 在所述兩個(gè)或更多個(gè)第二導(dǎo)電類型的柱結(jié)構(gòu)之間形成柵電極；以及 在基底下方形成漏電極。
14.根據(jù)權(quán)利要求12所述的方法，其中，第二導(dǎo)電類型的柱結(jié)構(gòu)的下端的寬度比第二導(dǎo)電類型的柱結(jié)構(gòu)的上端的寬度窄。
15.根據(jù)權(quán)利要求14所述的方法，其中，第二導(dǎo)電類型的柱結(jié)構(gòu)的下端對(duì)應(yīng)于執(zhí)行反向摻雜的結(jié)場(chǎng)效應(yīng)離子注入?yún)^(qū)。
16.根據(jù)權(quán)利要求14所述的方法，其中，不對(duì)第二柱區(qū)和形成在第二柱區(qū)上方的額外的柱區(qū)執(zhí)行反向摻雜。
17.根據(jù)權(quán)利要求11所述的方法，其中，在形成離子注入?yún)^(qū)之后，所述兩個(gè)或更多個(gè)第一柱區(qū)之間的第一外延層的摻雜濃度比所述兩個(gè)或更多個(gè)第一柱區(qū)的凈摻雜濃度高。
【文檔編號(hào)】H01L29/36GK104465761SQ201410244550
【公開日】2015年3月25日 申請(qǐng)日期:2014年6月4日 優(yōu)先權(quán)日:2013年9月17日
【發(fā)明者】全珖延, 崔彰容, 禹赫, 趙文秀, 權(quán)純琢 申請(qǐng)人:美格納半導(dǎo)體有限公司