用于在半導(dǎo)體襯底上產(chǎn)生接觸區(qū)的方法
【專利摘要】本發(fā)明涉及用于在半導(dǎo)體襯底上產(chǎn)生接觸區(qū)的方法。本發(fā)明涉及一種用于產(chǎn)生適于插入接合的形成在其表面上包括一個或多個金屬化層疊層的半導(dǎo)體襯底(1)上的凹接觸區(qū)的方法。使用抗蝕劑層作為掩膜通過等離子體蝕刻在介電層上蝕刻出開口?？刮g劑材料和等離子體蝕刻參數(shù)被選擇成由于形成在抗蝕劑孔的側(cè)壁上的聚合物層和在蝕刻步驟期間形成的凹接觸開口的受控形成，而獲得具有帶預(yù)定義斜率的斜側(cè)壁的開口。根據(jù)一優(yōu)選實(shí)施例，使用化學(xué)機(jī)械拋光將沉積在凹接觸區(qū)中和介電層頂部上的金屬平面化，從而造成互相隔離的接觸區(qū)。與現(xiàn)有技術(shù)陣列相比，可以產(chǎn)生具有更小節(jié)距的這樣的區(qū)域的陣列。本發(fā)明同樣涉及可通過本發(fā)明的方法獲得的組件以及包括這樣的組件的封裝。
【專利說明】用于在半導(dǎo)體襯底上產(chǎn)生接觸區(qū)的方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體封裝，尤其涉及用于產(chǎn)生適于通過插入接合來使各半導(dǎo)體組件 接合在一起的接觸區(qū)的方法。
【背景技術(shù)】
[0002] 插入接合是一種在兩個組件之間形成電連接的技術(shù)，例如在集成電路和載體襯底 之間。組件之一配備了基于銅的微凸塊或所謂的'透硅通孔'（TSV)的形式的凸起接觸結(jié) 構(gòu)。在另一組件上，產(chǎn)生一組凹接觸區(qū)來接納凸塊或TSV。接觸區(qū)被形成為空腔，由金屬層 作為襯里并且適于當(dāng)在給定壓力下使凸塊或TSV與該空腔接觸時形成與凸塊或TSV的金屬 的連接。
[0003] 空腔優(yōu)選地配備了斜側(cè)壁，以增加空腔的可達(dá)性。一種用于產(chǎn)生被配置成接收凸 塊或TSV的陣列的這樣的空腔陣列的標(biāo)準(zhǔn)方法，是通過合適的蝕刻技術(shù)、沉積共形金屬層 (例如，Ta和Cu的疊層）并通過光刻/蝕刻步驟從空腔之間的區(qū)域移除所述金屬層以使空 腔彼此隔離，來在產(chǎn)生于金屬化層之上的介電層中產(chǎn)生所述空腔。由于金屬層的一部分保 留在表面上緊緊圍繞著空腔，所以這一技術(shù)使得難以產(chǎn)生具有非常小節(jié)距（兩個相鄰空腔 的對應(yīng)點(diǎn)之間的距離，例如兩個相鄰空腔中心線之間的距離）的陣列。
[0004] 當(dāng)前已知的用于產(chǎn)生空腔的斜側(cè)壁表面的方法也是有問題的。一種用于創(chuàng)建這些 空腔的標(biāo)準(zhǔn)蝕刻技術(shù)利用具有小于空腔的最終頂部區(qū)域的開口的蝕刻掩膜，這考慮了在使 用硬掩膜時由于掩膜開口的周邊外圍的欠蝕刻或由于在使用抗蝕劑作為掩膜（由于掩膜 自身的蝕刻）時的回拉效果而造成的這些開口的上部直徑的加寬。這一加寬效果必須被考 慮在蝕刻掩膜的設(shè)計(jì)中，并且代表了用于產(chǎn)生精細(xì)節(jié)距的空腔陣列的另一障礙。另一方法 在文獻(xiàn)US2005148180中示出，其中抗蝕劑層被施加在其中要產(chǎn)生空腔的介電層的頂部，所 述抗蝕劑層隨后被提供了開口并被熱處理以形成所述開口中的斜側(cè)壁。這些斜側(cè)壁隨后通 過合適的蝕刻技術(shù)被轉(zhuǎn)移到底層。然而，這一方法需要附加的加熱步驟，同時開口的斜面難 以控制。尤其在另一組件上的接觸結(jié)構(gòu)的高度顯著地變動時，這在接觸過程期間造成了問 題。
【發(fā)明內(nèi)容】
[0005] 本發(fā)明涉及所附權(quán)利要求書中公開的方法、半導(dǎo)體組件及封裝。本發(fā)明首先涉及 一種用于產(chǎn)生適于插入接合的形成在其表面上包括一個或多個金屬化層疊層的半導(dǎo)體襯 底上的凹接觸區(qū)的方法。使用抗蝕劑層作為掩膜通過等離子體蝕刻在介電層上蝕刻出開 口?？刮g劑材料和等離子體蝕刻參數(shù)被選擇成由于形成在抗蝕劑孔的側(cè)壁上的聚合物層 和在蝕刻步驟期間形成的凹接觸開口的受控形成，而獲得具有帶預(yù)定義斜率的斜側(cè)壁的開 口。根據(jù)一優(yōu)選實(shí)施例，使用化學(xué)機(jī)械拋光將沉積在凹接觸區(qū)中和介電層頂部上的金屬平 面化，從而造成互相隔離的接觸區(qū)。與現(xiàn)有技術(shù)陣列相比，可以產(chǎn)生具有更小節(jié)距的這樣的 區(qū)域的陣列。本發(fā)明同樣涉及可通過本發(fā)明的方法獲得的組件以及包括這樣的組件的封 裝。
[0006] 具體而言，本發(fā)明涉及一種用于在半導(dǎo)體組件上產(chǎn)生凹接觸區(qū)的方法，所述半導(dǎo) 體組件包括半導(dǎo)體襯底上的一個或多個金屬化層疊層，所述方法包括以下步驟：
[0007] -將介電層沉積在所述疊層的上部金屬化層的一個或多個金屬區(qū)域上并與其相接 觸，
[0008] -將抗蝕劑層沉積在所述介電層上并與其相接觸，
[0009] -在所述抗蝕劑層中產(chǎn)生一個或多個開口，所述開口位于所述一個或多個金屬區(qū) 域上方，從而暴露出所述介電層的各區(qū)域，
[0010]-移除介電層的所述區(qū)域中的介電層，從而在所述介電層中形成開口并在所述開 口的底部暴露出所述金屬區(qū)域的至少各部分，
[0011]-剝離所述抗蝕劑層，
[0012]-在所述介電層上以及在所述介電層中的開口中共形地沉積金屬層，
[0013] -從所述介電層的平坦上表面的至少一部分中移除所述金屬層，金屬層保留在所 述介電層中的開口的底部和側(cè)壁上，
[0014] 其中：
[0015] -所述抗蝕劑層中的開口具有基本上垂直的側(cè)壁，
[0016] -所述介電層中的開口是通過等離子體蝕刻來產(chǎn)生的，
[0017] -所述抗蝕劑材料和所述等離子體工藝被配置成使得：
[0018] ?在所述介電層中的開口的形成期間基本上沒有除氣發(fā)生，
[0019] ?在所述開口被蝕刻時，聚合物層被持續(xù)形成在所述抗蝕劑開口的側(cè)壁上和所述 介電層中的開口的側(cè)壁上，使得所述介電層中的開口具有斜側(cè)壁，所述壁的斜率基本上是 預(yù)定義的，所述聚合物層在抗蝕劑剝離步驟期間被移除。
[0020] 根據(jù)特定實(shí)施例，所述抗蝕劑層分別是電鍍抗蝕劑層或DNQ抗蝕劑層。
[0021] 根據(jù)一實(shí)施例，在剝離所述抗蝕劑和聚合物層之后獲得的所述介電層中的開口的 上部橫截面基本上等于所述抗蝕劑層中的開口的橫截面。
[0022] 根據(jù)一實(shí)施例，所述抗蝕劑層的厚度是至少5 μ m。
[0023] 根據(jù)一實(shí)施例，所述介電層中的開口的至少一部分被產(chǎn)生作為具有3 μ m和10 μ m 之間的節(jié)距的開口陣列。
[0024] 根據(jù)另一實(shí)施例，移除所述金屬層的步驟是通過化學(xué)機(jī)械拋光來執(zhí)行的。最后一 種情況下，所述方法還可包括在所述CMP步驟之前或之后，在所述介電層中制成的所述開 口中的所述金屬層上沉積焊料。
[0025] 本發(fā)明同樣涉及一種包括在介電層中具有斜側(cè)壁的凹接觸區(qū)的陣列的半導(dǎo)體組 件，其中金屬接觸層作為所述凹接觸區(qū)的表面的襯里，所述陣列的所述接觸區(qū)中的任何兩 個的相應(yīng)側(cè)壁的傾角基本上相等。所述陣列的節(jié)距可以在3 μ m和10 μ m之間。
[0026] 根據(jù)按照本發(fā)明的組件的一實(shí)施例，所述金屬層不延伸到所述介電層（3)的平坦 上表面上。
[0027] 根據(jù)本發(fā)明的半導(dǎo)體組件可包括所述金屬接觸層上的焊料。
[0028] 本發(fā)明同樣涉及一種半導(dǎo)體封裝，包括：
[0029] -根據(jù)本發(fā)明的第一半導(dǎo)體組件，
[0030] -配備有通過插入接合來接合到所述凹接觸區(qū)的接觸結(jié)構(gòu)的第二半導(dǎo)體組件。
【專利附圖】
【附圖說明】
[0031] 圖la-lf示出了根據(jù)本發(fā)明的優(yōu)選實(shí)施例的各步驟。
[0032] 圖2示出了在圖1中示出的介電層30中形成的開口的側(cè)壁的細(xì)節(jié)。
[0033] 圖3示出了配備有適于連接到根據(jù)本發(fā)明的方法產(chǎn)生的接觸區(qū)的TSV的組件的示 例。
[0034] 圖4示出了可通過本發(fā)明的方法產(chǎn)生的接觸區(qū)的預(yù)定義尺寸的示例。
【具體實(shí)施方式】
[0035] 圖1通過示出步驟序列來示出了根據(jù)本發(fā)明的第一方面的本發(fā)明方法。提供襯底 1 (圖la)，包括上部金屬化層2以及在金屬化層2上且與其接觸的介電層3。襯底1可以是 在下方包括進(jìn)一步金屬化層（Ml和M2等）并連接到頂部金屬化層2的硅載體晶片，所述載 體被設(shè)計(jì)成控制要接合到該載體的多個1C。金屬化層2包括金屬線4或區(qū)域5,優(yōu)選地是 銅線或區(qū)域。介電層3可以是任何合適的材料，例如碳化硅和氧化硅疊層。
[0036] 抗蝕劑層6隨后被沉積在介電層3上并被圖案化以形成透過抗蝕劑全部厚度的開 口 7(圖lb)，即在所述開口的底部暴露出介電層3。開口 7位于頂部金屬化層2的接觸區(qū)5 的上方。開口 7是通過光刻形成的，即通過掩膜將抗蝕劑暴露給光源，將抗蝕劑顯影并將它 從開口移除，這是本領(lǐng)域中已知的工藝?？刮g劑的類型和光刻參數(shù)被選擇成使得開口 7具 有基本上垂直的側(cè)壁（在介電層3的表面被認(rèn)為是水平方向時）。不執(zhí)行熱處理來圓整所 述側(cè)壁。
[0037] 隨后使襯底經(jīng)受等離子體蝕刻，從而在介電層3中產(chǎn)生開口 8,直至暴露出接觸區(qū) 5(圖lc)。開口 8具有形成錐形周邊區(qū)的圓形底部區(qū)域15和斜側(cè)壁16。等離子體參數(shù)和 抗蝕劑材料的類型被選擇成使得在等離子體蝕刻期間發(fā)生聚合，并且聚合物層被形成，從 而覆蓋了抗蝕劑層6中的開口 7的側(cè)壁并在介電層3中的開口 8被蝕刻時漸進(jìn)地覆蓋開口 8的側(cè)壁。這一聚合物層9在圖2中詳細(xì)示出，圖2只示出了介電層3和抗蝕劑層6。聚合 發(fā)生是由于得自蝕刻工藝的活性物，這些活性物與抗蝕劑層的表面處的組分起反應(yīng)以形成 聚合物，該聚合物進(jìn)而沉積在側(cè)壁上。這是等離子體蝕刻的已知副作用，該副作用通常是不 想要的，因?yàn)樗斐晌g刻開口的側(cè)壁具有傾斜的定向。然而，在本發(fā)明中，在開口 8中需要 斜側(cè)壁，并且發(fā)明人發(fā)現(xiàn)通過公平地選擇等離子體條件結(jié)合抗蝕劑中開口 7的基本上垂直 的側(cè)壁的應(yīng)用以及使用抗蝕劑類型的合適選擇，控制這些開口的斜率是可能的。
[0038] 根據(jù)一實(shí)施例，使用電鍍抗蝕劑。根據(jù)另一實(shí)施例，使用DNQ類型的抗蝕劑（DNQ = Diazo Naphto Quinone)。根據(jù)又一實(shí)施例，使用不屬于所謂的'抗高蝕刻速率'抗蝕劑 類型的抗蝕劑，這包括對抗抗蝕劑中聚合物形成組分的形成的特定添加物。適于用作本發(fā) 明的方法中的抗蝕劑類型的示例是來自AZElectronic Materials的AZ? 10XT抗蝕劑。
[0039] 抗蝕劑層的厚度優(yōu)選地小于15 μ m，更優(yōu)選地在5 μ m和10 μ m之間。更高的抗蝕 劑厚度可能造成問題，因?yàn)樵诤罄m(xù)等離子體蝕刻期間變得難以控制斜率。同樣，在抗蝕劑厚 度過高時，側(cè)壁的介電表面上形成的過多聚合物的產(chǎn)生會導(dǎo)致蝕刻停止（介電層的全部厚 度將未被蝕刻）。更低的抗蝕劑厚度沒有從本發(fā)明的范圍中被排除，但一般難以通過現(xiàn)有技 術(shù)應(yīng)用，如在AZ? 10XT的情況下可應(yīng)用的旋涂技術(shù)，這通?？蓱?yīng)用在層厚度范圍為5μπι 和18 μ m之間。
[0040] 抗蝕劑類型和等離子體蝕刻參數(shù)必須進(jìn)一步被選擇成使得在等離子體蝕刻期間 沒有發(fā)生除氣，即抗蝕劑沒有釋放氣體，因?yàn)樵具@些氣體會干擾蝕刻工藝并且會使斜表 面的可控性惡化。這一條件（無除氣）主要通過適當(dāng)?shù)剡x擇在蝕刻步驟期間應(yīng)用的等離子 體功率來達(dá)到，如在該示例中進(jìn)一步示出的。
[0041] 在滿足了以上條件時，注意：
[0042] -所述抗蝕劑層中的開口 7具有基本上垂直的側(cè)壁，
[0043] -所述介電層中的開口 8是通過等離子體蝕刻來產(chǎn)生的，
[0044] -所述抗蝕劑材料和所述等離子體工藝被配置成使得在所述介電層3中的開口 8 的形成期間基本上沒有發(fā)生除氣，
[0045] -抗蝕劑類型和等離子體工藝被配置成使得在抗蝕劑開口 7的側(cè)壁和通過所述等 離子體蝕刻形成的開口 8的側(cè)壁上形成聚合物層9，
[0046] 所述開口 8被形成為具有斜側(cè)壁，所述壁的斜率基本上是預(yù)定義的。換言之，所述 開口的斜率在所述蝕刻工藝期間是受控的。如在圖2中看到的，聚合進(jìn)一步確保開口 8的 頂部直徑D基本上等于抗蝕劑中的孔7的直徑，即沒有發(fā)生孔的加寬或加寬很少，使得與以 上引用的標(biāo)準(zhǔn)技術(shù)所產(chǎn)生的孔相比，各孔8可被一起放置得更近。因?yàn)榭自跈M截面上不一 定是圓形，所以可以更一般地說，介電層中的開口 8的上部橫截面基本上等于抗蝕劑中的 開口 7的橫截面。優(yōu)選地，所述開口 8的蝕刻發(fā)生在單個蝕刻步驟中。
[0047] 在下一步驟（圖Id)，抗蝕劑6和聚合物層9被剝離，例如通過本領(lǐng)域已知的干法 蝕刻工藝，并且金屬層10被共形地沉積在介電層3的上表面上和開口 8的底部和側(cè)壁上 (圖le)。金屬層10可例如通過后續(xù)PVD (物理氣相沉積）步驟以形成銅種層，其后進(jìn)行銅 電鍍步驟，來通過沉積鉭和銅來獲得。
[0048] 最后并根據(jù)附圖中示出的優(yōu)選實(shí)施例，執(zhí)行CMP(化學(xué)機(jī)械拋光）步驟（圖le)，以 從介電層3的表面移除金屬層10,從而只在開口 8的底部和斜側(cè)壁上留下所述金屬層，其 中它們形成凹接觸區(qū)11，電連接到底層金屬化層（圖If)。CMP步驟被執(zhí)行以獲得如下效 果：金屬從介電層3的上表面上被完全移除，并且優(yōu)選地直至所述介電層自身的頂層也被 移除，以確保接觸區(qū)彼此電隔離。CMP可根據(jù)已知CMP技術(shù)發(fā)生，合適的CMP參數(shù)可參見該 示例。這本身不是不言而喻的觀點(diǎn)，假定CMP尚未被用于這一特定應(yīng)用（即用金屬層填充 的空腔的陣列的平面化）以將這些空腔彼此隔離。事實(shí)是在沒有負(fù)面地影響空腔中的金屬 層的情況下可能做到這一點(diǎn)定義了這一實(shí)施例的創(chuàng)造性。CMP步驟之后是標(biāo)準(zhǔn)清潔步驟，用 于在CMP之后從表面移除所有剩余松散微粒。代替CMP步驟，可通過本領(lǐng)域已知的其他合 適技術(shù)來使接觸區(qū)彼此隔離。
[0049] 本發(fā)明允許產(chǎn)生具有與現(xiàn)有方法所產(chǎn)生的陣列相比更小的節(jié)距的凹接觸區(qū)陣列 (艮P，等大小的接觸區(qū)的規(guī)則圖案）。在本方法的最寬泛定義中這是真實(shí)的，其中接觸區(qū)的 隔離不一定通過CMP來完成，因?yàn)橐韵率聦?shí)：由于聚合物層9的形成，介電層中的開口 8沒 有發(fā)生加寬或加寬很少。節(jié)距的進(jìn)一步優(yōu)化是由于使用了 CMP :因?yàn)樗薪饘購慕殡妼拥?頂表面移除，與通過現(xiàn)有已知方法產(chǎn)生的接觸區(qū)相比各接觸區(qū)可被一起放置得更近。根據(jù) 一優(yōu)選實(shí)施例，根據(jù)本發(fā)明所產(chǎn)生的接觸區(qū)的陣列的節(jié)距在3 μ m和10 μ m之間，這與應(yīng)用 現(xiàn)有技術(shù)方法的至少10 μ m形成對比。
[0050] 根據(jù)一實(shí)施例，在CMP步驟之前或之后，焊料層（未示出）可被沉積在金屬層10 上。例如，通過CMP之前的附加電鍍步驟或通過CMP之后的無電沉積步驟，Sn層可被沉積 在金屬層10的頂部Cu層上。當(dāng)在CMP之后進(jìn)行沉積時，Sn層必須被設(shè)計(jì)成使得沒有或非 常少的Sn被沉積在孔8的邊緣的頂部上。通過形成Cu-Sn合金，Sn層有助于建立接觸區(qū) 與另一組件上的Cu接觸結(jié)構(gòu)（例如，TSV)之間的強(qiáng)接合。
[0051] 圖3示出了要接合到根據(jù)本發(fā)明的方法所產(chǎn)生的接觸區(qū)11的另一組件的示例。這 可以是包括Si晶片20的集成電路，所述晶片包括金屬化層21，所述集成電路通過從與金屬 化層相對的表面向外延伸的一組銅TSV 22來接觸。介電層23(例如，SiN)包圍TSV并將 它們彼此隔離?？扇芜x地，粘合劑層24(例如，BCB--苯并環(huán)丁烯）被施加在表面的各部 分上以強(qiáng)化各組件之間在不存在TSV連接的區(qū)域中的接合。TSV從表面向外延伸的高度被 調(diào)節(jié)到根據(jù)本發(fā)明產(chǎn)生的接觸區(qū)11的深度。
[0052] 本發(fā)明還涉及一種配備有可通過根據(jù)本發(fā)明的方法獲得的凹接觸區(qū)11的半導(dǎo)體 組件，例如集成電路或內(nèi)插器芯片。如上所述，本發(fā)明的方法的優(yōu)點(diǎn)之一是它允許產(chǎn)生斜側(cè) 壁，使得所述壁的傾角基本上是預(yù)定義的，即等于預(yù)定義值，例如70°，在非常小的誤差余 地之內(nèi)。在被應(yīng)用來產(chǎn)生凹接觸區(qū)陣列時，該方法因而能夠產(chǎn)生這樣的陣列，其中所有開口 的對應(yīng)側(cè)壁的斜率基本上相同，即在非常小的誤差余地之內(nèi)彼此相等。例如，該陣列中任何 兩個接觸區(qū)之間的傾角之差小于2°，優(yōu)選地小于Γ，更優(yōu)選地小于0.5°。
[0053] 同樣如上所述，本發(fā)明的方法尤其在它包括CMP步驟時，允許產(chǎn)生具有與現(xiàn)有技 術(shù)相比更小節(jié)距的接觸區(qū)11的陣列。本發(fā)明因而涉及配備有具有3 μ m和10 μ m之間的節(jié) 距的這樣的陣列的組件。
[0054] 在包括CMP步驟時，可產(chǎn)生具有在平面介電層中形成的凹接觸區(qū)11的陣列的組 件，開口的底部和斜側(cè)壁用金屬層來作為襯里，但其中介電層的上表面上不存在金屬。本發(fā) 明也涉及這樣的組件。
[0055] 最后，本發(fā)明涉及一種包括第一組件和接合到該第一組件的第二組件的封裝，該 第一組件包括在以上三個段落中的任一段落描述的凹接觸區(qū)11的陣列，該第二組件配備 有通過插入接合來接合到所述接觸區(qū)的接觸結(jié)構(gòu)。所述接觸結(jié)構(gòu)可以是銅TSV或凸塊。
[0056] 在下文中，給出用于執(zhí)行本發(fā)明的方法的合適的一組工藝參數(shù)的示例。
[0057] ?層3是6 μ m厚的Si02層，通過化學(xué)氣相沉積（CVD)來施加在上部金屬化層2上，
[0058] ?通過在Si02上旋涂來施加7 μ m厚的AZ? 10X層，
[0059] ?執(zhí)行光刻以在抗蝕劑層中產(chǎn)生開口 7。光刻參數(shù)：曝光能量1600mJ，聚焦-3 μ m。 聚焦-3 μ m是比標(biāo)準(zhǔn)0聚焦設(shè)置優(yōu)選的，用于獲得基本上垂直的側(cè)壁。
[0060] ?在等離子體蝕刻工具中執(zhí)行等離子體蝕刻，所述等離子體蝕刻工具配備有兩個 電極之間的等離子體腔室、用于將等離子體氣體提供到所述腔室的裝置、以及分別在2MHZ 和27MHz操作的兩個RF功率源。在該示例中，以下條件被滿足：
[0061] ?腔室壓力：55mTorr
[0062] ?溫度：20°C
[0063] · 2MHz RF 功率：0W
[0064] · 27MHz RF 功率：1000W
[0065] ?由Ar、02以及C4F6構(gòu)成的大氣：
[0066] · Ar流：200sccm(每分鐘標(biāo)準(zhǔn)立方厘米，標(biāo)準(zhǔn)指的是0°C和latm)
[0067] · 02 流：14, 5sccm
[0068] · C4F6 流：14sccm
[0069] ?蝕刻時間：1800s
[0070] ?抗蝕劑6和所形成的聚合物層9在兩個后續(xù)剝離步驟中被剝離，與蝕刻步驟在同 一處理腔室中執(zhí)行：
[0071] ?步驟 1 :壓力 350mTorr，溫度 20°C，2MHz 功率 0W，27MHz 功率 1000W，大氣 02+CF4(2000sccm 02 , 200sccm CF4)，時間=300s
[0072] ?步驟 2 :壓力 350mTorr，溫度 20 °C，2MHz 功率 0W，27MHz 功率 650W，大氣 02(2000sccm 02)，時間 time600s
[0073] ?最后，在25 °C的0. 5 % HF溶液中完成漂洗，
[0074] ?這得到了具有如圖4所示的尺寸的一組良好定義的開口 8(尺寸'um'應(yīng)被讀作 微米，即μ m)。
[0075] ?隨后，通過PVD來沉積銅種層。該種層包括約15nm厚的Ta層以及具有600nm和 800nm之間的厚度的Cu層。此后進(jìn)行250nm和1 μ m厚之間的銅層的電沉積，形成圖le的 金屬層10。
[0076] ?最后，用以下參數(shù)執(zhí)彳丁 CMP步驟：
[0077] -步驟1 :滾筒1拋光工藝：移除端點(diǎn)上的Cu塊：R&H? RL3100漿壓力 2. 62psi (鎊每平方英寸）；楽速度400ml/min ;時間：最大500s
[0078] -步驟2 :滾筒2拋光工藝：Cu清除，這包括端點(diǎn)上的主拋光步驟+使用RL3100漿 的過拋光；壓力1. 5psi ;楽速度300ml/min ;時間=最大100s
[0079] -步驟3 :滾筒3拋光工藝：阻擋體清除和過拋光：壓力0· 8psi ;楽速度200ml/ min ;所使用的楽是Dow? ACuplane?6325 楽；時間=20s，此后是 BTA(Benzotriazole)漂 洗步驟來避免腐蝕。
[0080] -步驟4 :在集成Desica?清潔器中進(jìn)行標(biāo)準(zhǔn)后CMP清潔。
[0081] 取決于抗蝕劑的類型和厚度，以上參數(shù)的變型是可能的。一些一般指示是：等離子 體蝕刻期間低頻功率的限制，以避免用離子嚴(yán)重轟擊抗蝕劑（這可造成除氣）。2MHz功率 優(yōu)選地不高于100W。腔室中的壓力應(yīng)當(dāng)不過高，并且優(yōu)選地保持低于SOmTorr。高于這一 值，開口 8的頂部邊緣可能變得更圓。
[0082] 根據(jù)本發(fā)明的第二方面，圖la中的介電層3是光敏聚合物層，代替先前示例中的 氧化物層。光敏聚合物層通過透過光掩模曝光并隨后將經(jīng)曝光的部分（或未曝光部分，取 決于光敏性的類型）顯影來圖案化，以形成透過聚合物層的全部厚度的具有斜側(cè)壁的開 口。光刻工藝被定制以產(chǎn)生特定側(cè)壁角度。
[0083] 根據(jù)一個實(shí)施例，在聚合物層透過掩膜曝光期間步進(jìn)器的焦平面被置于聚合物層 之下或之上（取決于光敏聚合物分別是正顯影還是服顯影聚合物），以獲得具有預(yù)定義傾 角的錐形表面。
[0084] 除此之外，顯影工藝本身可被定制，使得在顯影工藝的開始期間與結(jié)束時相比材 料從開口移除得更快，以在開口的頂部獲得開口的圓整側(cè)壁并進(jìn)一步增加側(cè)壁的中間部分 的傾角。經(jīng)圓整部分隨后可通過CMP移除。
[0085] 在以此方式產(chǎn)生開口之后，聚合物層被固化。隨后，通過薄導(dǎo)電膜將襯底表面金屬 化，從而在介電孔的底部實(shí)現(xiàn)電接觸。該金屬可以例如通過物理氣相沉積、無電沉積或電解 沉積的組合來沉積，例如以在以上詳細(xì)示例中描述的方式。
[0086] 在沉積該層之后，CMP可被用來降低表面金屬化。除非另外指明，否則與相關(guān)于本 發(fā)明的第一方面的CMP步驟有關(guān)的所有敘述也適用于本發(fā)明的第二方面。CMP可被選擇成 對聚合物介電層3而言是選擇性的。如果CMP對聚合物層而言不是選擇性的，則聚合物層的 頂部可通過CMP來移除（例如，以便移除上述經(jīng)圓整的部分）。類似的一組CMP步驟可被應(yīng) 用，如在上述示例中，但使用適于用在聚合物層上的漿和CMP參數(shù)。在這一 CMP工藝之后， 只有聚合物層中的開口的內(nèi)表面被金屬化并且所有連接凹坑彼此隔離，如在上述工藝流中 所述。
[0087] 可以使用的光敏聚合物的合適示例在下表中示出：
[0088]
【權(quán)利要求】
1. 一種用于在半導(dǎo)體組件上產(chǎn)生凹接觸區(qū)的方法，所述半導(dǎo)體組件包括半導(dǎo)體襯底 (1)上的一個或多個金屬化層疊層，所述方法包括以下步驟： -將介電層（3)沉積在所述疊層的上部金屬化層（2)的一個或多個金屬區(qū)域（5)上并 與其相接觸， -將抗蝕劑層（6)沉積在所述介電層（3)上并與其相接觸， -在所述抗蝕劑層中產(chǎn)生一個或多個開口（7)，所述開口位于所述一個或多個金屬區(qū) 域（5)上方，從而暴露出所述介電層（3)的各區(qū)域， -移除所述介電層（3)的所述區(qū)域中的介電層，從而在所述介電層（3)中形成開口（8) 并在所述開口的底部暴露出所述金屬區(qū)域（5)的至少各部分， -剝離所述抗蝕劑層（6)， -在所述介電層（3)上以及在所述介電層中的所述開口（8)中共形地沉積金屬層 (10)， -從所述介電層（3)的平坦上表面的至少一部分中移除所述金屬層（10)，金屬層保留 在所述介電層（3)中的所述開口（8)的底部和側(cè)壁上， 其中： -所述抗蝕劑層（6)中的開口（7)具有基本上垂直的側(cè)壁， -所述介電層中的開口（8)是通過等離子體蝕刻來產(chǎn)生的， -所述抗蝕劑材料和所述等離子體工藝被配置成使得： ?在所述介電層（3)中的所述開口（8)的形成期間基本上沒有發(fā)生除氣， ?在所述開口（8)被蝕刻時，聚合物層（9)被持續(xù)形成在所述抗蝕劑開口（7)的側(cè)壁上 和所述介電層（3)中的開口（8)的側(cè)壁上，使得所述介電層（3)中的所述開口（8)具有斜 側(cè)壁，所述壁的斜率基本上是預(yù)定義的，所述聚合物層（9)在所述抗蝕劑剝離步驟期間被 移除。
2. 如權(quán)利要求1所述的方法，其特征在于，所述抗蝕劑層（6)是電鍍抗蝕劑層。
3. 如權(quán)利要求1所述的方法，其特征在于，所述抗蝕劑層（6)是DNQ抗蝕劑層。
4. 如權(quán)利要求1到3中的任一項(xiàng)所述的方法，其特征在于，在剝離所述抗蝕劑和所述聚 合物層之后獲得的所述介電層（3)中的所述開口（8)的上部橫截面基本上等于所述抗蝕劑 層中的開口（7)的橫截面。
5. 如前述權(quán)利要求中的任一項(xiàng)所述的方法，其特征在于，所述抗蝕劑層￠)的厚度是 至少5 μ m。
6. 如前述權(quán)利要求中的任一項(xiàng)所述的方法，其特征在于，所述介電層中的所述開口 ⑶的至少一部分被產(chǎn)生作為具有3 μ m和10 μ m之間的節(jié)距的開口陣列。
7. 如前述權(quán)利要求中的任一項(xiàng)所述的方法，其特征在于，所述移除所述金屬層（10)的 步驟是通過化學(xué)機(jī)械拋光來執(zhí)行的。
8. 如權(quán)利要求7所述的方法，其特征在于，還包括在所述CMP步驟之前或之后，在所述 介電層（3)中制成的所述開口⑶中的所述金屬層（10)上沉積焊料。
9. 一種包括在介電層（3)中具有斜側(cè)壁的凹接觸區(qū)的陣列的半導(dǎo)體組件，其中金屬接 觸層（10)作為所述凹接觸區(qū)的表面的襯里，所述陣列的所述接觸區(qū)中的任何兩個的相應(yīng) 側(cè)壁的傾角基本上相等。
10. 如權(quán)利要求9所述的半導(dǎo)體組件，其特征在于，所述陣列的節(jié)距是3 μ m和10 μ m之 間。
11. 如權(quán)利要求9或10所述的半導(dǎo)體組件，其特征在于，所述金屬層不延伸到所述介電 層（3)的平坦上表面上。
12. 如權(quán)利要求9到11中的任一項(xiàng)所述的半導(dǎo)體組件，其特征在于，包括所述金屬接觸 層（10)上的焊料。
13. -種半導(dǎo)體封裝，包括： -如權(quán)利要求9到12中的任一項(xiàng)所述的第一半導(dǎo)體組件， -配備有通過插入接合來接合到所述凹接觸區(qū)的接觸結(jié)構(gòu)的第二半導(dǎo)體組件。
【文檔編號】H01L21/48GK104282577SQ201410282832
【公開日】2015年1月14日 申請日期:2014年6月23日 優(yōu)先權(quán)日:2013年6月24日
【發(fā)明者】E·貝內(nèi), W·張, G·賈米森, B·斯維能 申請人:Imec公司