淺溝槽隔離結(jié)構(gòu)的形成方法
【專利摘要】本發(fā)明提供一種淺溝槽隔離結(jié)構(gòu)的形成方法，包括：提供一半導(dǎo)體襯底，且在所述襯底上形成硬質(zhì)掩膜層；采用刻蝕工藝在襯底中形成隔離溝槽；對硬質(zhì)掩膜層進(jìn)行第一次回刻，以對隔離溝槽頂端進(jìn)行圓角化處理；在隔離溝槽側(cè)壁、底部表面形成內(nèi)襯層；對硬質(zhì)掩膜層進(jìn)行第二次回刻，以擴(kuò)大硬質(zhì)掩膜層開口的寬度；沉積隔離介質(zhì)層充滿隔離溝槽并覆蓋硬質(zhì)掩膜層的表面，并對隔離介質(zhì)層進(jìn)行平坦化工藝；采用刻蝕工藝去除硬質(zhì)掩膜層，以形成淺溝槽隔離結(jié)構(gòu)。本發(fā)明避免了接縫處的淺溝槽隔離結(jié)構(gòu)與刻蝕溶液發(fā)生反應(yīng)，進(jìn)而避免在淺溝槽隔離結(jié)構(gòu)與半導(dǎo)體襯底接縫處出現(xiàn)凹槽，提高所形成淺溝槽隔離結(jié)構(gòu)的形貌，進(jìn)而提高半導(dǎo)體器件的電學(xué)性能。
【專利說明】淺溝槽隔離結(jié)構(gòu)的形成方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種集成電路工藝制造技術(shù)，尤其涉及一種淺溝槽隔離結(jié)構(gòu)的形成方 法。
【背景技術(shù)】
[0002] 隨著半導(dǎo)體工藝進(jìn)入深亞微米時(shí)代，0. 18微米以下的元件（例如CMOS集成電路的 有源區(qū)之間）大多采用淺溝槽隔離結(jié)構(gòu)（STI)進(jìn)行橫向隔離來制作。集成電路包括許多形 成在半導(dǎo)體襯底上的晶體管，一般來說，晶體管是通過絕緣或隔離結(jié)構(gòu)而彼此間隔開。通常 用來形成隔離結(jié)構(gòu)的工藝是淺溝槽隔離（shallow trench isolation,簡稱STI)工藝。
[0003] 用STI做隔離的器件，一般對STI的漏電的要求都非常高，而STI頂部邊緣凹陷的 形貌是影響STI邊緣漏電的一個(gè)重要因素。當(dāng)STI頂部邊緣凹陷變深的時(shí)候，會對后期的 許多工藝造成影響。例如，在進(jìn)行多晶硅刻蝕的時(shí)候，由于STI頂部邊緣凹陷較深，很難將 凹陷內(nèi)的多晶硅刻蝕干凈，從而造成STI邊緣漏電；在硅化物生長工藝中，如果STI頂部邊 緣凹陷較深，硅化物則會沿著有源區(qū)邊緣往下生長，產(chǎn)生漏電。
[0004] 淺溝槽隔離結(jié)構(gòu)作為一種器件隔離技術(shù)，其具體工藝包括：參考圖1，提供襯底 101 ;參考圖2,在所述襯底101上形成氮化硅層103 ;參考圖3,形成貫穿所述氮化硅層103 的開口 105,所述開口 105具有與界定出有源區(qū)的隔離結(jié)構(gòu)對應(yīng)的形狀；參考圖4,以包含開 口 105的氮化硅層103為掩模，刻蝕襯底101以形成隔離溝槽107 ;參考圖5,在圖4中隔離 溝槽107和開口 105內(nèi)以及開口兩側(cè)的氮化硅層103表面沉積氧化硅材料109,所述氧化硅 材料109填充滿隔離溝槽107和開口 105并覆蓋開口 105兩側(cè)的氮化硅層103 ;參考圖6， 通過CMP工藝去除圖5中氮化硅層103上多余的氧化硅材料109 ;參考圖7,通過濕法刻蝕 工藝去除氮化硅層103,形成淺溝槽隔離結(jié)構(gòu)111 ;參考圖8,淺溝槽隔離結(jié)構(gòu)111因圖7中 濕法刻蝕工藝導(dǎo)致邊緣形成凹陷112。
[0005] 然而，通過上述工藝形成的淺溝槽隔離結(jié)構(gòu)111時(shí)，尤其是采用濕法刻蝕工藝去 除氮化硅層時(shí)，易在所形成的淺溝槽隔離結(jié)構(gòu)111的邊緣形成較深的凹陷，導(dǎo)致淺溝槽隔 離結(jié)構(gòu)111的隔離性能不佳，包括淺溝槽隔離結(jié)構(gòu)111的半導(dǎo)體器件易發(fā)生漏電，嚴(yán)重影響 了包含淺溝槽隔離結(jié)構(gòu)111的半導(dǎo)體器件的穩(wěn)定性。
[0006] 因此，如何減少淺溝槽隔離結(jié)構(gòu)111邊緣的凹陷，提高所形成淺溝槽隔離結(jié)構(gòu)的 隔離性能，成為本領(lǐng)域技術(shù)人員亟待解決的問題。
【發(fā)明內(nèi)容】
[0007] 本發(fā)明的目的是提供了一種淺溝槽隔離結(jié)構(gòu)的形成方法，可以避免所形成的淺溝 槽隔離結(jié)構(gòu)在其邊緣處出現(xiàn)凹槽，提高所形成半導(dǎo)體器件的電學(xué)性能。
[0008] 為解決上述問題，本發(fā)明提供一種淺溝槽隔離結(jié)構(gòu)的形成方法，包括：
[0009] 步驟S01 :提供一半導(dǎo)體襯底，且在所述襯底上形成硬質(zhì)掩膜層，所述硬質(zhì)掩膜層 內(nèi)形成暴露出所述襯底的開口；
[0010] 步驟S02 :采用刻蝕工藝在所述襯底中形成隔離溝槽；其中，所述隔離溝槽的底部 位于所述襯底中；
[0011] 步驟S03 :對所述硬質(zhì)掩膜層進(jìn)行第一次回刻，以對所述隔離溝槽頂端進(jìn)行圓角 化處理；
[0012] 步驟S04 :在所述隔離溝槽側(cè)壁、底部表面形成內(nèi)襯層；
[0013] 步驟S05 :對所述硬質(zhì)掩膜層進(jìn)行第二次回刻，以擴(kuò)大所述硬質(zhì)掩膜層開口的寬 度；
[0014] 步驟S06 :沉積隔離介質(zhì)層充滿所述隔離溝槽并覆蓋所述硬質(zhì)掩膜層的表面，并 對所述隔離介質(zhì)層進(jìn)行平坦化工藝至剩余的硬質(zhì)掩膜層的表面；
[0015] 步驟S07 :采用刻蝕工藝去除所述硬質(zhì)掩膜層，以形成淺溝槽隔離結(jié)構(gòu)。
[0016] 優(yōu)選的，所述步驟S03中，第一次對所述硬質(zhì)掩膜層進(jìn)行回刻距離大于10 A。
[0017] 優(yōu)選的，所述步驟S05中，第二次對所述硬質(zhì)掩膜層進(jìn)行回刻距離大于20人。
[0018] 優(yōu)選的，對所述硬質(zhì)掩膜層進(jìn)行回刻的方法為各向異性干法刻蝕。
[0019] 優(yōu)選的，所述各向異性干法刻蝕的刻蝕氣體為HBr、N2和NF3的混合氣體。
[0020] 優(yōu)選的，所述硬質(zhì)掩膜層為單層結(jié)構(gòu)且厚度大于200 Λ，聽述硬質(zhì)掩膜層的材料為 多晶硅、氮化硅或氮化硼其中的一種。
[0021] 優(yōu)選的，所述隔離介質(zhì)層的材質(zhì)為氧化硅。
[0022] 優(yōu)選的，所述步驟S06中，采用化學(xué)氣相沉積工藝將所述隔離介質(zhì)層填滿所述隔 離溝槽并覆蓋所述硬質(zhì)掩膜層的表面。
[0023] 優(yōu)選的，所述步驟S06中，所述隔離溝槽中所述隔離介質(zhì)層的上表面與所述硬質(zhì) 掩膜層表面平齊。
[0024] 優(yōu)選的，在步驟S02中，所述的刻蝕工藝為等離子刻蝕工藝。
[0025] 從上述技術(shù)方案可以看出，本發(fā)明提供的淺溝槽隔離結(jié)構(gòu)的形成方法對硬質(zhì)掩膜 層進(jìn)行兩次回刻工藝，第一次回刻對隔離溝槽頂端進(jìn)行圓角化處理，可避免溝槽頂部尖角 發(fā)生擊穿，降低尖端處的電場強(qiáng)度以提高器件的擊穿電壓，防止漏電，還可以防止溝槽填充 物使溝槽過早的封口，從而降低溝槽填充的難度；同時(shí)，第二次回刻大大增加了硬質(zhì)掩膜層 開口的寬度，在形成淺溝槽隔離結(jié)構(gòu)之后，由于硬質(zhì)掩膜層側(cè)壁之間的隔離介質(zhì)層寬度大 大增加，從而能夠阻止刻蝕溶液滲入淺溝槽隔離結(jié)構(gòu)與半導(dǎo)體襯底的接縫處，避免接縫處 的淺溝槽隔離結(jié)構(gòu)與刻蝕溶液發(fā)生反應(yīng)，進(jìn)而避免在淺溝槽隔離結(jié)構(gòu)與半導(dǎo)體襯底接縫處 出現(xiàn)凹槽，提高所形成淺溝槽隔離結(jié)構(gòu)的形貌，進(jìn)而提高包含所形成淺溝槽隔離結(jié)構(gòu)的半 導(dǎo)體器件的電學(xué)性能。
【專利附圖】
【附圖說明】
[0026] 圖1至圖8為現(xiàn)有技術(shù)所形成淺溝槽隔離結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0027] 圖9為本發(fā)明淺溝槽隔離結(jié)構(gòu)的形成方法一個(gè)實(shí)施方式的流程示意圖；
[0028] 圖10至圖15為本發(fā)明淺溝槽隔離結(jié)構(gòu)的形成方法一個(gè)實(shí)施例中所形成淺溝槽隔 離結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0029] 為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對本發(fā)明的內(nèi)容作進(jìn)一 步說明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也 涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。其次，本發(fā)明利用示意圖進(jìn)行了詳細(xì)的表述，在詳述本發(fā)明實(shí) 例時(shí)，為了便于說明，示意圖不依照一般比例局部放大，不應(yīng)以此作為對本發(fā)明的限定。
[0030] 上述及其它技術(shù)特征和有益效果，將結(jié)合實(shí)施例及附圖9至圖15對本發(fā)明的淺溝 槽隔離結(jié)構(gòu)的形成方法進(jìn)行詳細(xì)說明。圖9為本發(fā)明淺溝槽隔離結(jié)構(gòu)的形成方法的一較佳 具體實(shí)施例的流程示意圖；圖10?15為采用圖9所示形成方法所制造出的淺溝槽隔離結(jié) 構(gòu)的示意圖。
[0031] 請參閱圖9,在本實(shí)施例中，本發(fā)明提供一種淺溝槽隔離結(jié)構(gòu)的形成方法具體包括 以下步驟：
[0032] 步驟S01 :提供一半導(dǎo)體襯底10,且在所述襯底10上形成硬質(zhì)掩膜層20,所述硬 質(zhì)掩膜層20內(nèi)形成暴露出所述襯底10的開口 21(如圖10所示）。其中，半導(dǎo)體襯底10的 材料為單晶娃、多晶娃或非晶娃形成的娃材料，或是絕緣娃材料（Silicon on insulator, 簡稱SOI)，還可以是其它半導(dǎo)體材料或其它結(jié)構(gòu)，在此不再贅述。
[0033] 具體的，所述硬質(zhì)掩膜層20為單層結(jié)構(gòu)且厚度優(yōu)選為大于200 A，所述硬質(zhì)掩膜 層20的材料為多晶硅、氮化硅或氮化硼其中的一種。
[0034] 此外，硬質(zhì)掩膜層20優(yōu)選為氮化硅層，襯底10與硬質(zhì)掩膜層20之間可設(shè)有襯墊 氧化層，襯墊氧化層可以為二氧化硅（Si0 2)，襯墊氧化層為后續(xù)氮化硅層提供緩沖層，具體 地說，襯墊氧化層用于避免直接在襯底10上生長氮化硅層會產(chǎn)生位錯的缺點(diǎn)，優(yōu)選地，氮 化硅層形成工藝可以為現(xiàn)有的化學(xué)氣相沉積工藝。
[0035] 步驟S02 :采用刻蝕工藝在所述襯底10中形成隔離溝槽30 ;其中，所述隔離溝槽 30的底部位于所述襯底10中（如圖11所示）。
[0036] 具體的，沿硬質(zhì)掩膜層20的開口 21刻蝕至襯底10中，形成隔離溝槽30。開口 21 的形成工藝可以為現(xiàn)有的等離子刻蝕工藝?？涛g半導(dǎo)體襯底10的工藝可以為現(xiàn)有的等離 子刻蝕工藝，也就是說，沿著開口 21用等離子刻蝕工藝刻蝕半導(dǎo)體襯底10形成隔離溝槽 30 〇
[0037] 步驟S03 :對所述硬質(zhì)掩膜層20進(jìn)行第一次回刻，以對所述隔離溝槽30頂端進(jìn)行 圓角化處理（如圖12所示）。
[0038] 具體的，第一次對所述硬質(zhì)掩膜層20進(jìn)行回刻距離大于10 A。第一次回刻對隔離 溝槽30頂端進(jìn)行圓角化處理，可避免溝槽頂部尖角發(fā)生擊穿，降低尖端處的電場強(qiáng)度以提 高器件的擊穿電壓，防止漏電，還可以防止溝槽填充物使溝槽過早的封口，從而降低溝槽填 充的難度。
[0039] 步驟S04 :在所述隔離溝槽30側(cè)壁、底部表面形成內(nèi)襯層40 (如圖12所示）。
[0040] 具體的，內(nèi)襯層40為氧化硅，內(nèi)襯層40的形成工藝可以為現(xiàn)有的化學(xué)氣相沉積工 藝。
[0041] 步驟S05 :對所述硬質(zhì)掩膜層20進(jìn)行第二次回刻，以擴(kuò)大所述硬質(zhì)掩膜層20開口 的寬度（如圖13所示）。
[0042] 具體的，第二次對所述硬質(zhì)掩膜層20進(jìn)行回刻距離大于20 A。對所述硬質(zhì)掩膜層 20進(jìn)行回刻的方法為各向異性干法刻蝕；所述各向異性干法刻蝕的刻蝕氣體為HBr、N2和 NF3的混合氣體。
[0043] 第二次回刻大大增加了硬質(zhì)掩膜層20開口 21的寬度，在形成淺溝槽隔離結(jié)構(gòu)之 后，由于硬質(zhì)掩膜層20側(cè)壁之間的隔離介質(zhì)層50寬度大大增加，從而能夠阻止刻蝕溶液滲 入淺溝槽隔離結(jié)構(gòu)與半導(dǎo)體襯底10的接縫處，避免接縫處的淺溝槽隔離結(jié)構(gòu)與刻蝕溶液 發(fā)生反應(yīng)，進(jìn)而避免在淺溝槽隔離結(jié)構(gòu)與半導(dǎo)體襯底接縫處出現(xiàn)凹槽。
[0044] 步驟S06 :沉積隔離介質(zhì)層50充滿所述隔離溝槽30并覆蓋所述硬質(zhì)掩膜層20的 表面，并對所述隔離介質(zhì)層50進(jìn)行平坦化工藝至剩余的硬質(zhì)掩膜層20的表面（如圖14所 示）。
[0045] 具體的，所述隔離介質(zhì)層50的材質(zhì)為氧化硅，采用化學(xué)氣相沉積工藝將所述隔離 介質(zhì)層50填滿所述隔離溝槽30并覆蓋所述硬質(zhì)掩膜層20的表面。平坦化工藝后，所述隔 離溝槽30中所述隔離介質(zhì)層50的上表面與所述硬質(zhì)掩膜層20表面平齊。
[0046] 步驟S07 :采用濕法刻蝕工藝去除所述硬質(zhì)掩膜層20,以形成淺溝槽隔離結(jié)構(gòu)（如 圖15所示）。由于第二次回刻大大增加了硬質(zhì)掩膜層20開口 21的寬度，因此在濕法刻蝕 工藝時(shí)避免在淺溝槽隔離結(jié)構(gòu)頂部邊緣出現(xiàn)凹槽。
[0047] 綜上所述，本發(fā)明提供的淺溝槽隔離結(jié)構(gòu)的形成方法避免接縫處的淺溝槽隔離結(jié) 構(gòu)與刻蝕溶液發(fā)生反應(yīng)，進(jìn)而避免在淺溝槽隔離結(jié)構(gòu)與半導(dǎo)體襯底接縫處出現(xiàn)凹槽，提高 所形成淺溝槽隔離結(jié)構(gòu)的形貌，進(jìn)而提高包含所形成淺溝槽隔離結(jié)構(gòu)的半導(dǎo)體器件的電學(xué) 性能。
[〇〇48] 以上的僅為本發(fā)明的優(yōu)選實(shí)施例，實(shí)施例并非用以限制本發(fā)明的專利保護(hù)范圍， 因此凡是運(yùn)用本發(fā)明的說明書及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應(yīng)包含在本發(fā)明的 保護(hù)范圍內(nèi)。
【權(quán)利要求】
1. 一種淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，包括： 步驟SOI :提供一半導(dǎo)體襯底，且在所述襯底上形成硬質(zhì)掩膜層，所述硬質(zhì)掩膜層內(nèi)形 成暴露出所述襯底的開口； 步驟S02 :采用刻蝕工藝在所述襯底中形成隔離溝槽；其中，所述隔離溝槽的底部位于 所述襯底中； 步驟S03 :對所述硬質(zhì)掩膜層進(jìn)行第一次回刻，以對所述隔離溝槽頂端進(jìn)行圓角化處 理； 步驟S04 :在所述隔離溝槽側(cè)壁、底部表面形成內(nèi)襯層； 步驟S05 :對所述硬質(zhì)掩膜層進(jìn)行第二次回刻，以擴(kuò)大所述硬質(zhì)掩膜層開口的寬度； 步驟S06 :沉積隔離介質(zhì)層充滿所述隔離溝槽并覆蓋所述硬質(zhì)掩膜層的表面，并對所 述隔離介質(zhì)層進(jìn)行平坦化工藝至剩余的硬質(zhì)掩膜層的表面； 步驟S07 :采用刻蝕工藝去除所述硬質(zhì)掩膜層，以形成淺溝槽隔離結(jié)構(gòu)。
2. 如權(quán)利要求1所述的淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述步驟S03中，第 一次對所述硬質(zhì)掩膜層進(jìn)行回刻距離大于10 A。
3. 如權(quán)利要求1所述的淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述步驟S05中，第 二次對所述硬質(zhì)掩膜層進(jìn)行回刻距離大于20 A。
4. 如權(quán)利要求1所述的淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，對所述硬質(zhì)掩膜層 進(jìn)行回刻的方法為各向異性干法刻蝕。
5. 如權(quán)利要求4所述的淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述各向異性干法 刻蝕的刻蝕氣體為HBr、N2和NF 3的混合氣體。
6. 如權(quán)利要求1所述的淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述硬質(zhì)掩膜層為 單層結(jié)構(gòu)且厚度大于200 A，所述硬質(zhì)掩膜層的材料為多晶硅、氮化硅或氮化硼其中的一 種。
7. 如權(quán)利要求1所述的淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述隔離介質(zhì)層的 材質(zhì)為氧化硅。
8. 如權(quán)利要求1所述的淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述步驟S06中，采 用化學(xué)氣相沉積工藝將所述隔離介質(zhì)層填滿所述隔離溝槽并覆蓋所述硬質(zhì)掩膜層的表面。
9. 如權(quán)利要求1所述的淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，所述步驟S06中，所 述隔離溝槽中所述隔離介質(zhì)層的上表面與所述硬質(zhì)掩膜層表面平齊。
10. 如權(quán)利要求1所述的淺溝槽隔離結(jié)構(gòu)的形成方法，其特征在于，在步驟S02中，所述 的刻蝕工藝為等離子刻蝕工藝。
【文檔編號】H01L21/76GK104103569SQ201410357175
【公開日】2014年10月15日 申請日期:2014年7月25日 優(yōu)先權(quán)日:2014年7月25日
【發(fā)明者】鮑宇 申請人:上海華力微電子有限公司