多層陶瓷電子元件及其制造方法以及印刷電路板的制作方法
【專利摘要】提供一種待嵌入板中的多層陶瓷電子元件及其制造方法，在該多層陶瓷電子元件中，通過不允許增加外電極的厚度并且形成具有預定或更大的長度的用于通過通路孔將外電極連接至外部電線的外電極的帶狀表面，整個芯片中的陶瓷本體的厚度增加，從而可以提高芯片強度，并且可以防止諸如破裂等損壞的發(fā)生，并且可以提供其制造方法。
【專利說明】多層陶瓷電子元件及其制造方法以及印刷電路板
[0001]相關申請的交叉引用
[0002]本申請要求于2013年9月24日在韓國知識產(chǎn)權局提交的申請?zhí)枮?0-2013-0113360的韓國專利申請的優(yōu)先權，其公開內容通過引用結合于此。

【技術領域】
[0003]本發(fā)明涉及一種待嵌入板中的多層陶瓷電子元件及其制造方法，以及一種嵌入有多層陶瓷電子元件的印刷電路板。

【背景技術】
[0004]隨著電子電路已經(jīng)變得高致密性和高集成性，安裝在印刷電路板(PCB)上的無源元件的安裝空間變得不足，為了解決該問題，已經(jīng)做出持續(xù)地努力使元件能夠安裝在板中，例如嵌入式裝置中。尤其是，已經(jīng)提出了多種用于將作為電容性元件的多層陶瓷電子元件安裝到板中的方法。
[0005]在將多層陶瓷電子元件安裝到板中的多種方法中的一種方法中，用于多層陶瓷電子元件的相同的電介質材料用作用于板和銅線等的材料，并能夠用作電極。用于實施將多層陶瓷電子元件嵌入到板中的其它方法包括:通過在板中形成電介質薄膜和具有高介電系數(shù)電介質(high-k dielectrics)的聚合基片來形成待嵌入板中的多層陶瓷電子元件的方法，將多層陶瓷電子元件安裝在板中的方法等。
[0006]通常，多層陶瓷電子元件包括多個由陶瓷材料制成的電介質層，以及設置在電介質層之間的內電極。通過將該多層陶瓷電子元件設置在板中，可以實現(xiàn)具有高電容的嵌入式多層陶瓷電子元件。
[0007]在將多層陶瓷電子元件嵌入板中之后，使用激光形成通路孔，以使多層陶瓷電子元件的外電極穿過樹脂暴露，并且通路孔填充有鍍銅層以將外部電線和多層陶瓷電子元件的外電極彼此電連接。
[0008]在這種情況下，為了通過通路孔連接外部電線和多層陶瓷電子元件的外電極，需要形成具有預定長度或更大長度的外部電極的帶狀表面。然而，在使用現(xiàn)有的浸潰法等形成具有預定長度或更大長度的外部電極的帶狀表面的情況下，外電極的厚度將變厚，使得由于外電極厚度的增加，不能保證陶瓷本體具有足夠的厚度。由于多層陶瓷電子元件的整個芯片厚度與非多層陶瓷電子元件相比更薄，在外電極的帶狀表面形成為具有較厚的厚度的情況下，陶瓷本體的厚度變得非常薄，從而可能使芯片強度變弱，并且可能導致?lián)p壞。
[0009]另外，當由多層陶瓷電子元件的陶瓷本體和外電極的厚度所產(chǎn)生的臺階變大時，多層陶瓷電子元件和薄膜之間的間隙變大，使得發(fā)生分層的可能性進一步增大。因此，為了減少上述分層，需要減小外電極的厚度。
[0010][現(xiàn)有技術文件]
[0011](專利文件1)韓國專利公開出版號2011-0122008


【發(fā)明內容】

[0012]本發(fā)明的一方面提供一種待嵌入板中的多層陶瓷電子元件，在該多層陶瓷電子元件中，通過不允許增加外電極的厚度并且形成具有預定長度或更大長度的用于通過通路孔將外電極連接至外部電線的外電極的帶狀表面，以增大陶瓷本體的整個芯片的厚度，還提供一種制造該多層陶瓷電子元件的方法，以及一種嵌入有多層陶瓷電子元件的印刷電路板。
[0013]根據(jù)本發(fā)明的一個方面，一種待嵌入板中的多層陶瓷電子元件可包括:陶瓷本體，該陶瓷本體包括電介質層，并且具有沿長度方向的兩個端表面、沿寬度方向的兩個表面、以及沿厚度方向的兩個表面；第一內電極和第二內電極，該第一內電極和第二內電極形成為交替地暴露于所述陶瓷本體的沿所述長度方向的兩個端表面，所述第一內電極和第二內電極之間設置有電介質層；以及第一外電極和第二外電極，所述第一外電極電連接至所述第一內電極，所述第二外電極電連接至所述第二內電極，所述第一外電極和第二外電極形成在所述陶瓷本體的沿所述長度方向的兩個端表面上，其中，所述第一外電極和第二外電極包括第一基電極和第二基電極、導電薄膜層、以及鍍層，所述第一基電極和第二基電極形成在所述陶瓷本體的沿所述長度方向的兩個端表面上，所述導電薄膜層形成在所述陶瓷本體的沿所述厚度方向的兩個表面上，所述鍍層形成在所述第一基電極和第二基電極以及所述導電薄膜層上。
[0014]所述導電薄膜層的厚度可以為0.lnm至5000nm。
[0015]當所述導電薄膜層的厚度定義為tf，并且形成在所述導電薄膜層上的所述鍍層的厚度定義為tp時，可以滿足1.5 < tp/tf ( 10000。
[0016]所述導電薄膜層可以包括從包括銅(Cu)、鎳(Ni)、鈀(Pd)、鉬(Pt)、金(Au)、銀(Ag)、鐵(Fe)、鈦(Ti)和碳(C)的組中選取的至少一者。
[0017]所述導電薄膜層可以形成為在所述陶瓷本體的沿厚度方向的一個表面的兩個端部上彼此分尚。
[0018]所述導電薄膜層可以形成為連接至所述第一基電極和第二基電極。
[0019]所述導電薄膜層可以形成為從所述陶瓷本體的厚度方向的所述兩個表面延伸至所述第一基電極和第二基電極。
[0020]當形成在所述陶瓷本體的沿厚度方向的一個表面的所述導電薄膜層上的第一外電極和第二外電極的帶狀表面的寬度定義為BW時，每個BW可以為所述陶瓷本體的長度的25%或更多。
[0021]所述陶瓷本體的厚度可以為包括所述外電極的所述多層陶瓷電子元件的總厚度的60%或更多。
[0022]包括所述外電極的所述多層陶瓷電子元件的總厚度可以為300 μ m或更小。
[0023]根據(jù)本發(fā)明的另一方面，一種待嵌入板中的多層陶瓷電子元件的制造方法，該制造方法包括:制備多個陶瓷基片；使用導電膏在每個所述陶瓷基片上形成內電極圖案；通過堆疊其上形成有所述內電極圖案的所述陶瓷基片，以形成包括彼此相對的第一內電極和第二內電極的陶瓷本體；壓制并燒結所述陶瓷本體；以及形成第一外電極和第二外電極以與暴露于所述陶瓷本體的沿長度方向的兩個端表面的所述第一內電極和第二內電極相接觸，從而電連接至所述第一內電極和第二內電極，其中，在形成所述第一外電極和第二外電極的過程中，在所述陶瓷本體的沿長度方向的所述兩個端表面上形成第一基電極和第二基電極，在所述陶瓷本體的沿厚度方向的兩個表面上形成導電薄膜層，并且在所述第一基電極和第二基電極以及所述導電薄膜層上形成鍍層。
[0024]所述導電薄膜層可以通過從包括濺射法、印刷法和無電鍍法的組中選取的至少一種方法來形成。
[0025]所述導電薄膜層的厚度可以為0.lnm至5000nm。
[0026]當所述導電薄膜層的厚度定義為tf，并且形成在所述導電薄膜層上的所述鍍層的厚度定義為tp時，可以滿足1.5 < tp/tf ( 10000。
[0027]所述導電薄膜層可以包括從包括銅(Cu)、鎳(Ni)、鈀(Pd)、鉬(Pt)、金(Au)、銀(Ag)、鐵(Fe)、鈦(Ti)和碳(C)的組中選取的至少一者。
[0028]所述導電薄膜層可以形成為在所述陶瓷本體的沿所述厚度方向的一個表面的兩個端部上彼此分離。
[0029]所述導電薄膜層可以形成為連接至所述第一基電極和第二基電極。
[0030]根據(jù)本發(fā)明的另一方面，一種嵌入有多層陶瓷電子元件的印刷電路板，該印刷電路板包括:絕緣基體；和陶瓷本體，該陶瓷本體包括電介質層，并且具有沿長度方向的兩個端表面、沿寬度方向的兩個表面以及沿厚度方向的兩個表面；第一內電極和第二內電極，該第一內電極和第二內電極形成為交替地暴露于所述陶瓷本體的沿所述長度方向的所述兩個端表面，所述第一內電極和第二內電極之間設置有電介質層；以及第一外電極和第二外電極，所述第一外電極電連接至所述第一內電極，所述第二外電極電連接至所述第二內電極，所述第一外電極和第二外電極形成在所述陶瓷本體的沿所述長度方向的所述兩個端表面上，其中，所述第一外電極和第二外電極包括第一基電極和第二基電極、導電薄膜層、以及鍍層，所述第一基電極和第二基電極形成在所述陶瓷本體的沿所述長度方向的兩個端表面上，所述導電薄膜層形成在所述陶瓷本體的沿所述厚度方向的所述兩個表面上，所述鍍層形成在所述第一基電極和第二基電極以及所述導電薄膜層上。
[0031]所述導電薄膜層的厚度可以為0.lnm至5000nm。
[0032]當所述導電薄膜層的厚度定義為tf，并且形成在所述導電薄膜層上的所述鍍層的厚度定義為tp時，可以滿足1.5 < tp/tf ( 10000。

【專利附圖】

【附圖說明】
[0033]通過以下結合附圖的詳細描述，將更清楚地理解本發(fā)明的上述和其它方面、特征和其它優(yōu)點，在附圖中:
[0034]圖1是顯示根據(jù)本發(fā)明的示例性實施方式的待嵌入板中的多層陶瓷電子元件的立體圖；
[0035]圖2是根據(jù)本發(fā)明的示例性實施方式的待嵌入板中的多層陶瓷電子元件的沿圖1中X-X’線截取的剖視圖；
[0036]圖3是根據(jù)本發(fā)明的示例性實施方式的待嵌入板中的多層陶瓷電子元件的剖視圖；
[0037]圖4A至圖4C是顯示形成根據(jù)本發(fā)明的示例性實施方式的待嵌入板中的多層陶瓷電子元件的外電極的過程的剖視圖；
[0038]圖5是使用掃描電子顯微鏡(SEM)通過觀察根據(jù)本發(fā)明的示例性實施方式的待嵌入板中的多層陶瓷電子元件的導電薄膜層形成部而獲取的圖像；以及
[0039]圖6是顯示具有根據(jù)本發(fā)明的示例性實施方式的待嵌入板中的多層陶瓷電子元件的印刷電路板的剖視圖。

【具體實施方式】
[0040]以下，將參考附圖詳細描述本發(fā)明的實施方式。
[0041]然而，本發(fā)明可以以多種不同的方式實施，并且不應視作局限于此處描述的實施方式。
[0042]更確切地，提供這些實施方式以使本發(fā)明徹底和完整，并且向本領域的技術人員充分傳達本發(fā)明的范圍。
[0043]在附圖中，為了清楚的目的，可以放大元件的形狀和尺寸，并且將始終使用相同的參考數(shù)字指代相同或相似的元件。
[0044]為了清楚地描述本發(fā)明的實施方式，定義了六面體的方向。附圖中顯示的“L”、“W”和“T”可以分別指代“長度方向”、“寬度方向”和“厚度方向”。這里，“厚度方向”與電介質層的堆疊方向(即，“堆疊方向”)相同。
[0045]待嵌入到板中的多層陶瓷電子元件
[0046]以下，將描述根據(jù)本發(fā)明的示例性實施方式的待嵌入到板中的多層陶瓷電子元件。尤其是，將描述嵌入式多層陶瓷電容器。然而，本發(fā)明不限于此。
[0047]圖1是顯示根據(jù)本發(fā)明的示例性實施方式的待嵌入到板中多層陶瓷電子元件的立體圖，并且圖2和圖3是沿圖1中的X-X’線截取的顯示根據(jù)本發(fā)明的示例性實施方式的多層陶瓷電子元件的剖視圖。
[0048]參考圖1至圖3，根據(jù)本發(fā)明的示例性實施方式的多層陶瓷電子元件100可以包括陶瓷本體10、第一內電極21和第二內電極22、以及第一外電極31和第二外電極32。
[0049]陶瓷本體10可以形成六面體，該六面體具有沿長度方向L的兩個端表面、沿寬度方向W的兩個表面、以及沿厚度方向T的兩個表面。陶瓷本體10可以通過沿厚度方向T堆疊多個電介質層11并且燒結該電介質層而形成，并且陶瓷本體10的形狀和尺寸以及堆疊的電介質層11的數(shù)量不限于本發(fā)明的示例性實施方式中所顯示的那樣。
[0050]此外，構成陶瓷本體10的多個電介質層11可以處于燒結狀態(tài)。相鄰的電介質層11可以一體形成，以使得在不使用掃描電子顯微鏡(SEM)的情況下難以確認相鄰的電介質層11之間的邊界。
[0051]電介質層11可以具有能夠根據(jù)多層陶瓷電子元件100的電容設計而任意變化的厚度，并且可以包含具有高介電系數(shù)的陶瓷粉末，例如鈦酸鋇(BaTi03)基或鈦酸鍶基粉末，然而本發(fā)明并不限于此。此外，陶瓷粉末可以根據(jù)本發(fā)明的目的添加多種陶瓷添加劑、有機溶劑、增塑劑、粘結劑、分散劑等。
[0052]用于形成電介質層11的陶瓷粉末的平均粒徑?jīng)]有特別限制，為了實現(xiàn)本發(fā)明的目的，可以調整陶瓷粉末的平均粒徑，例如，可以調整至400nm或更小。
[0053]通過在厚度方向T堆疊的多個電介質層11上以預定厚度印制包含導電金屬的導電膏，第一內電極21和第二內電極22(—對具有彼此不同的極性的電極)可以沿電介質層11的堆疊方向形成為通過陶瓷本體10的長度方向L的兩個端表面交替地暴露，并且第一內電極21和第二內電極22可以通過設置在其中的電介質層11而彼此電絕緣。
[0054]也就是說，第一內電極21和第二內電極22可以通過其穿過陶瓷本體10的兩個端表面而交替地暴露的部分電連接至沿長度方向L形成在陶瓷本體10的兩個端表面上的第一外電極31和第二外電極32。
[0055]因此，當電壓施加至第一外電極31和第二外電極32時，電荷積累在彼此相對的第一內電極21和第二內電極32之間。在這種情況下，多層陶瓷電容器100的電容與第一內電極21和第二內電極22彼此重疊的區(qū)域的面積成比例。
[0056]第一內電極21和第二內電極22可以具有根據(jù)其應用來確定的寬度，并且例如可以具有根據(jù)陶瓷本體10的尺寸來確定的0.2um至1.0um范圍內的寬度，然而，本發(fā)明并不限于此。
[0057]此外，形成第一內電極21和第二內電極22的導電膏中包含的導電金屬可以為鎳(Ni)、銅(Cu)、鈀(Pd)、銀(Ag)、鉛(Pb)、鉬(Pt)或類似物，或者它們的合金，然而本發(fā)明并不限于此。
[0058]第一外電極31和第二外電極32可以形成在陶瓷本體10的沿長度方向L的兩個端表面上，并且可以延伸至陶瓷本體10的沿厚度方向T的兩個表面，從而形成帶狀表面BW。
[0059]第一外電極31和第二外電極32可以包括:形成在陶瓷本體10的沿長度方向L的兩個端表面上的第一基電極31a和第二基電極32a，形成在陶瓷本體10的沿厚度方向T的兩個端表面上的導電薄膜層35，以及形成在第一基電極31a和第二基電極32a以及導電薄膜層35上的鍍層31b和32b。
[0060]根據(jù)現(xiàn)有技術，形成外電極的方法主要使用在包含金屬成分的膏中浸潰陶瓷本體的方法。在這種情況下，待嵌入到板中的多層陶瓷電容器需要使外電極的帶狀表面具有預定或更大的長度，以通過通路孔連接外電極和外部電線。根據(jù)現(xiàn)有技術的浸潰方法，由于膏的界面張力，左帶狀表面和右?guī)畋砻婵赡鼙缓窈竦匕病?br> [0061]根據(jù)本發(fā)明的示例性實施方式，由于導電薄膜層35可以形成在陶瓷本體10的沿厚度方向T的表面上，導電薄膜層35用作電鍍種子層，以使外電極31和32的具有預定或更大的長度的帶狀表面BW可以形成在導電薄膜層35上，以通過電鍍進行平整并具有減小的厚度。
[0062]形成第一基電極31a和第二基電極32a的方法不限于此，并且例如可以通過涂敷包含導電金屬的導電膏然后對其進行燒制而形成。第一基電極31a和第二基電極32a可以由與第一內電極21和第二內電極22相同的導電金屬形成，然而不限于此，并且例如可以由銅(Cu)、銀(Ag)、鎳(Ni)或類似物，或者它們的合金形成。
[0063]第二基電極31a和第二基電極32a可以形成在陶瓷本體10的沿長度方向L的兩個端表面上，并且延伸以覆蓋連接于沿厚度方向T的兩個表面的角部。
[0064]導電薄膜層35可以形成在陶瓷本體10的沿厚度方向T的兩個表面上，并且可以形成為在陶瓷本體10的一個端表面的沿厚度方向T的兩個端部上以彼此分離。導電薄膜層35可以形成為連接于第一基電極31a和第二基電極32a。
[0065]參考圖3，根據(jù)本發(fā)明的示例性實施方式，導電薄膜層35可以形成為從陶瓷本體10的沿厚度方向T的兩個表面延伸至第一基電極31a和第二基電極32a。
[0066]形成導電薄膜層35的方法并不特定地限制，但可以通過濺射涂覆法等以形成薄膜形狀的導電薄膜層35。以薄膜形狀形成的導電薄膜層35可以具有0.lnm至5000nm的厚度。由于導電薄膜層35在上述范圍內薄薄地形成，外電極的帶狀表面的厚度可以減小，并且陶瓷本體10的厚度可以以與帶狀表面減小的厚度相等的量增加，從而提高強度。在導電薄膜層35具有小于0.lnm厚度的情況下，難以均勻地形成導電薄膜層，并且可以導致切割現(xiàn)象，而在導電薄膜層35具有大于5000nm厚度的情況下，可能不必要地增加形成導電薄膜層所消耗的時間。
[0067]雖然導電薄膜層35可以由與第一內電極21和第二內電極22相同的導電金屬形成，但是不限于此，并且所述導電金屬例如可以包括銅(Cu)、鎳(Ni)、鈀(Pd)、鉬(Pt)、金(Au)、銀(Ag)、鐵(Fe)、鈦(Ti)、碳(C)或類似物、或者它們的合金。
[0068]第一鍍層31b和第二鍍層32b可以通過使用第一基電極31a和第二基電極32a以及導電薄膜層35作為電鍍種子層而形成在第一基電極31a和第二基電極32a以及導電薄膜層35上。
[0069]雖然鍍層31b和32b可以由與第一內電極21和第二內電極22相同的導電金屬形成，但是不限于此，并且鍍層31b和32b例如可以由銅(Cu)、銀(Ag)、鎳(Ni)或類似物、或者它們的合金形成。
[0070]當將導電薄膜層35的厚度定義為tf，并且將形成在導電薄膜層35上的鍍層31b和32b的厚度定義為tp時，可以滿足1.5 < tp/tf ( 10000。
[0071]在導電薄膜層35的厚度非常大或者鍍層31b和32b的厚度非常小的情況下，使得tp/tf小于1.5并且鍍層的厚度不滿足最小基本厚度5um，在導電薄膜層35的厚度非常小或者鍍層31b和32b的厚度非常大的情況下，使得tp/tf大于10000，芯片的總厚度可能增大并且超過待嵌入到板中的多層陶瓷電容器(MLCC)芯片所需的厚度，或者可能使陶瓷本體的厚度相對較薄，從而降低陶瓷本體的強度。
[0072]具有形成在導電薄膜層35上的鍍層31b和32b的外電極31和32的帶狀表面的寬度BW中的每一者可以為陶瓷本體10的長度的25%或者更大。在帶狀表面BW的寬度為陶瓷本體10的長度的25%的情況下，在用于將外電極連接至外部電線的通路孔的加工過程中，產(chǎn)生缺陷的可能性會增大。
[0073]包括外電極31和32的多層陶瓷電容器100的總厚度tm可以為300 μ m或者更小，并且多層陶瓷電容器100制造為具有300 μ m或者更小的厚度，以適合待嵌入到板中的多層陶瓷電容器。
[0074]在這種情況下，陶瓷本體10的厚度ts可以為包括外電極31和32的多層陶瓷電容器的總厚度tm的60%或者更大。在陶瓷本體10的厚度ts小于多層陶瓷電容器的總厚度tm的60%的情況下，芯片的強度變弱，因此可能產(chǎn)生例如損壞等缺陷。
[0075]多層陶瓷電子元件的制造方法
[0076]在根據(jù)本發(fā)明的示例性實施方式的待嵌入到板中的多層陶瓷電子元件的制造方法中，可以首先通過將包含鈦酸鋇(BaTi03)粉末等的漿料涂敷到載體膜上并且干燥該載體膜以制備多個陶瓷基片，從而形成電介質層。
[0077]可以通過混合陶瓷粉末、粘合劑和溶劑以制備漿料，并且可以通過刮刀法使該漿料形成具有幾微米厚度的陶瓷基片。
[0078]接下來，可以制備包含導電金屬粉末的導電膏。導電金屬粉末可以為鎳(Ni)、銅(Cu)、鈀(Pd)、銀(Ag)、鉛(Pb)、鉬(Pt)或類似物、或者它們的合金，并且可以具有0.Ιμπι至0.2μπι的平均粒徑，以使得能夠制備包括重量比為40%至50%的導電金屬粉末的用于內電極的導電膏。
[0079]可以通過絲網(wǎng)印刷法將用于內電極的導電膏涂敷至基片，從而形成內電極圖案。印刷導電膏的方法可以為絲網(wǎng)印刷法、凹版印刷法等，但是本發(fā)明不限于此。其上印刷有內電極圖案的陶瓷片可以以200至300層進行堆疊、壓制、并且然后燒結，從而制造陶瓷本體。
[0080]接下來，外電極可以形成為與暴露于陶瓷本體的沿長度方向的兩個端表面的內電極相接觸，并且電連接至該內電極。
[0081]圖4Α至圖4C是顯示形成根據(jù)本發(fā)明的示例性實施方式的待嵌入到板中的多層陶瓷電子元件的外電極的過程的剖視圖。
[0082]參考圖4Α，第一基電極31a和第二基電極32a可以形成在陶瓷本體10的沿長度方向L的兩個端表面上。
[0083]形成第一基電極31a和第二基電極32a的方法并不特定地限制，例如可以利用浸潰法等涂敷包含導電金屬的導電膏，并且然后對其進行燒制，以形成第一基電極31a和第二基電極32a。第一基電極31a和第二基電極32a可以由與第一內電極21和第二內電極22相同的導電金屬形成，但是不限于此，并且第一基電極31a和第二基電極32a例如可以由銅(Cu)、銀(Ag)、鎳(Ni)或類似物，或者它們的合金形成。
[0084]當通過浸潰法形成第一基電極31a或第二基電極32a時，可以以最小量浸潰陶瓷本體10的沿長度方向L的一個端表面的末端部(與暴露內電極的表面對應)。因此，第一基電極31a和第二基電極32a可以形成在陶瓷本體10的沿長度方向L的兩個端表面上，并且延伸以覆蓋連接至陶瓷本體的沿厚度方向T的兩個表面的角部。
[0085]參考圖4B，導電薄膜層35可以形成在陶瓷本體10的沿厚度方向T的兩個表面上。
[0086]為了形成具有薄膜形狀的導電薄膜層35，可以通過濺射法、印刷法、無電鍍法等形成導電薄膜層35，但是本發(fā)明不限于此。
[0087]當通過濺射法形成導電薄膜層35時，首先在陶瓷本體10的沿厚度方向T的一個端表面上形成導電薄膜層35，然后可以在陶瓷本體的沿厚度方向T的另一端表面上形成導電薄膜層35。
[0088]導電薄膜層35可以在形成第一基電極31a和第二基電極32a之后形成，也可以首先形成導電薄膜層35，然后形成第一基電極31a和第二基電極32a，然而，形成導電薄膜層35的順序不限于此。
[0089]導電薄膜層35可以形成為在陶瓷本體10的沿厚度方向T的一個端表面的兩個端部以彼此分離，并且每個導電薄膜層35可以形成為連接至第一基電極31a和第二基電極32a。
[0090]導電薄膜層35以薄膜狀形成，并且具有0.lnm至5000nm的厚度。當導電薄膜層35以上述范圍薄薄地形成時，可以減小外電極的帶狀表面的厚度，并且陶瓷本體10的厚度可以以與帶狀表面減小的厚度相等的量增加，從而提高強度。在導電薄膜層35形成為具有小于0.lnm厚度的情況下，難以均勻地形成導電薄膜層，并且可能導致切割現(xiàn)象，而在導電薄膜層35形成為具有大于5000nm厚度的情況下，可能不必要地增加形成導電薄膜層所消耗的時間。
[0091 ] 導電薄膜層35可以由與內電極相同的導電金屬形成，但是不限于此，并且所述導電金屬例如可以包括銅(Cu)、鎳(Ni)、鈀(Pd)、鉬(Pt)、金(Au)、銀(Ag)、鐵(Fe)、鈦(Ti)、碳(C)或類似物、或者它們的合金。
[0092]參考圖4C，鍍層31b和32b可以形成在第一基電極31a和第二基電極32a以及導電薄膜層35上。
[0093]可以通過使用第一基電極31a和第二基電極32a以及導電薄膜層35作用電鍍種子層形成具有5 μ m至14 μ m厚度的鍍層31b和32b。
[0094]鍍層31b和32b可以由與內電極相同的導電金屬形成，但是本發(fā)明不限于此，并且鍍層31b和32b例如可以由銅(Cu)、銀(Ag)、鎳(Ni)或類似物、或者它們的合金形成。
[0095]當將導電薄膜層35的厚度定義為tf，并且將形成在導電薄膜層35上的鍍層31b和32b的厚度定義為tp時，可以滿足1.5 < tp/tf ( 10000。
[0096]在導電薄膜層35的厚度非常大或者鍍層31b和32b的厚度非常小的情況下，使得tp/tf小于1.5，鍍層的厚度不能滿足最小基本厚度5um，在導電薄膜層35的厚度非常小或者鍍層31b和32b的厚度非常大的情況下，使得tp/tf大于10000，芯片的總厚度可能增大并且超過待嵌入到板中的多層陶瓷電容器(MLCC)芯片所需的厚度，或者可能使陶瓷本體的厚度相對較薄，從而降低陶瓷本體的強度。
[0097]當導電薄膜層35形成并且鍍層31b和32b形成在導電薄膜層35上時，外電極31和32的具有預定或更大的長度的用于將通路孔連接至外電極的帶狀表面可以形成為平坦的，并且具有進一步減小的厚度。
[0098]此處將省略對與上述根據(jù)本發(fā)明的實施方式的多層陶瓷電子元件的特征相同的部分的描述。
[0099]具有多層陶瓷電子元件的印刷電路板
[0100]圖6是顯示根據(jù)本發(fā)明的示例性實施方式的具有待嵌入到板中的多層陶瓷電子元件的印刷電路板的剖視圖。
[0101]參考圖6，根據(jù)本發(fā)明的示例性實施方式的具有待嵌入到其中的多層陶瓷電子元件的印刷電路板200可以包括絕緣基體210，以及嵌入到該絕緣基體210中的多層陶瓷電子元件。
[0102]絕緣基體210可以具有在其內部包括絕緣層220的結構，并且如果需要，可以包括導電圖案230和導電通路孔240，導電圖案230和導電通路孔240構成具有如圖6所示的多種形式的層間電路。絕緣基體210可以為包括多層陶瓷電子元件的印刷電路板200。
[0103]待嵌入板中的多層陶瓷電子元件可以包括:陶瓷本體10，該陶瓷本體10包括電介質層11，并且具有沿長度方向L的兩個端表面、沿寬度方向W的兩個表面、以及沿厚度方向T的兩個表面；第一內電極21和第二內電極22,該第一內電極21和第二內電極22形成為交替地暴露于陶瓷本體10的沿長度方向L的兩個端表面，第一內電極21和第二內電極22之間設置有電介質層11 ;以及第一外電極31和第二外電極32，所述第一外電極31電連接至第一內電極21，所述第二外電極32電連接至第二內電極22，第一外電極和第二外電極形成在陶瓷本體10的沿長度方向L的兩個端表面上，其中，第一外電極41和第二外電極42可以包括:第一基電極31a和第二基電極32a，該第一基電極31a和第二基電極32a形成在陶瓷本體10的沿長度方向L的兩個端表面上；導電薄膜層35，該導電薄膜層35形成在陶瓷本體10的沿厚度方向T的兩個表面上；以及鍍層31b和32b，該鍍層31b和32b形成在第一基電極31a和第二基電極32a以及導電薄膜層35上。
[0104]當導電薄膜層35形成在陶瓷本體10的沿厚度方向T的端表面上時，導電薄膜層35用作電鍍種子層，以使具有預定或更大厚度的外電極31和32的帶狀表面BW可以形成在導電薄膜層35上，以成為平坦的并且通過電鍍而具有減小的厚度。因此，可以降低外電極和陶瓷本體之間的臺階，并且可以防止分層的發(fā)生。
[0105]形成導電薄膜層35的方法并不特定地限制，但可以通過濺射法等以形成薄膜狀的導電薄膜層35。薄膜狀的導電薄膜層35可以具有0.lnm至5000nm的厚度。由于導電薄膜層35在上述范圍內薄薄地形成，因此可以減小外電極的帶狀表面的厚度，并且陶瓷本體10的厚度可以以與帶狀表面減小的厚度相等的量增加，從而提高強度。在導電薄膜層35形成為具有小于0.lnm厚度的情況下，難以均勻地形成導電薄膜層，并且可能導致切割現(xiàn)象，而在導電薄膜層35形成為具有大于5000nm厚度的情況下，可能不必要地增加形成導電薄膜層所消耗的時間。
[0106]當將導電薄膜層35的厚度定義為tf，并且將形成在導電薄膜層35上的鍍層31b的厚度定義為tp時，可以滿足1.5 < tp/tf ( 10000。
[0107]在導電薄膜層35的厚度非常大或者鍍層31b和32b的厚度非常小的情況下，使得tp/tf小于1.5，并且鍍層的厚度不滿足最小基本厚度5um，在導電薄膜層35的厚度非常小或者鍍層31b和32b的厚度非常大的情況下，使得tp/tf大于10000，芯片的總厚度可能增大并且超過待嵌入到板中的多層陶瓷電容器(MLCC)芯片所需的厚度，或者可能使陶瓷本體的厚度相對較薄，從而降低陶瓷本體的強度。
[0108]具有形成在導電薄膜層35上的鍍層31b和32b的外電極31和32的帶狀表面的寬度BW中的每一者可以為陶瓷本體10的長度的25%或者更大。在帶狀表面BW的寬度小于陶瓷本體10的長度的25%的情況下，當加工用于連接外電極和導電圖案230的通路孔240時，產(chǎn)生缺陷的可能性會增大。
[0109]除了上述特征之外的特征與根據(jù)本發(fā)明的示例性實施方式的多層陶瓷電子元件的特征相同。因此將省略對其的描述。
[0110]如上所述，在根據(jù)本發(fā)明的示例性實施方式的多層陶瓷電子元件中，通過減小外電極的厚度，并且形成具有預定或更大的長度的用于通過通路孔將外電極連接至外部電線的外電極的帶狀表面，可以增加陶瓷本體的整個芯片的厚度，從而可以提高芯片強度并且防止例如破裂等損壞的發(fā)生。
[0111]此外，以與外電極的厚度相等的量產(chǎn)生的臺階可以降低，從而在將多層陶瓷電子元件嵌入到板中時，減小發(fā)生分層的可能性。
[0112]雖然以上已經(jīng)展示并描述了示例性實施方式，但是對本領域技術人員而言明顯的是，在不脫離本發(fā)明的由隨附權利要求限定的思想和范圍的情況下，可以做出多種修改和變型。
【權利要求】
1.一種多層陶瓷電子元件，該多層陶瓷電子元件待嵌入板中，包括: 陶瓷本體，該陶瓷本體包括電介質層，并且具有沿長度方向的兩個端表面、沿寬度方向的兩個表面、以及沿厚度方向的兩個表面； 第一內電極和第二內電極，該第一內電極和第二內電極形成為交替地暴露于所述陶瓷本體的沿長度方向的所述兩個端表面，所述第一內電極和第二內電極之間設置有電介質層；以及 第一外電極和第二外電極，所述第一外電極電連接至所述第一內電極，所述第二外電極電連接至所述第二內電極，所述第一外電極和第二外電極形成在所述陶瓷本體的沿長度方向的所述兩個端表面上， 其中，所述第一外電極和第二外電極包括第一基電極和第二基電極、導電薄膜層以及鍍層，所述第一基電極和第二基電極形成在所述陶瓷本體的沿長度方向的所述兩個端表面上，所述導電薄膜層形成在所述陶瓷本體的沿厚度方向的所述兩個表面上，所述鍍層形成在所述第一基電極和第二基電極以及所述導電薄膜層上。
2.根據(jù)權利要求1所述的多層陶瓷電子元件，其中，所述導電薄膜層的厚度為0.1nm至5000nm。
3.根據(jù)權利要求1所述的多層陶瓷電子元件，其中，當所述導電薄膜層的厚度定義為tf，并且形成在所述導電薄膜層上的所述鍍層的厚度定義為tp時，滿足1.5 ( tp/tf ( 10000。
4.根據(jù)權利要求1所述的多層陶瓷電子元件，其中，所述導電薄膜層包括從包括銅、鎳、鈀、鉬、金、銀、鐵、鈦和碳的組中選取的至少一者。
5.根據(jù)權利要求1所述的多層陶瓷電子元件，其中，所述導電薄膜層形成為在所述陶瓷本體的沿厚度方向的一個表面的兩個端部上彼此分離。
6.根據(jù)權利要求1所述的多層陶瓷電子元件，其中，所述導電薄膜層形成為連接至所述第一基電極和第二基電極。
7.根據(jù)權利要求1所述的多層陶瓷電子元件，其中，所述導電薄膜層形成為從所述陶瓷本體的厚度方向的所述兩個表面延伸至所述第一基電極和第二基電極。
8.根據(jù)權利要求1所述的多層陶瓷電子元件，其中，當形成在所述陶瓷本體的沿厚度方向的一個表面的所述導電薄膜層上的第一外電極和第二外電極的帶狀表面的寬度定義為BW時，每個BW為所述陶瓷本體的長度的25%或更多。
9.根據(jù)權利要求1所述的多層陶瓷電子元件，其中，所述陶瓷本體的厚度為包括所述外電極的所述多層陶瓷電子元件的總厚度的60%或更多。
10.根據(jù)權利要求1所述的多層陶瓷電子元件，其中，包括所述外電極的所述多層陶瓷電子元件的總厚度為300 μ m或更小。
11.一種多層陶瓷電子元件的制造方法，該多層陶瓷電子元件待嵌入板中，該制造方法包括: 制備多個陶瓷基片； 使用導電膏在每個所述陶瓷基片上形成內電極圖案； 通過堆疊其上形成有所述內電極圖案的所述陶瓷基片，以形成包括彼此相對的第一內電極和第二內電極的陶瓷本體； 壓制并燒結所述陶瓷本體；以及 形成第一外電極和第二外電極以與暴露于所述陶瓷本體的沿長度方向的兩個端表面的所述第一內電極和第二內電極相接觸，從而電連接至所述第一內電極和第二內電極， 其中，在形成所述第一外電極和第二外電極的過程中，在所述陶瓷本體的沿長度方向的所述兩個端表面上形成第一基電極和第二基電極，在所述陶瓷本體的沿厚度方向的兩個表面上形成導電薄膜層，并且在所述第一基電極和第二基電極以及所述導電薄膜層上形成鍍層。
12.根據(jù)權利要求11所述的制造方法，其中，所述導電薄膜層通過從包括濺射法、印刷法和無電鍍法的組中選取的至少一種方法來形成。
13.根據(jù)權利要求11所述的制造方法，其中，所述導電薄膜層的厚度為0.1nm至5000nm。
14.根據(jù)權利要求11所述的制造方法，其中，當所述導電薄膜層的厚度定義為tf，并且形成在所述導電薄膜層上的所述鍍層的厚度定義為tp時，滿足1.5 ( tp/tf ( 10000。
15.根據(jù)權利要求11所述的制造方法，其中，所述導電薄膜層包括從包括銅、鎳、鈀、鉬、金、銀、鐵、鈦和碳的組中選取的至少一者。
16.根據(jù)權利要求11所述的制造方法，其中，所述導電薄膜層形成為在所述陶瓷本體的沿厚度方向的一個表面的兩個端部上彼此分離。
17.根據(jù)權利要求11所述的制造方法，其中，所述導電薄膜層形成為連接至所述第一基電極和第~■基電極。
18.—種嵌入有多層陶瓷電子元件的印刷電路板，該印刷電路板包括: 絕緣基體；和 陶瓷本體，該陶瓷本體包括電介質層，并且具有沿長度方向的兩個端表面、沿寬度方向的兩個表面以及沿厚度方向的兩個表面；第一內電極和第二內電極，該第一內電極和第二內電極形成為交替地暴露于所述陶瓷本體的沿長度方向的所述兩個端表面，所述第一內電極和第二內電極之間設置有電介質層；以及第一外電極和第二外電極，所述第一外電極電連接至所述第一內電極，所述第二外電極電連接至所述第二內電極，所述第一外電極和第二外電極形成在所述陶瓷本體的沿長度方向的所述兩個端表面上， 其中，所述第一外電極和第二外電極包括第一基電極和第二基電極、導電薄膜層以及鍍層，所述第一基電極和第二基電極形成在所述陶瓷本體的沿長度方向的所述兩個端表面上，所述導電薄膜層形成在所述陶瓷本體的沿厚度方向的所述兩個表面上，所述鍍層形成在所述第一基電極和第二基電極以及所述導電薄膜層上。
19.根據(jù)權利要求18所述的印刷電路板，其中，所述導電薄膜層的厚度為0.1nm至5000nm。
20.根據(jù)權利要求18所述的印刷電路板，其中，當所述導電薄膜層的厚度定義為tf，并且形成在所述導電薄膜層上的所述鍍層的厚度定義為tp時，滿足1.5 ( tp/tf ( 10000。
【文檔編號】H01G4/30GK104465086SQ201410448838
【公開日】2015年3月25日 申請日期:2014年9月4日 優(yōu)先權日:2013年9月24日
【發(fā)明者】金憓成, 鄭喜貞 申請人:三星電機株式會社