專利名稱：一種帶雜質(zhì)分凝的復(fù)合源mos晶體管及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于CMOS超大集成電路(ULSI)中的場(chǎng)效應(yīng)晶體管邏輯器件與電路領(lǐng) 域，具體涉及一種結(jié)合雜質(zhì)分凝肖特基(Dopant-kgregated Schottky)和帶帶隧穿 (Band-to-BandTunneling)的復(fù)合源MOS晶體管及其制備方法。
背景技術(shù)：
隨著金屬-氧化物-硅場(chǎng)效應(yīng)晶體管(MOSFET)的特征尺寸進(jìn)入到納米尺度，器 件的短溝道效應(yīng)等負(fù)面影響也愈加嚴(yán)重。漏致勢(shì)壘降低(DIBL)等效應(yīng)使得器件關(guān)態(tài)漏 泄電流不斷增大，伴隨著器件閾值電壓降低，增大了集成電路的靜態(tài)功耗。不僅如此，傳 統(tǒng)MOSFET器件的亞閾值斜率由于受到KT/q的理論限制而無(wú)法隨著器件尺寸的縮小而同 步減小，亞閾值漏泄電流也在隨著閾值電壓的降低成指數(shù)關(guān)系升高。為了克服納米尺度下 MOSFET面臨的越來(lái)越多的挑戰(zhàn)，新型器件結(jié)構(gòu)和工藝制備方法已經(jīng)成為小尺寸器件下大家 關(guān)注的焦點(diǎn)。早在20世紀(jì)60年代末，由I^pselter和Sze就提出了肖特基勢(shì)壘MOS場(chǎng)效應(yīng)晶 體管(Schottky Barrier M0SFET)結(jié)構(gòu)。將源漏利用金屬或硅化物來(lái)代替?zhèn)鹘y(tǒng)的摻雜，利 用源端的載流子的直接隧穿勢(shì)壘來(lái)實(shí)現(xiàn)導(dǎo)通，肖特基勢(shì)壘MOSFET大大降低了器件的源漏 寄生電阻，實(shí)現(xiàn)了源漏超淺結(jié)，改善了晶體管的短溝性能，并且工藝制備過(guò)程簡(jiǎn)單。然而界 面勢(shì)壘釘扎、材料功函數(shù)等因素使得肖特基勢(shì)壘較高，驅(qū)動(dòng)電流小和關(guān)態(tài)電流大成了傳統(tǒng) 肖特基勢(shì)壘MOSFET器件的固有缺點(diǎn)。利用雜質(zhì)分凝技術(shù)能在金屬半導(dǎo)體表面形成一個(gè)高 摻雜的超淺結(jié)，是最有效最有發(fā)展前途的調(diào)節(jié)勢(shì)壘的辦法。這種方法最先由R. L. Thornton 在20世紀(jì)80年代初提出，利用雜質(zhì)在固體-固體界面上的分凝作用，使得界面處的勢(shì)壘能 帶彎曲程度加強(qiáng)，等效勢(shì)壘降低，大大提高了載流子隧穿幾率，提高了開(kāi)態(tài)電流，同時(shí)使得 泄漏路徑上的勢(shì)壘高度變大，降低了漏電流。而針對(duì)MOSFET亞閾值斜率存在60mv/deC的理論極限的問(wèn)題，近些年來(lái)研究者們 提出了一種可能的解決方案，就是采用隧穿場(chǎng)效應(yīng)晶體管(TFET)。TFET利用柵極控制反向 偏置的P-I-N結(jié)的帶帶隧穿實(shí)現(xiàn)導(dǎo)通，且漏電流非常小。TFET具有低漏電流、低亞閾值斜 率、低工作電壓和低功耗等諸多優(yōu)異特性，但由于受源結(jié)隧穿幾率和隧穿面積的限制，TFET 面臨著低開(kāi)態(tài)電流的問(wèn)題。專利(CN 101719517A)提出了一種肖特基隧穿晶體管，它利用 肖特基結(jié)在源漏的使用解決了 TFET器件的源漏自對(duì)準(zhǔn)問(wèn)題，但它仍然面臨開(kāi)態(tài)電流小的 難題。如何在保證器件具有較低亞閾值斜率和泄漏電流的基礎(chǔ)上又能提高器件的開(kāi)態(tài)電 流，成了目前研究者們研究的熱點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的目的在于一種結(jié)合雜質(zhì)分凝肖特基結(jié)和帶帶隧穿機(jī)制的復(fù)合源MOS晶 體管及其制備方法。在與現(xiàn)有的CMOS工藝相兼容和與MOSFET有相同的有源區(qū)面積的條件 下，該結(jié)構(gòu)能在保證器件具有較低亞閾值斜率和泄漏電流的基礎(chǔ)上又能顯著地提升器件的導(dǎo)通電流，且具有較小的寄生電阻，適合于低功耗應(yīng)用。本發(fā)明的技術(shù)方案如下—種帶雜質(zhì)分凝的復(fù)合源MOS晶體管，其特征在于，包括一個(gè)控制柵電極層、一個(gè) 柵介質(zhì)層、一個(gè)半導(dǎo)體襯底、一個(gè)高摻雜源區(qū)和一個(gè)高摻雜漏區(qū)，在高摻雜源區(qū)遠(yuǎn)離溝道方 向的一側(cè)連接一個(gè)帶雜質(zhì)分凝的肖特基源區(qū)，控制柵的一端向高摻雜源區(qū)延展成T型，延 展出來(lái)的柵區(qū)為延展柵，原控制柵區(qū)為主柵，在延展柵覆蓋下的有源區(qū)同樣是溝道區(qū)，材料 為襯底材料，所述高摻雜源區(qū)由半導(dǎo)體高摻雜形成，位于延展柵的沿有源區(qū)寬度方向的兩 側(cè)，所述帶雜質(zhì)分凝的肖特基源區(qū)由注入了雜質(zhì)的金屬硅化物形成，帶雜質(zhì)分凝的肖特基 源區(qū)和延展柵下的界面處形成一個(gè)高摻雜的超淺結(jié)。所述高摻雜漏區(qū)由半導(dǎo)體高摻雜形 成，且摻雜類型與高摻雜源區(qū)相反，位于控制柵未延展的一側(cè)。所述延展柵的寬度必須小于源區(qū)有源區(qū)的注入寬度，以保證源區(qū)半包圍延展柵， 保證大的隧穿面積。且延展柵的寬度也可以適當(dāng)減小，使得延展柵極兩側(cè)源結(jié)的內(nèi)建勢(shì)可 以耗盡延展柵以下的溝道區(qū)，這樣可以減小器件靜態(tài)漏泄電流(根據(jù)溝道以及源區(qū)摻雜濃 度的不同，這個(gè)值取l_2um之間)。所述延展柵的長(zhǎng)度占有源區(qū)長(zhǎng)度的1/10-5/10，具體長(zhǎng)度視需要電流的提升量而 定，但不超過(guò)源端有源區(qū)的邊緣。主柵與高摻雜漏區(qū)之間可以留有0. 5-2um的余量，以抑制該結(jié)構(gòu)的雙極導(dǎo)通特 性，使得主柵區(qū)失去控制力，以得到更好的亞閾值斜率。所述的帶雜質(zhì)分凝的肖特基源區(qū)采取Post-SiliCide技術(shù)，即先形成硅化物然后 向硅化物中注入雜質(zhì)，對(duì)于η型器件，注入雜質(zhì)為磷，對(duì)于ρ型器件，注入雜質(zhì)為硼，注入劑 量在5el4-5el5之間。上述結(jié)合雜質(zhì)分凝肖特基結(jié)和帶帶隧穿的復(fù)合源MOS晶體管的制備方法，包括以 下步驟(1)在半導(dǎo)體襯底上通過(guò)淺槽隔離定義有源區(qū)；(2)生長(zhǎng)柵介質(zhì)層；(3)淀積柵電極層，接著光刻和刻蝕柵電極層形成主柵和延展柵圖形；(4)光刻源摻雜區(qū)，以光刻膠及柵為掩膜，離子注入形成高摻雜源區(qū)，然后去膠；(5)光刻漏摻雜區(qū)，以光刻膠及柵為掩膜，離子注入形成高摻雜漏區(qū)，然后去膠，快 速高溫?zé)嵬嘶鸺せ顡诫s雜質(zhì)；(6)光刻源金屬區(qū)，濺射一層金屬，經(jīng)過(guò)低溫退火形成金屬與半導(dǎo)體的化合物，接 著去除未反應(yīng)的金屬，形成肖特基源區(qū)，再帶膠離子注入雜質(zhì)，經(jīng)過(guò)低溫長(zhǎng)時(shí)間退火工藝 (退火溫度由雜質(zhì)激活溫度確定)后形成帶雜質(zhì)分凝的肖特基源區(qū)；(7)最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開(kāi)接觸孔以及金屬化等，即可 制得所述的MOS晶體管。上述的制備方法中，所述步驟(1)中的半導(dǎo)體襯底材料選自Si、Ge、SiGe、GaAS或 其他II-VI，III-V和IV-IV族的二元或三元化合物半導(dǎo)體、絕緣體上的硅(SOI)或絕緣體 上的鍺(GOD。上述的制備方法中，所述步驟O)中的柵介質(zhì)層材料選自二氧化硅、二氧化鉿、氮 化鉿等。
上述的制備方法中，所述步驟O)中的生長(zhǎng)柵介質(zhì)層的方法選自下列方法之一 常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積和物理氣相淀積。上述的制備方法中，所述步驟(3)中的柵電極層材料選自摻雜多晶硅、金屬鈷，鎳 以及其他金屬或金屬硅化物。上述的制備方法中，所述步驟(6)中的金屬材料選自Pt、Er、Co、Ni以及其他可與 襯底半導(dǎo)體材料通過(guò)退火形成化合物的金屬。本發(fā)明的優(yōu)點(diǎn)和積極效果一、該結(jié)構(gòu)利用T型柵極能更有效地控制溝道表面電勢(shì)，使得溝道表面能帶導(dǎo)帶 降低或者價(jià)帶上升來(lái)增強(qiáng)源結(jié)電場(chǎng)強(qiáng)度，促使帶帶隧穿發(fā)生并產(chǎn)生導(dǎo)通電流，突破了傳統(tǒng) MOSFET亞閾值斜率的極限。二、該結(jié)構(gòu)充分利用了延展柵的三條邊，三邊分別利用帶帶隧穿和雜質(zhì)分凝肖特 基結(jié)隧穿機(jī)制實(shí)現(xiàn)導(dǎo)通；通過(guò)對(duì)延展柵邊長(zhǎng)度的調(diào)控，實(shí)現(xiàn)了大的隧穿面積，提高了器件導(dǎo) 通電流，同時(shí)改善器件亞閾值斜率。三、肖特基源區(qū)的引入降低了器件的寄生電阻，且通過(guò)雜質(zhì)分凝的引入大大降低 了導(dǎo)通界面處的勢(shì)壘，進(jìn)一步提高了器件的導(dǎo)通電流，對(duì)肖特基結(jié)的特性有明顯改善。四、制作該結(jié)構(gòu)器件的工藝方法與傳統(tǒng)的MOSFET制備工藝保持完全兼容。簡(jiǎn)而言之，該結(jié)構(gòu)器件采用復(fù)合源結(jié)構(gòu)，結(jié)合了帶雜質(zhì)分凝的肖特基結(jié)和帶帶隧 穿，提高了器件性能且制備方法簡(jiǎn)單。與現(xiàn)有的MOSFET相比，在同樣的工藝條件，同樣的有 源區(qū)尺寸下可以得到更高的導(dǎo)通電流、更低的泄漏電流以及更陡直的亞閾值斜率，有望在 低功耗領(lǐng)域得到采用，有較高的實(shí)用價(jià)值。


圖1是半導(dǎo)體襯底上生長(zhǎng)柵介質(zhì)層并淀積柵電極的工藝步驟示意圖；圖加是光刻并刻蝕后形成的柵電極的器件沿圖2b虛線方向的剖面圖，圖2b是相 應(yīng)的器件俯視圖；圖3a是光刻源摻雜區(qū)并離子注入形成高摻雜源區(qū)后的器件沿圖北虛線方向的剖 面圖，圖北是相應(yīng)的器件俯視圖；圖如是光刻漏摻雜區(qū)并離子注入形成高摻雜漏區(qū)后的器件沿圖4b虛線方向的剖 面圖，圖4b是相應(yīng)的器件俯視圖；圖fe是光刻肖特基源區(qū)并濺射金屬退火形成硅化物后的器件沿圖恥虛線方向的 剖面圖，圖恥是相應(yīng)的器件俯視圖；圖6a是在之前形成的肖特基源區(qū)內(nèi)帶膠離子注入并低溫長(zhǎng)時(shí)間退火后形成的器 件沿圖6b虛線方向的剖面圖，圖6b是相應(yīng)的器件俯視圖；圖7是本發(fā)明的復(fù)合源MOS晶體管的器件俯視圖；圖是本發(fā)明晶體管沿圖6中AA’方向的剖面圖；圖8b是本發(fā)明晶體管沿圖6中BB’方向的剖面圖；圖中1——半導(dǎo)體襯底2——柵介質(zhì)層3——柵電極層(其中，3a——主柵，北——延展柵)
4——光刻膠5——高摻雜源區(qū)6——高摻雜漏區(qū)7——肖特基源區(qū)8——在界面處分凝出的雜質(zhì)
具體實(shí)施例方式下面通過(guò)實(shí)例對(duì)本發(fā)明做進(jìn)一步說(shuō)明。需要注意的是，公布實(shí)施例的目的在于幫 助進(jìn)一步理解本發(fā)明，但是本領(lǐng)域的技術(shù)人員可以理解在不脫離本發(fā)明及所附權(quán)利要求 的精神和范圍內(nèi)，各種替換和修改都是可能的。因此，本發(fā)明不應(yīng)局限于實(shí)施例所公開(kāi)的內(nèi) 容，本發(fā)明要求保護(hù)的范圍以權(quán)利要求書(shū)界定的范圍為準(zhǔn)。本發(fā)明制備方法的一具體實(shí)例包括圖1至圖6所示的工藝步驟1、在晶向?yàn)?100)的體硅硅片硅襯底1上采用淺槽隔離技術(shù)制作有源區(qū)隔離層， 襯底摻雜濃度為輕摻雜；然后熱生長(zhǎng)一層?xùn)沤橘|(zhì)層2，柵介質(zhì)層為SiO2,厚度為l-5nm ；淀積 柵電極層3，柵電極層為摻雜多晶硅層，厚度為150-300nm，如圖1所示。2、光刻出柵圖形，包括主柵3a和延展柵北，刻蝕柵電極層3直到柵介質(zhì)層2，其中 延展柵的寬度為l_2um，如圖2a、2b所示，然后去膠。3、光刻出源摻雜區(qū)圖形，主柵左側(cè)邊距源摻雜區(qū)右側(cè)邊的距離為Ο-lum，以光刻膠 4為掩膜進(jìn)行源離子注入，形成高摻雜源區(qū)5，離子注入的能量為40keV，注入雜質(zhì)為BF2+,如 圖3a、!3b所示，然后去膠。4、光刻出漏摻雜區(qū)圖形，以光刻膠為掩膜進(jìn)行漏離子注入，形成高摻雜漏區(qū)6，離 子注入的能量為50keV，注入雜質(zhì)為As+，如圖4a、4b所示；進(jìn)行一次快速高溫退火，激活源 漏摻雜的雜質(zhì)，然后去膠。5、光刻出源金屬區(qū)圖形，以光刻膠為掩膜(也可以先生長(zhǎng)一層鈍化層再進(jìn)行光刻 并刻蝕出金屬區(qū)圖形區(qū)域)濺射一層金屬層Ni，經(jīng)低溫?zé)嵬嘶穑c硅形成金屬硅化物作為 器件的肖特基源區(qū)7，如圖5ajb所示。6、以上步的光刻膠為掩膜進(jìn)行雜質(zhì)離子注入，離子注入的能量為33keV，注入雜質(zhì) 為P+ ；進(jìn)行一次低溫長(zhǎng)時(shí)間退火，使得注入的雜質(zhì)分凝在界面處，如圖6a、6b所示，然后去膠。最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開(kāi)接觸孔以及金屬化等，即可制 得所述的帶雜質(zhì)分凝的復(fù)合源MOS晶體管如圖7、圖8所示。雖然本發(fā)明已以較佳實(shí)施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng) 域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi) 容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此， 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單 修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種復(fù)合源MOS晶體管，其特征在于，包括一個(gè)控制柵電極層、一個(gè)柵介質(zhì)層、一個(gè) 半導(dǎo)體襯底、一個(gè)高摻雜源區(qū)和一個(gè)高摻雜漏區(qū)，控制柵的一端向高摻雜源區(qū)延展成T型， 延展出來(lái)的柵區(qū)為延展柵，原控制柵區(qū)為主柵，在延展柵覆蓋下的有源區(qū)同樣是溝道區(qū)，材 料為襯底材料，所述高摻雜源區(qū)由半導(dǎo)體高摻雜形成，位于延展柵的沿有源區(qū)寬度方向的 兩側(cè)，在高摻雜源區(qū)遠(yuǎn)離溝道方向的一側(cè)連接一個(gè)肖特基源區(qū)，所述肖特基源區(qū)在與高摻 雜源區(qū)的界面處分凝出雜質(zhì)，所述肖特基源區(qū)和延展柵下的界面處形成一個(gè)高摻雜的超淺 結(jié)，所述高摻雜漏區(qū)由半導(dǎo)體高摻雜形成，且摻雜類型與高摻雜源區(qū)相反，位于控制柵未延 展的一側(cè)。
2.如權(quán)利要求1所述的復(fù)合源MOS晶體管，其特征在于，所述延展柵的寬度l-2um，延 展柵的長(zhǎng)度占有源區(qū)長(zhǎng)度的1/10-5/10。
3.如權(quán)利要求1所述的復(fù)合源MOS晶體管，其特征在于，所述帶雜質(zhì)分凝的肖特基源區(qū) 由注入了雜質(zhì)的金屬硅化物形成。
4.如權(quán)利要求1所述的復(fù)合源MOS晶體管，其特征在于，主柵與高摻雜漏區(qū)之間留有 0. 5-2um的余量。
5.如權(quán)利要求3所述的復(fù)合源MOS晶體管，其特征在于，所述帶雜質(zhì)分凝的肖特基源區(qū) 采取Post-Silicide技術(shù)，先形成硅化物然后向硅化物中注入雜質(zhì)，對(duì)于η型器件，注入雜 質(zhì)為磷，對(duì)于P型器件，注入雜質(zhì)為硼，注入劑量在kl4-5el5之間。
6.一種復(fù)合源MOS晶體管的制備方法，包括以下步驟(1)在半導(dǎo)體襯底上通過(guò)淺槽隔離定義有源區(qū)；(2)生長(zhǎng)柵介質(zhì)層；(3)淀積柵電極層，接著光刻和刻蝕柵電極層形成主柵和延展柵圖形；(4)光刻源摻雜區(qū)，以光刻膠及柵為掩膜，離子注入形成高摻雜源區(qū)，然后去膠；(5)光刻漏摻雜區(qū)，以光刻膠及柵為掩膜，離子注入形成高摻雜漏區(qū)，然后去膠，快速高 溫?zé)嵬嘶鸺せ顡诫s雜質(zhì)；(6)光刻源金屬區(qū)，濺射一層金屬，經(jīng)過(guò)低溫退火形成金屬與半導(dǎo)體的化合物，接著去 除未反應(yīng)的金屬，形成肖特基源區(qū)，再帶膠離子注入雜質(zhì)，經(jīng)過(guò)低溫長(zhǎng)時(shí)間退火工藝后形成 帶雜質(zhì)分凝的肖特基源區(qū)；(7)最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開(kāi)接觸孔以及金屬化等，即可制得 權(quán)利要求1所述的MOS晶體管。
7.如權(quán)利要求6所述的制備方法，其特征在于，所述步驟(1)中的半導(dǎo)體襯底材料選自 Si, Ge, SiGe, GaAs或其他II_VI，III-V和IV-IV族的二元或三元化合物半導(dǎo)體、絕緣體上 的硅或絕緣體上的鍺。
8.如權(quán)利要求6所述的制備方法，其特征在于，所述步驟(2)中的柵介質(zhì)層材料選自二 氧化硅、二氧化鉿、氮化鉿等，生長(zhǎng)柵介質(zhì)層的方法選自下列方法之一常規(guī)熱氧化、摻氮熱 氧化、化學(xué)氣相淀積和物理氣相淀積。
9.如權(quán)利要求6所述的制備方法，其特征在于，所述步驟(3)中的柵電極層材料選自摻 雜多晶硅、金屬鈷，鎳以及其他金屬或金屬硅化物。
10.如權(quán)利要求6所述的制備方法，其特征在于，所述步驟(6)中的金屬材料選自Pt、 Er、Co、Ni以及其他可與襯底半導(dǎo)體材料通過(guò)退火形成化合物的金屬。
全文摘要
本發(fā)明提供了一種結(jié)合雜質(zhì)分凝肖特基和帶帶隧穿的復(fù)合源MOS晶體管及其制備方法，該復(fù)合源MOS晶體管包括一個(gè)控制柵電極層、一個(gè)柵介質(zhì)層、一個(gè)半導(dǎo)體襯底、一個(gè)高摻雜源區(qū)和一個(gè)高摻雜漏區(qū)，控制柵的一端向高摻雜源區(qū)延展成T型，延展出來(lái)的柵區(qū)為延展柵，原控制柵區(qū)為主柵，高摻雜源區(qū)由半導(dǎo)體高摻雜形成，位于延展柵的沿有源區(qū)寬度方向的兩側(cè)，在高摻雜源區(qū)遠(yuǎn)離溝道方向的一側(cè)連接一個(gè)帶雜質(zhì)分凝的肖特基源區(qū)。本發(fā)明與現(xiàn)有的MOSFET相比，在同樣的工藝條件，同樣的有源區(qū)尺寸下可以得到更高的導(dǎo)通電流、更低的泄漏電流以及更陡直的亞閾值斜率。
文檔編號(hào)H01L29/08GK102117834SQ20111002148
公開(kāi)日2011年7月6日 申請(qǐng)日期2011年1月19日 優(yōu)先權(quán)日2011年1月19日
發(fā)明者王陽(yáng)元, 詹瞻, 黃如, 黃芊芊 申請(qǐng)人:北京大學(xué)