本技術(shù)涉及半導(dǎo)體器件，具體涉及一種寬禁帶半導(dǎo)體溝槽mosfet器件結(jié)構(gòu)。

背景技術(shù)：

1、寬禁帶半導(dǎo)體溝槽mosfet器件在實(shí)際工藝制作和應(yīng)用中仍然存在以下幾個(gè)問題：(1)材料漂移區(qū)的高電場導(dǎo)致柵介質(zhì)層上的電場很高，這個(gè)問題在槽角處加劇，從而在高漏極電壓下造成柵介質(zhì)層迅速擊穿，對(duì)于惡劣環(huán)境的靜電效應(yīng)以及電路中的高壓尖峰耐受能力差；(2)傳統(tǒng)器件在比導(dǎo)通電阻和擊穿時(shí)柵氧電場強(qiáng)度之間的折中關(guān)系較差。

技術(shù)實(shí)現(xiàn)思路

1、基于上述表述，本實(shí)用新型提供了一種寬禁帶半導(dǎo)體溝槽mosfet器件結(jié)構(gòu)，該結(jié)構(gòu)不僅可以提高器件的柵氧可靠性，而且可以改善器件在比導(dǎo)通電阻和擊穿時(shí)的柵氧電場強(qiáng)度之間的折中關(guān)系。

2、本實(shí)用新型解決上述技術(shù)問題的技術(shù)方案如下：本實(shí)用新型提供了一種寬禁帶半導(dǎo)體溝槽mosfet器件結(jié)構(gòu)，至少包括襯底、外延生長在襯底上的外延層、

3、制作在外延層中的柵電極、制作在柵電極之間的源極p+區(qū)；所述外延層包括依次層疊制作在襯底上的外延層一和外延層二，所述外延層一和外延層二之間制作有p+埋層，所述柵電極的正下方制作有p+掩蔽層且所述p+掩蔽層位于外延層二中，所述p+埋層中制作有n+電流通道且所述n+電流通道位于p+掩蔽層的正下方，所述p+掩蔽層通過p+接地柱與所述p+埋層電連接；

4、所述源極p+區(qū)包括第一源極p+區(qū)和第二源極p+區(qū)，所述第一源極p+區(qū)和第二源極p+區(qū)均與p+埋層電連接，所述第一源極p+區(qū)和第二源極p+區(qū)中的一個(gè)和/或所述p+接地柱穿過p+埋層延伸至外延層一中。

5、作為一種優(yōu)選的實(shí)施方式，所述外延層上依次制作有p阱區(qū)、源極n+區(qū)和源電極，所述柵電極貫穿源極n+區(qū)、p阱區(qū)和部分外延層二，所述柵電極之間制作有源極溝槽，所述源極溝槽內(nèi)填充有源極多晶硅，所述源極p+區(qū)位于源極溝槽兩側(cè)，所述源極多晶硅、源極p+區(qū)通過源極溝槽頂部的源極歐姆接觸區(qū)與源電極電連接。

6、作為一種優(yōu)選的實(shí)施方式，所述源極溝槽為多級(jí)溝槽結(jié)構(gòu)。

7、作為一種優(yōu)選的實(shí)施方式，所述襯底與外延層相對(duì)的一面制作有漏電極。

8、作為一種優(yōu)選的實(shí)施方式，所述第一源極p+區(qū)和所述第二源極p+區(qū)為長條狀或方塊狀。

9、作為一種優(yōu)選的實(shí)施方式，所述p+接地柱與延伸至外延層一中的源極p+區(qū)交錯(cuò)或平行布設(shè)。

10、作為一種優(yōu)選的實(shí)施方式，所述襯底為n+型襯底，所述外延層為n-外延層。

11、本申請(qǐng)通過構(gòu)造源極溝槽、源極p+區(qū)、p+埋層、p+掩蔽層、p+接地柱形成深掩蔽結(jié)構(gòu)，可以降低柵氧電場強(qiáng)度，提高器件的柵氧可靠性；通過在源極形成歐姆接觸，將源極n+區(qū)、源極多晶硅、源極p+區(qū)、p+埋層、p+接地柱、p+掩蔽層短接在一起；通過構(gòu)造n+電流通道形成導(dǎo)通區(qū)域；第一源極p+區(qū)和第二源極p+區(qū)中的一個(gè)和/或所述p+接地柱穿過p+埋層延伸至外延層一中，使得柵極底部電場強(qiáng)度對(duì)于n+電流通道的濃度和厚度不再敏感，可以通過增加n+電流通道的濃度來改善器件的導(dǎo)通特性，并且可以改善器件在比導(dǎo)通電阻和柵氧電場強(qiáng)度之間的折中關(guān)系。

技術(shù)特征：

1.一種寬禁帶半導(dǎo)體溝槽mosfet器件結(jié)構(gòu)，其特征在于，至少包括襯底(1)、外延生長在襯底(1)上的外延層(2)、制作在外延層(2)中的柵電極(4)、制作在柵電極(4)之間的源極p+區(qū)(3)；

2.根據(jù)權(quán)利要求1所述的寬禁帶半導(dǎo)體溝槽mosfet器件結(jié)構(gòu)，其特征在于，所述外延層(2)上依次制作有p阱區(qū)(9)、源極n+區(qū)(10)和源電極(11)，所述柵電極(4)貫穿源極n+區(qū)(10)、p阱區(qū)(9)和部分外延層二(22)，所述柵電極(4)之間制作有源極溝槽(12)，所述源極溝槽(12)內(nèi)填充有源極多晶硅，所述源極p+區(qū)(3)位于源極溝槽(12)兩側(cè)，所述源極多晶硅、源極p+區(qū)(3)通過源極溝槽(12)頂部的源極歐姆接觸區(qū)(13)與源電極(11)電連接。

3.根據(jù)權(quán)利要求2所述的寬禁帶半導(dǎo)體溝槽mosfet器件結(jié)構(gòu)，其特征在于，所述源極溝槽(12)為多級(jí)溝槽結(jié)構(gòu)。

4.根據(jù)權(quán)利要求1～3任一項(xiàng)所述的寬禁帶半導(dǎo)體溝槽mosfet器件結(jié)構(gòu)，其特征在于，所述襯底(1)與外延層(2)相對(duì)的一面制作有漏電極(14)。

5.根據(jù)權(quán)利要求1～3任一項(xiàng)所述的寬禁帶半導(dǎo)體溝槽mosfet器件結(jié)構(gòu)，其特征在于，所述第一源極p+區(qū)(31)和所述第二源極p+區(qū)(32)為長條狀或方塊狀。

6.根據(jù)權(quán)利要求1～3任一項(xiàng)所述的寬禁帶半導(dǎo)體溝槽mosfet器件結(jié)構(gòu)，其特征在于，所述p+接地柱(8)與延伸至外延層一(21)中的源極p+區(qū)交錯(cuò)或平行布設(shè)。

7.根據(jù)權(quán)利要求1～3任一項(xiàng)所述的寬禁帶半導(dǎo)體溝槽mosfet器件結(jié)構(gòu)，其特征在于，所述襯底(1)為n+型襯底，所述外延層(2)為n-外延層。

技術(shù)總結(jié)
本技術(shù)涉及一種寬禁帶半導(dǎo)體溝槽MOSFET器件結(jié)構(gòu)，至少包括襯底、外延生長在襯底上的外延層、制作在外延層中的柵電極、制作在柵電極之間的源極P+區(qū)；外延層包括依次層疊制作在襯底上的外延層一和外延層二，外延層一和外延層二之間制作有P+埋層，柵電極的正下方制作有P+掩蔽層且其位于外延層二中，P+埋層中制作有N+電流通道，P+掩蔽層通過P+接地柱與P+埋層電連接；源極P+區(qū)包括第一源極P+區(qū)和第二源極P+區(qū)，第一源極P+區(qū)和第二源極P+區(qū)均與P+埋層電連接，第一源極P+區(qū)和第二源極P+區(qū)中的一個(gè)和/或P+接地柱穿過P+埋層延伸至外延層一中。該結(jié)構(gòu)不僅可以提高器件的柵氧可靠性，而且可以改善器件在比導(dǎo)通電阻和擊穿時(shí)的柵氧電場強(qiáng)度之間的折中關(guān)系。

技術(shù)研發(fā)人員：成志杰,袁俊,郭飛,王寬,陳偉,吳陽陽
受保護(hù)的技術(shù)使用者：湖北九峰山實(shí)驗(yàn)室
技術(shù)研發(fā)日：20231016
技術(shù)公布日：2024/7/4