本申請的實施例涉及半導體器件及其形成方法。

背景技術(shù)：

1、半導體集成電路(ic)工業(yè)經(jīng)歷了指數(shù)級增長。ic材料和設(shè)計中的技術(shù)進步已經(jīng)產(chǎn)生了多代ic，其中每一代都具有比上一代更小且更復雜的電路。在ic發(fā)展的過程中，功能密度(即，每芯片區(qū)的互連器件的數(shù)量)普遍增大，而幾何尺寸(即，可以使用制造工藝創(chuàng)建的最小組件(或線))已經(jīng)減小。這種縮小工藝通常通過提高生產(chǎn)效率和降低相關(guān)成本來提供益處。這樣的縮小也增加了處理和制造ic的復雜性。

技術(shù)實現(xiàn)思路

1、本申請的一些實施例提供了一種半導體器件，包括：襯底；半導體溝道堆疊件，位于所述襯底上；柵極結(jié)構(gòu)，包裹所述半導體溝道；源極/漏極區(qū)域，鄰接所述半導體溝道；以及混合結(jié)構(gòu)，位于所述源極/漏極區(qū)域和所述襯底之間，所述混合結(jié)構(gòu)包括：第一半導體層，位于所述源極/漏極區(qū)域下方；以及隔離區(qū)域，從所述第一半導體層的上表面垂直延伸至所述第一半導體層的底面之上的層級。

2、本申請的另一些實施例提供了一種半導體器件，包括：襯底；第一晶體管，包括：第一納米結(jié)構(gòu)堆疊件，位于所述襯底上；第一源極/漏極，所述第一源極/漏極鄰近所述第一納米結(jié)構(gòu)堆疊件，所述第一源極/漏極包括p型半導體；以及第一混合結(jié)構(gòu)，位于所述第一源極/漏極和所述襯底之間，所述第一混合結(jié)構(gòu)包括：第一半導體部件，所述第一源極/漏極與所述第一半導體部件直接接觸；以及第一隔離區(qū)域，位于所述第一半導體部件和所述襯底之間；以及第二晶體管，包括：第二納米結(jié)構(gòu)堆疊件，位于所述襯底上；第二源極/漏極，所述第二源極/漏極鄰近所述第二納米結(jié)構(gòu)堆疊件，所述第二源極/漏極包括n型半導體；以及第二混合結(jié)構(gòu)，位于所述第二源極/漏極和所述襯底之間，所述第二混合結(jié)構(gòu)包括：第二半導體部件，所述第二源極/漏極位于所述第二半導體部件上；以及第二隔離區(qū)域，位于所述第二半導體部件和所述襯底之間。

3、本申請的又一些實施例提供了一種形成半導體器件的方法，包括：在襯底上方形成納米結(jié)構(gòu)堆疊件；在所述納米結(jié)構(gòu)堆疊件下方形成至第一層級的源極/漏極開口；通過將所述源極/漏極開口延伸至所述第一層級下方的第二層級來形成延伸的源極/漏極開口；在所述延伸的源極/漏極開口中形成第一材料層；在鄰近所述第一材料層的所述延伸的源極/漏極開口中形成半導體部件；形成隔離結(jié)構(gòu)包括在所述第一材料層中形成隔離開口；以及在所述半導體部件上和所述納米結(jié)構(gòu)堆疊件的相應側(cè)壁上形成源極/漏極區(qū)域。

技術(shù)特征：

1.一種半導體器件，包括：

2.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述隔離區(qū)域包括介電材料。

3.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述隔離區(qū)域包括空隙。

4.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述隔離區(qū)域包括介電材料，并且所述空隙是所述介電材料中的縫隙。

5.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述混合結(jié)構(gòu)還包括：

6.根據(jù)權(quán)利要求5所述的半導體器件，其中，所述隔離區(qū)域包括：

7.根據(jù)權(quán)利要求1所述的半導體器件，還包括：

8.一種半導體器件，包括：

9.根據(jù)權(quán)利要求8所述的半導體器件，其中，所述第一源極/漏極與所述第一隔離區(qū)域直接接觸。

10.一種形成半導體器件的方法，包括：

技術(shù)總結(jié)
器件包括：襯底；半導體溝道堆疊件，位于襯底上；柵極結(jié)構(gòu)，包裹半導體溝道；源極/漏極區(qū)域，鄰接半導體溝道；以及混合結(jié)構(gòu)，位于源極/漏極區(qū)域和襯底之間?；旌辖Y(jié)構(gòu)包括：第一半導體層，位于源極/漏極區(qū)域下方；以及隔離區(qū)域，從第一半導體層的上表面垂直延伸至第一半導體層的底面之上的層級。本申請的實施例還涉及半導體器件及其形成方法。

技術(shù)研發(fā)人員：張榮宏,陳仕承,余家濠,蔡佳澄,江國誠,王志豪
受保護的技術(shù)使用者：臺灣積體電路制造股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19