專利名稱：抗靜電電路的薄膜晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種抗靜電電路，特別涉及一種半導(dǎo)體器件的抗靜電電路的薄膜晶體管，它能防止由于靜電放電(ESD)引起的結(jié)漏電流。還涉及一種制造該晶體管的方法。
在IC處理過程中，既使有適當(dāng)?shù)胤雷o(hù)，也可能發(fā)生幾伏的靜電放電，并會嚴(yán)重?fù)p傷電路，導(dǎo)致器件即刻失效或?qū)ζ骷斐蓳p傷。所以。人們已對防止靜電放電(ESD)失效的方法作了大量研究。場效應(yīng)晶體管、雙極晶體管、有源晶體管的N+擴(kuò)展電阻和n+結(jié)區(qū)中的輸入和輸出焊盤的漏電流的增加，嚴(yán)重影響諸如動態(tài)隨機(jī)存取存儲器(DRAM)、靜電隨機(jī)存儲器(SRAM)等半導(dǎo)體器件的可靠性。
結(jié)漏電流是由于電場集中于結(jié)形成區(qū)、As離子(n+源/漏高濃度離子)注入期間產(chǎn)生的結(jié)失效、和在制造輕摻雜漏結(jié)構(gòu)(LDD)NMOS晶體管工藝過程中腐蝕引起的用作柵極側(cè)壁隔離熱的氧化膜損失造成的。
下面參照

圖1說明半導(dǎo)體器件的常規(guī)抗靜電電路。
圖1的常規(guī)抗靜電電路包括，分別耦連到電源電壓Vcc和地Vss的第一場效應(yīng)晶體管FT11和第二場效應(yīng)晶體管FT12，電阻Rs和有源晶體管AT11(或NMOS柵二極管)。
圖1B的常規(guī)抗靜電電路是由第一npn雙極晶體管BT11和第二npn晶體管BT12實現(xiàn)的，而不是利用第一場效應(yīng)晶體管FT11和第二場效應(yīng)晶體管FT12及圖1A的電路來實現(xiàn)。
同時，除圖1C的電路是利用基極接地Vss的第三npn雙極晶體管BT13而不是圖1B電路的第二雙極晶體管BT12實現(xiàn)的外，圖1C的電路結(jié)構(gòu)基本與圖1B的抗靜電電路相同。
圖2的抗靜電電路包括相對于輸出焊盤21耦連到電源電壓Vcc的上拉式NMOS有源晶體管PU2、和與地連接的下拉式有源晶體管PD2。
下面是關(guān)于常規(guī)抗靜電電路的說明。照見圖3A和3B。
圖3A是常規(guī)抗靜電電路的場效應(yīng)晶體管的示意圖，示出了有源區(qū)30，N+源/漏高濃度雜質(zhì)擴(kuò)散區(qū)34，金屬柵極36和金屬接點(diǎn)37。
參見圖3B常規(guī)場效應(yīng)晶體管包括形成于硅襯底上的阱31；形成于每個第一阱31內(nèi)用于電極間的電隔離的絕緣層32；分別形成于絕緣層32之間的低濃度雜質(zhì)擴(kuò)散層33；N+源/漏高濃度擴(kuò)散層34；形成于用于電極間電隔離的絕緣層32和低濃度雜質(zhì)擴(kuò)散層33上的層間絕緣層35；及形成于低濃度雜質(zhì)層33和層間絕緣層35上的金屬柵極36。
下面是關(guān)于制造上述常規(guī)抗靜電電路的場效應(yīng)晶體管的方法的說明。
如上所述，圖3A是場效應(yīng)晶體管的平面圖，圖3B是沿圖3A的箭頭A-A’所取的場效應(yīng)晶體管的剖面圖。
制造場效應(yīng)晶體管的第一步是在硅襯底上形成阱31。在阱31內(nèi)生長用于電極間電隔離的絕緣層32，以構(gòu)成有源區(qū)30和電極間電隔離區(qū)。
把低濃度的離子注入用于電極間電隔離的絕緣層32的兩側(cè)，形成低濃度雜質(zhì)擴(kuò)散層33，把N+源/漏高濃度離子注入到低濃度雜質(zhì)擴(kuò)散層33，形成N+源/漏高濃度雜質(zhì)擴(kuò)散區(qū)34。在絕緣層32和低濃度雜質(zhì)擴(kuò)散層33上，依次形成層間絕緣層35和金屬柵極36。
通過上述制造步驟在區(qū)A形成的結(jié)很弱，很可能由于As的離子注入而被毀壞。
圖4A和圖4B示出了常規(guī)抗靜電電路的有源晶體管。
圖4A是常規(guī)抗靜電電路的有源晶體管的平面圖，其中示出了有源區(qū)60，N+源/漏高濃度雜質(zhì)擴(kuò)散區(qū)64，柵極66。
圖4B是圖4A中的有源晶體管的剖面圖。
常規(guī)有源晶體管包括形成于硅襯底上的P型阱61；形成于P型阱61中、用于電極間的電隔離的絕緣層62；形成于絕緣層62上的柵極66。圖6B的有源晶體管還包括位于絕緣層62之間的低濃度雜質(zhì)擴(kuò)散層63；形成于柵極66的側(cè)壁和絕緣層62上、用作側(cè)壁隔離墊的氧化膜65；及形成于低濃度雜質(zhì)擴(kuò)散層63中的高濃度雜質(zhì)擴(kuò)散區(qū)64。
下面是關(guān)于制造上述常規(guī)抗靜電電路的有源晶體管的方法的說明。
參見圖4A和4B，在硅襯底上形成阱61，在阱61中生長用于電極間電隔離了的絕緣層62，形成有源區(qū)60和用于電極間電隔離的區(qū)。在絕緣層62上依次形成柵氧化層和柵極66。
然后，把低濃度離子注入到用于電極間電隔離的絕緣層62的兩側(cè)，形成低濃度雜質(zhì)擴(kuò)散層63。然后在絕緣層62上和柵極66上形成用作側(cè)壁隔離墊的氧化膜65。把As離子注入到低濃度雜質(zhì)擴(kuò)散層63，形成N+源/漏高濃度雜質(zhì)擴(kuò)散區(qū)64。
通過As離子注入在區(qū)A形成的結(jié)很弱，絕緣層62和柵極66的交疊也因As離子注入形成的區(qū)B而造破壞。
因此，本發(fā)明提供一種半導(dǎo)體器件的抗靜電電路的薄膜晶體管，能充分解決由于已有技術(shù)的限制和弊端造成的一個或多個問題。
本發(fā)明目的是提供一種半導(dǎo)體器件的抗靜電電路的薄膜晶體管，該晶體管能防止由于靜電放電(ESD)引起的結(jié)漏電流。
下面的說明將清楚地顯示出本發(fā)明的其它特點(diǎn)和優(yōu)點(diǎn)，其中一部分通過下面的說明顯現(xiàn)出來，或通過實施本發(fā)明了解到。由以下的書面說明和權(quán)利要求書以及附圖所特別指出的結(jié)構(gòu)可以實現(xiàn)本發(fā)明的目的獲得其它優(yōu)點(diǎn)。
為了實現(xiàn)本發(fā)明的這些和其它優(yōu)點(diǎn)，根據(jù)本發(fā)明的目的，正如所實施和所說明的那樣，半導(dǎo)體器件的抗靜電電路的薄膜晶體管包括形成于硅襯底上的阱；形成于阱內(nèi)、用于電極間電隔離的絕緣層；及分別位于絕緣層間的多個低濃度雜質(zhì)擴(kuò)散區(qū)。本發(fā)明的薄膜晶體管還包括形成于一個低濃度雜質(zhì)擴(kuò)散區(qū)中的第一高濃度雜質(zhì)擴(kuò)散區(qū)；形成于另一低濃度雜質(zhì)擴(kuò)散區(qū)中的第二高濃度雜質(zhì)擴(kuò)散區(qū)；形成于絕緣層和低濃度雜質(zhì)擴(kuò)散層上的層間絕緣層；及形成于低濃度雜質(zhì)擴(kuò)散層和層間絕緣層上的金屬柵極。上述第一高濃度雜質(zhì)擴(kuò)散區(qū)和第二高濃度雜質(zhì)擴(kuò)散區(qū)中至少一個從有源區(qū)的外邊緣向內(nèi)與有源區(qū)重疊。
根據(jù)本發(fā)明的另一個方案，提供一種抗靜電電路的薄膜晶體管，包括形成于硅襯底上的阱；形成于阱中、用于電極間電隔離的絕緣層；形成于層間絕緣層上的柵極；及分別形成于絕緣層和柵極側(cè)壁上、用作柵側(cè)壁隔離墊的氧化膜。本發(fā)明的晶體管還包括形成于一個低濃度雜質(zhì)擴(kuò)散區(qū)中的第一高濃度雜質(zhì)擴(kuò)散區(qū)；和形成于另一低濃度雜質(zhì)擴(kuò)散區(qū)中的第二高濃度雜質(zhì)區(qū)；第一高濃度雜質(zhì)擴(kuò)散區(qū)與柵極的交疊區(qū)；第二高濃度雜質(zhì)擴(kuò)散區(qū)與柵極的交疊區(qū)；第一高濃度雜質(zhì)擴(kuò)散區(qū)、柵極和絕緣層的交疊區(qū)；第二高濃度雜質(zhì)擴(kuò)散區(qū)、柵極和絕緣層的交疊區(qū)；第一高濃度雜質(zhì)擴(kuò)散區(qū)與柵極的相互交疊處的拐角；第二高濃度雜質(zhì)擴(kuò)散區(qū)與柵極的相互交疊處的拐角；第一高濃度雜質(zhì)擴(kuò)散區(qū)、柵極和絕緣層的相互交疊處的拐角；及第二高濃度雜質(zhì)擴(kuò)散區(qū)、柵極和絕緣層的相互交疊處的拐角，第一和第二高濃度雜質(zhì)區(qū)中至少一個設(shè)置成從有源區(qū)的外邊緣向內(nèi)與有源區(qū)重疊。
根據(jù)本發(fā)明的又一方案，提供一種制造薄膜晶體管的方法，包括下列步驟在硅襯底上形成阱；在阱內(nèi)生長用于電極間電隔離的絕緣層，形成有源區(qū)和用于電極間電隔離的區(qū)；把低濃度離子注入到用于電極間電隔離的絕緣層的兩側(cè)，形成低濃度雜質(zhì)擴(kuò)散區(qū)；把高濃度離子注入低濃度雜質(zhì)擴(kuò)散區(qū)，形成第一和第二高濃度雜質(zhì)擴(kuò)散區(qū)，以便能將第一和第二高濃度雜質(zhì)擴(kuò)散區(qū)中的至少一個設(shè)置成從有源區(qū)的外邊緣向內(nèi)與有源區(qū)重疊，在絕緣層和低濃度雜質(zhì)擴(kuò)散層上，依次形成層間絕緣層和金屬柵極。
根據(jù)本發(fā)明的再一個方案，提供一種制造薄膜晶體管的方法，包括下列步驟在硅襯底上形成阱；在阱內(nèi)生長用于電極間電隔離的絕緣層，形成有源區(qū)和用于電極間電隔離的區(qū)；在絕緣層上形成柵極；把低濃度的離子注入到用于電極間電隔離的絕緣層的兩側(cè)，形成低濃度雜質(zhì)擴(kuò)散區(qū)；在絕緣層上和柵極的側(cè)壁上形成用作側(cè)壁隔離墊的氧化膜；把高濃度的離子注入到低濃度雜質(zhì)擴(kuò)散區(qū)，形成第一和第二高濃度雜質(zhì)擴(kuò)散區(qū)，以便能將第一和第二高濃度雜質(zhì)擴(kuò)散區(qū)中的至少一個設(shè)置成從有源區(qū)的外邊緣向內(nèi)與有源區(qū)重疊。
應(yīng)該理解，上述一般性的說明和下述詳細(xì)說明皆是說明性和解釋性的，對本發(fā)明的進(jìn)一步解釋如權(quán)利要求書所述。
各附圖可供人們進(jìn)一步理解本發(fā)明，它可以與說明書結(jié)合，構(gòu)成說明的一部分，本發(fā)明所公開的實施例與說明書一起說明本發(fā)明的原理。
在各附圖中圖1A-1C是相對于其各輸入焊盤的各常規(guī)抗靜電電路圖；圖2是相對其各輸出焊盤的各常規(guī)抗靜電電路圖；圖3A是常規(guī)抗靜電電路的場效應(yīng)晶體管的平面示意圖；圖3B是沿圖3A中的箭頭所取的場效應(yīng)晶體管的剖面圖；圖4A是常規(guī)抗靜電電路的有源晶體管的平面圖；圖4B是圖4A的有源晶體管的平面圖；圖5A和5B皆是根據(jù)本發(fā)明的抗靜電電路的金屬柵NMOS場效應(yīng)晶體管的平面圖；圖5C是圖5A和5B的金屬柵場效應(yīng)晶體管的剖面圖；圖6A和6B皆是根據(jù)本發(fā)明的抗靜電電路的雙極晶體管的平面圖；圖7是抗靜電電路的電阻器的平面圖；圖8A-8E皆是根據(jù)本發(fā)明的抗靜電電路的有源晶體管的平面圖；圖8F是沿圖8A中箭頭A-A′所取的有源晶體管的剖面圖。
下面參照各附圖中所示的實例詳細(xì)說明本發(fā)明的優(yōu)選實施例。
圖5A和5B是根據(jù)本發(fā)明的抗靜電電路的金屬柵NMOS場效應(yīng)晶體管的平面圖。
圖5A的晶體管包括有源區(qū)70；N+源/漏高濃度雜質(zhì)擴(kuò)散區(qū)74，其與輸入焊盤連接的部分重疊于有源區(qū)內(nèi)部；金屬柵極76；及金屬接點(diǎn)77。
圖5B是根據(jù)本發(fā)明的抗靜電電路的金屬柵NMOS場效應(yīng)晶體管的平面圖。除連接到電源線Vcc和Vss的結(jié)重疊于有源區(qū)70的內(nèi)部外，圖5B的晶體管基本上與圖7A的結(jié)構(gòu)相同。
圖5C是圖5A和5B的金屬柵NMOS場效應(yīng)晶體管的剖面圖。
本發(fā)明的場效應(yīng)晶體管包括形成于硅襯底上的阱71；形成于阱71內(nèi)、用于電極間電隔離的絕緣層72；及分別位于絕緣層72之間的低濃度雜質(zhì)擴(kuò)散層73。圖5B的晶體管還包括從有源區(qū)70的外邊緣向內(nèi)形成于低濃度雜質(zhì)擴(kuò)散層73中的N+漏高濃度雜質(zhì)擴(kuò)散區(qū)74；形成于低濃度雜質(zhì)擴(kuò)散層73內(nèi)的N+源高濃度雜質(zhì)擴(kuò)散區(qū)741；形成于絕緣層72和低濃度雜質(zhì)擴(kuò)散層73上的層間絕緣層75；及形成于低濃度雜質(zhì)擴(kuò)散層73和層間絕緣層75上的柵極76。將N+漏高濃度雜質(zhì)擴(kuò)散區(qū)74設(shè)置成與有源區(qū)70重疊0.1μm或以上。
下面是關(guān)于制造上述抗靜電電路的場效應(yīng)晶體管的方法的說明。
參見圖5A-5C，在硅襯底上形成阱71，在阱71內(nèi)生長用于電極間的電隔離的絕緣層72，形成有源區(qū)70和用于電極間電隔離的區(qū)。
然后，把低濃度離子注入到用于電極間電隔離的絕緣層72的兩側(cè)，形成低濃度雜質(zhì)擴(kuò)散層73。把高濃度的As離子注入到低濃度雜質(zhì)擴(kuò)散層73中，形成N+漏/源高濃度雜質(zhì)擴(kuò)散區(qū)74和741，以便能既使漏區(qū)74又使源區(qū)741從有源區(qū)70的外邊緣向內(nèi)位于低濃度雜質(zhì)擴(kuò)散層73內(nèi)。在絕緣層72和低濃度雜質(zhì)擴(kuò)散層73上形成層間絕緣層75和金屬柵極76。
圖6A和6B是根據(jù)本發(fā)明的抗靜電電路的雙極晶體管的平面圖。除通過柵極而不是通過圖5A和5B的金屬柵極76來實現(xiàn)其結(jié)構(gòu)外，圖6A和6B的雙極晶體管的結(jié)構(gòu)基本上與圖5A和5B相同。
圖7是抗靜電電路的電阻器的平面圖。該電阻器由有源區(qū)90及與有源區(qū)相互重疊的N+源/漏高濃度雜質(zhì)擴(kuò)散區(qū)構(gòu)成。
圖8A是根據(jù)本發(fā)明的一個優(yōu)選實施例的抗靜電電路的有源NMOS晶體管的平面圖。有源NMOS晶體管包括有源區(qū)100；與有源區(qū)100重疊形成的N+源/漏高深有度雜質(zhì)擴(kuò)散區(qū)104；及柵極106。根據(jù)該有源NMOS晶體管的特征，重疊形成于N+擴(kuò)散結(jié)、柵極106與高濃度擴(kuò)散區(qū)104的交疊區(qū)、及源/漏的有源區(qū)與柵極106和電隔離區(qū)的交疊區(qū)上。
圖8B是根據(jù)本發(fā)明的另一個優(yōu)選實施例的抗靜電電路的有源晶體管的平面圖。將N+源/漏高濃度雜質(zhì)區(qū)104設(shè)置成與在與輸入/輸出焊盤連接的源/漏的有源區(qū)的N+擴(kuò)散結(jié)、及柵極106與N+源/漏高濃度雜質(zhì)擴(kuò)散區(qū)104交疊區(qū)上與有源區(qū)100重疊。
圖8C是根據(jù)本發(fā)明的又一個優(yōu)選實施例的抗靜電電路的有源晶體管的平面圖。將N+源/漏高濃度雜質(zhì)區(qū)104設(shè)置成與在與輸入/輸出焊盤連接的源/漏的有源區(qū)、及柵極106與絕緣層102相互交疊處的外邊緣上的有源區(qū)100重疊。
圖8D是根據(jù)本發(fā)明的再一個優(yōu)選實施例的抗靜電電器有源晶體管的平面圖。將N+源/漏高濃度雜質(zhì)區(qū)104設(shè)置成與在與輸入/輸出焊盤連接的源/漏的有源區(qū)、及柵極106與連接到焊盤上有源區(qū)100相互交疊處的拐角上的有源區(qū)100重疊。
圖8E是根據(jù)本發(fā)明的又一個優(yōu)選實施例的抗靜電電器有源晶體管的平面圖。將N+源/漏高濃度雜質(zhì)區(qū)104設(shè)置成與在與輸入/輸出焊盤連接的有源區(qū)、及柵極106與N+源/漏高濃度雜質(zhì)擴(kuò)散區(qū)104相互交疊處上的有源區(qū)100重疊。
本發(fā)明的有源NMOS晶體管包括形成于硅襯底上的P型阱101；形成于阱101內(nèi)、用于電極間電隔離的絕緣層102；及形成于絕緣層102上的柵106。該有源NMOS晶體管還包括位于絕緣層102之間的低濃度雜質(zhì)擴(kuò)散層103；形成于絕緣層102及柵極106的側(cè)壁上、用作側(cè)壁離墊的氧化膜105；形成于低濃度雜質(zhì)擴(kuò)散區(qū)103內(nèi)的N+漏高濃度雜質(zhì)擴(kuò)散區(qū)104；形成于低濃度雜質(zhì)擴(kuò)散區(qū)103內(nèi)的N+源高濃度雜質(zhì)擴(kuò)散區(qū)1041。
該晶體管具有N+漏高濃度雜質(zhì)擴(kuò)散區(qū)104；N+源高濃度雜質(zhì)擴(kuò)散區(qū)1041；N+漏高濃度雜質(zhì)擴(kuò)散區(qū)104與柵極106的交疊區(qū)；N+源高濃度雜質(zhì)擴(kuò)散區(qū)1041與柵極106的交疊區(qū)；N+漏高濃度雜質(zhì)擴(kuò)散區(qū)104、柵極106與絕緣層102的交疊區(qū)；N+源高濃度雜質(zhì)擴(kuò)散區(qū)1041、柵極106與絕緣層102的交疊區(qū)；N+漏高濃度雜質(zhì)擴(kuò)散區(qū)104與柵極106的交疊區(qū)處的拐角；N+源高濃度雜質(zhì)擴(kuò)散區(qū)1041與柵極106的交疊區(qū)處的拐角；N+漏高濃度雜質(zhì)擴(kuò)散區(qū)104、柵極106與絕緣層102的交疊區(qū)處的拐角；N+源高濃度雜質(zhì)擴(kuò)散區(qū)1041、柵極106與絕緣層102的交疊區(qū)處的拐角。上述區(qū)中至少一個從有源區(qū)100的外邊緣向內(nèi)與有源區(qū)100重疊。N+源/漏高濃度雜質(zhì)擴(kuò)散區(qū)104和1041與有源區(qū)100重疊0.1μm或以上。
下面是關(guān)于制造本發(fā)明的上述抗靜電電路的有源晶體管的方法的說明。
在硅襯底上形成阱101，在阱101內(nèi)生長用于電極間電隔離的絕緣層102，形成有源區(qū)和用于電極間電隔離的區(qū)。在絕緣層102上依次形成柵氧化層和柵極106。
然后，把低濃度P離子注入到用于電極間電隔離的絕緣層102的兩側(cè)，形成低濃度雜質(zhì)擴(kuò)散層103。在絕緣層102和柵極106的側(cè)壁上形成用作側(cè)壁隔離墊的氧化膜105。再把高濃度的As離子注入到低濃度雜質(zhì)擴(kuò)散層103中，形成N+漏/源高濃度雜質(zhì)擴(kuò)散區(qū)104和1041，以便使該晶體管具有N+漏高濃度雜質(zhì)擴(kuò)散區(qū)104；N+源高濃度雜質(zhì)擴(kuò)散區(qū)1041；N+漏高濃度雜質(zhì)擴(kuò)散區(qū)104與柵極106的交疊區(qū)；N+源高濃度雜質(zhì)擴(kuò)散區(qū)1041與柵極106的交疊區(qū)；N+漏高濃度雜質(zhì)擴(kuò)散區(qū)104、柵極106與絕緣層102的交疊區(qū)；N+源高濃度雜質(zhì)擴(kuò)散區(qū)1041、柵極106與絕緣層102的交疊區(qū)；N+漏高濃度雜質(zhì)擴(kuò)散區(qū)104與柵極106的交疊區(qū)處的拐角；N+源高濃度雜質(zhì)擴(kuò)散區(qū)1041與柵極106的交疊區(qū)處的拐角；N+漏高濃度雜質(zhì)擴(kuò)散區(qū)104、柵極106與絕緣層102的交疊區(qū)處的拐角；N+源高濃度雜質(zhì)擴(kuò)散區(qū)1041、柵極106與絕緣層102的交疊區(qū)處的拐角。N+漏高濃度雜質(zhì)擴(kuò)散區(qū)和N+源高濃度雜質(zhì)擴(kuò)散區(qū)中至少一個從有源區(qū)100的外邊緣向內(nèi)與有源區(qū)100重疊。
如上所述，本發(fā)明的抗靜電電路的薄膜晶體管及該晶體管的制造方法，能通過使由靜電放電引起的結(jié)漏電流最小，增強(qiáng)靜電放電特性。
顯然，在不脫離本發(fā)明的精神實質(zhì)和范圍的情況下，本領(lǐng)域的技術(shù)人員可以針對本發(fā)明作出各種改型和變化。但這些改型和變化皆落入本發(fā)明所附權(quán)利要求書所限定的范圍之內(nèi)。
權(quán)利要求
1.一種抗靜電電路的晶體管，包括形成于硅襯底上的阱；形成于所述阱內(nèi)、用于電極間電隔離的絕緣層；分別位于所述絕緣層間的多個低濃度雜質(zhì)擴(kuò)散區(qū)；形成于一個低濃度雜質(zhì)擴(kuò)散區(qū)中的第一高濃度雜質(zhì)擴(kuò)散區(qū)；形成于另一低濃度雜質(zhì)擴(kuò)散區(qū)中的第二高濃度雜質(zhì)擴(kuò)散區(qū)；形成于所述絕緣層和所述低濃度雜質(zhì)擴(kuò)散層上的層間絕緣層；形成于所述低濃度雜質(zhì)擴(kuò)散區(qū)和所述層間絕緣層上的金屬柵極；上述第一高濃度雜質(zhì)擴(kuò)散區(qū)和第二高濃度雜質(zhì)擴(kuò)散區(qū)中至少一個從有源區(qū)的外邊緣向內(nèi)與有源區(qū)重疊。
2.根據(jù)權(quán)利要求1的薄膜晶體管，其特征在于所述晶體管是金屬柵e溝道場效應(yīng)晶體管，所述第一和第二高濃度雜質(zhì)擴(kuò)散區(qū)分別作用漏區(qū)和源區(qū)。
3.根據(jù)權(quán)利要求1的薄膜晶體管，其特征在于所述晶體管是npn雙極晶體管，所述第一和第二高濃度雜質(zhì)擴(kuò)散區(qū)分別作用發(fā)射區(qū)和集電區(qū)。
4.根據(jù)權(quán)利要求1的薄膜晶體管，其特征在于將所述第一和第二高濃度雜質(zhì)擴(kuò)散區(qū)中的至少一個設(shè)置成與所述有源區(qū)重疊0.1μm或以上。
5.一種抗靜電電路的薄膜晶體管，包括形成于硅襯底上的阱；形成于所述阱中、用于電極間電隔離的絕緣層；形成于所述層間絕緣層上的柵極；分別形成于所述絕緣層和所述柵極的側(cè)壁上、用作柵側(cè)壁隔離墊的氧化膜；形成于低濃度雜質(zhì)擴(kuò)散區(qū)中的第一高濃度雜質(zhì)擴(kuò)散區(qū)；形成于另一低濃度雜質(zhì)擴(kuò)散區(qū)中的第二高濃度雜質(zhì)區(qū)；所述第一高濃度雜質(zhì)擴(kuò)散區(qū)與所述柵極的交疊區(qū)；所述第二高濃度雜質(zhì)擴(kuò)散區(qū)與所述柵極的交疊區(qū)；所述第一高濃度雜質(zhì)擴(kuò)散區(qū)、所述柵極和所述絕緣層的交疊區(qū)；所述第二高濃度雜質(zhì)擴(kuò)散區(qū)、所述柵極和所述絕緣層的交疊區(qū)；所述第一高濃度雜質(zhì)擴(kuò)散區(qū)與所述柵極的相互交疊處的拐角；所述第二高濃度雜質(zhì)擴(kuò)散區(qū)與所述柵極的相互交疊處的拐角；所述第一高濃度雜質(zhì)擴(kuò)散區(qū)、所述柵極和所述絕緣層的相互交疊處的拐角；及所述第二高濃度雜質(zhì)擴(kuò)散區(qū)、所述柵極和所述絕緣層的相互交疊處的拐角，將所述第一和第二高濃度雜質(zhì)區(qū)中至少一個設(shè)置成從有源區(qū)的外邊緣向內(nèi)與有源區(qū)重疊。
6.根據(jù)權(quán)利要求5的薄膜晶體管，其特征在于所述晶體管是有源NMOS晶體管，所述第一和第二高濃度雜質(zhì)擴(kuò)散區(qū)分別作用漏區(qū)和源區(qū)。
7.根據(jù)權(quán)利要求5的薄膜晶體管，其特征在于將所述第一和第二高濃度雜質(zhì)擴(kuò)散區(qū)中的至少一個設(shè)置成與所述有源區(qū)重疊0.1μm或以上。
8.一種制造薄膜晶體管的方法，包括下列步驟在硅襯底上形成阱，在所述阱內(nèi)生長用于電極間電隔離的絕緣層，形成有源區(qū)和用于電極間電隔離的區(qū)；把低濃度離子注入到用于電極間電隔離的所述絕緣層的兩側(cè)，形成低濃度雜質(zhì)擴(kuò)散區(qū)；把高濃度離子注入所述低濃度雜質(zhì)擴(kuò)散區(qū)，形成第一和第二高濃度雜質(zhì)擴(kuò)散區(qū)，以便能將所述第一和第二高濃度雜質(zhì)擴(kuò)散區(qū)中的至少一個設(shè)置成從有源區(qū)的外邊緣向內(nèi)與有源區(qū)重疊；在所述絕緣層和所述低濃度雜質(zhì)擴(kuò)散層上，依次形成層間絕緣層和金屬柵極。
9.根據(jù)權(quán)利要求8的方法，其特征在于所述高濃度離子是As離子。
10.一種制造薄膜晶體管的方法，包括下列步驟在硅襯底上形成阱，在所述阱內(nèi)生長用于電極間電隔離的絕緣層，形成有源區(qū)和用于電極間電隔離的區(qū)；在所述絕緣層上形成柵極；把低濃度的離子注入到用于電極間電隔離的所述絕緣層的兩側(cè)，形成低濃度雜質(zhì)擴(kuò)散區(qū)；在所述絕緣層上和在所述柵極的側(cè)壁上形成用作側(cè)壁離墊的氧化膜；及把高濃度的離子注入到所述低濃度雜質(zhì)擴(kuò)散區(qū)，形成第一和第二高濃雜質(zhì)擴(kuò)散區(qū)，以便將所述第一和第二高濃度雜質(zhì)擴(kuò)散區(qū)中的至少一個設(shè)置成從有源區(qū)的外邊緣向內(nèi)與有源區(qū)重疊。
11.根據(jù)權(quán)利要求10的方法，其特征在于所述高濃度離子是As離子。
全文摘要
一種抗靜電電路的薄膜晶體管包括形成于硅襯底上的阱；形成于阱內(nèi)、用于電極間的電隔離的絕緣層；及分別位于絕緣層間的各低濃度雜質(zhì)擴(kuò)散區(qū)；形成于一個低濃度雜質(zhì)擴(kuò)散區(qū)中的第一高濃度雜質(zhì)擴(kuò)散區(qū)；形成于另一低濃度雜質(zhì)擴(kuò)散區(qū)中的第二高濃度雜質(zhì)擴(kuò)散區(qū)；形成于絕緣層和低濃度雜質(zhì)擴(kuò)散層上的層間絕緣層；及形成于低濃度雜質(zhì)擴(kuò)散區(qū)和層間絕緣層上的金屬柵極。上述第一高濃度雜質(zhì)擴(kuò)散區(qū)和第二高濃度雜質(zhì)擴(kuò)散區(qū)中至少一個從有源區(qū)的外邊緣向內(nèi)與有源區(qū)重疊。
文檔編號H01L29/06GK1158502SQ96114100
公開日1997年9月3日 申請日期1996年12月30日 優(yōu)先權(quán)日1995年12月29日
發(fā)明者鄭在寬, 樸根雨 申請人:現(xiàn)代電子產(chǎn)業(yè)株式會社