專利名稱：改進的氮化物腐蝕停止層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及器件及器件的制造，特別涉及器件制造過程中采用氮化物腐蝕停止層。
在器件的制造中，在襯底或晶片上形成絕緣層、半導(dǎo)體層和導(dǎo)電層。構(gòu)圖各層，產(chǎn)生圖形和間隔，形成如晶體管、電容器和電阻器等器件。然后將這些器件互聯(lián)以實現(xiàn)所需的電功能，于是得到集成電路(IC)或芯片。
氮化層一般用作腐蝕或拋光停止層，以便于各層的構(gòu)圖。這種氮化層被稱為基層(Pad)氮化層。常規(guī)的基層氮化層是由低壓化學(xué)汽相淀積(LPCVD)形成的。
然而，常規(guī)基層氮化層在腐蝕或拋光工藝中會過侵蝕。例如，器件處理后，由于化學(xué)機械拋光(CMP)，由于很小程度上反應(yīng)離子刻蝕(RIE)和化學(xué)干法腐蝕(CDE)，而在晶片的中心，基層氮化層的厚度可能減少約30％，靠近晶片的邊緣厚度減小量超過40％，過量的侵蝕會導(dǎo)致成品率降低。
從上面的討論可知，希望提供一種改進的腐蝕停止層。
溝槽形成后，采用常規(guī)處理，形成溝槽電容器DRAM單元260，如圖2B所示。例如Nesbit等人在有自對準掩埋條(BEST)的0.6μm2256Mb的溝槽DRAM單元，IEDM 93-627中描述了這種常規(guī)溝槽電容器DRAM單元，此處引用作為參考。其包括形成的掩埋極板265、節(jié)點介質(zhì)268、軸環(huán)264、存儲節(jié)點270、掩埋條263、STI273、表示有源和跨越字線的柵導(dǎo)體275和280、層間介質(zhì)層282、接觸開口280、及位線285。一般情況下，這種單元陣列借助字線和位線互聯(lián)，形成DRAM芯片。


圖1是根據(jù)本發(fā)明一個實施例的基層氮化層；圖2A-2B展示了根據(jù)本發(fā)明一個實施例形成溝槽電容器DRAM單元的工藝；圖3-4展示了根據(jù)本發(fā)明一個實施例由于所形成的基層氮化層降低了CMP速率的實驗結(jié)果。
本發(fā)明涉及改進的基層氮化層。為了說明的目的，以例如用于溝槽電容器DRAM單元制造的基層疊層為例進行描述。但是，本發(fā)明具有相當(dāng)?shù)钠毡樾?，可延伸到用于一般集成電?IC)的制造中的基層氮化層。這種集成電路例如包括隨機存取存儲器(RAM)、動態(tài)RAM(DRAM)、同步DRAM(SDRAM)、靜態(tài)RAM(SRAM)、和只讀存儲器(ROM)。其它IC包括如可編程邏輯陣列(PFA)、專用IC(ASIC)、合并DRAM或其它電路器件。一般情況下，在一塊如硅晶片等半導(dǎo)體襯底上可并排制造大量IC。處理后，將晶片劃片，以將IC分割成大量分立芯片。然后將這些芯片封裝成例如用于如計算機系統(tǒng)、蜂窩電話、個人數(shù)字助手(PDAs)等用戶產(chǎn)品和其它電子產(chǎn)品的最終產(chǎn)品。
參見圖1，該圖展示了根據(jù)本發(fā)明一個實施例的基層疊層105。該基層疊層形成于襯底101上。包括基層氧化層110、基層氮化層120和深溝槽硬腐蝕掩模130。該基層疊層用于深溝槽DRAM單元的制造。如圖所示，該基層氮化層包括第一氮化層121和第二氮化層122。第二氮化層比第一氮化層更致密且更硬。通過提供第二較致密且較硬的氮化層，可以減少處理過程中基層氮化層的侵蝕。
圖2A-2B展示了形成深溝槽DRAM單元的工藝，包括根據(jù)本發(fā)明形成基層疊層。參見圖2A，提供將于其上制造DRAM單元的襯底201。對襯底主表面沒有嚴格要求，可以用任何合適的晶向，如(100)、(110)、或(111)。在一個例示實施例中，襯底用第一導(dǎo)電類型的摻雜劑輕摻雜。在一個實施例中，襯底用如B等p型摻雜劑輕摻雜(p-)。B的濃度為約1-2×1016cm-3。
襯底可以包括含有第二導(dǎo)電類型摻雜劑的掩埋阱240。在一個實施例中，掩埋阱包括n型摻雜劑，如As或P摻雜劑。例如構(gòu)圖一個掩模，以限定掩埋阱區(qū)。然后向襯底的掩埋阱區(qū)注入P摻雜劑。注入以相當(dāng)大的能量和劑量進行，以在將要形成的軸環(huán)下形成P摻雜劑的峰值濃度。掩埋阱的作用是隔離P阱與襯底，另外在電容器的掩埋極板之間構(gòu)成導(dǎo)電橋。注入的濃度和能量大約大于1×1013原子/cm2在大約1.5MeV?？蛇x擇地是，通過注入然后在襯底表面上生長外延層來形成掩埋阱。Bronner等人的美國專利5250829中記載了這種技術(shù)，這里引入作為參考。
在襯底的表面上形成基層氧化層210。在基層氧化層上的是基層氮化層221。通過LPCVD淀積用作拋光停止層的基層氮化層。一般氮化層221的厚度為約200nm。自然，其實際厚度取決于特定的應(yīng)用。
根據(jù)本發(fā)明，在NH3或N2氣氛中將基層氮化層退火，以形成氮化層222。最好是在富氮的氣氛中進行退火。在一個實施例中，采用快速熱退火(RTA)。RTA在NH3或N2氣氛中，溫度為約900-1200℃，持續(xù)時間為0.01-10分鐘。在一個實施例中，RTA在1150℃下進行約3分鐘。另外也可以用爐退火氮化層。爐退火在NH3或N2氣氛中、約900-1200℃的溫度下進行1-600分鐘。在一個實施例中，爐退火在1100℃下進行約60分鐘。
通過提供帶有第一層和第二硬化氮化層的基層氮化層，可以降低腐蝕和拋光的速率。所以，可以在隨后的腐蝕和拋光步驟中減少對基層氮化層的過量侵蝕。具體說，可以避免晶片邊緣比晶片中心的過侵蝕。因此可以減少晶片閾值電壓的漂移和成品率降低。
然后在氮化層222上形成硬掩模層230。硬掩模例如包括TEOS。硬掩模也可用如BSG等其它材料。另外，可以采用抗反射涂層(ARC)改善光刻分辨率。
利用常規(guī)的光刻技術(shù)構(gòu)圖硬掩模層，限定將要形成溝槽的區(qū)。限定深溝槽區(qū)包括淀積光刻膠層，并按所需圖形對之進行選擇曝光。然后將光刻膠顯影，并根據(jù)所用光刻膠的正或負性去掉曝光或未曝光的部分。然后腐蝕基層疊層的暴露部分，直到襯底的表面。通過反應(yīng)離子刻蝕(RIE)形成深溝槽213。如果用BSG作硬掩模，則將它去掉。這是因為BSG層可以通過相對氧化物有選擇性的濕法腐蝕被去掉。由此避免了溝槽開口中的基層氧化層的侵蝕。
形成溝槽后，采用常規(guī)工藝形成溝槽電容器DRAM單元260。如圖2B所示。例如Nesbit等人在有自對準掩埋條(BEST)的0.6μm2256Mb的溝槽DRAM單元，IEDM93-627中描述了這種常規(guī)溝槽電容器DRAM單元，此處引用作為參考。其包括形成的掩埋極板265、節(jié)點介質(zhì)268、軸環(huán)264、存儲節(jié)點270、掩埋條263、STI273、表示有源和跨越字線的柵導(dǎo)體275和280、層間介質(zhì)層282、接觸開口280、及位線285。一般情況下，這種單元陣列借助字線和位線互聯(lián)，形成DRAM芯片。
例1進行該實驗的目的是驗證由于在NH3氣氛中退火基底層導(dǎo)致的化學(xué)機械拋光(CMP)速率的降低。該實驗測量了沒進行退火、在950℃退火、1050℃退火和1150℃退火條件下的基層氮化層的CMP速率。實驗結(jié)果示于圖3。正如所看見的，CMP速率因退火而降低。CMP速率隨退火溫度升高和退火時間的加長而減小。在1150℃下退火2分鐘，CMP速率比沒有退火的基層氮化層降低約20％。所以增大熱預(yù)算可以增大基層氮化層的厚度和硬度，因而降低了腐蝕率。
例2圖4展示了在NH3或N2氣氛中退火(線410)和不退火(線420)條件下氮化層侵蝕情況的差異。在形成深溝槽電容器的各拋光步驟測量侵蝕情況。如圖所示，與退火的基層氮化層相比，沒有退火的基層氮化層發(fā)生了由CMP引起的嚴重侵蝕。
盡管這里參照實施例對本發(fā)明進行了具體描述，但本領(lǐng)域的技術(shù)人員應(yīng)該認識到，在不背離本發(fā)明范圍的情況下，可以對本發(fā)明作出各種改形和變化。因此，本發(fā)明的范圍并非由以上的說明書所限定，而是由權(quán)利要求書及其等物的范圍限定的。
權(quán)利要求
1．一種形成集成電路的方法，包括提供帶有基層層的襯底；及在含氮氣氛中將基層層進行退火，其中退火產(chǎn)生具有提高了耐腐蝕性和拋光性的硬化的基層層。
全文摘要
在NH
文檔編號H01L21/302GK1224928SQ98120589
公開日1999年8月4日 申請日期1998年9月30日 優(yōu)先權(quán)日1997年9月30日
發(fā)明者馬丁·施雷姆斯, 喬爾格·沃爾法爾特, 喬基姆·紐特澤爾 申請人:西門子公司