專利名稱：使用局部選擇氧化在絕緣體上形成的體硅和應變硅的制作方法
技術領域：
本發(fā)明涉及在絕緣體上或與之鄰接形成體或應變的Si/SiGe層區(qū)域，特別涉及局部選擇氧化SiGe形成用于器件應用的半導體區(qū)下的絕緣區(qū)，器件的應用例如互補金屬氧化物半導體(CMOS)場效應晶體管(FET)、調制摻雜場效應晶體管(MODFET)、動態(tài)隨機存取存儲器(DRAM)、混合的DRAM和CMOS、靜態(tài)隨機存取存儲器(SRAM)、BiCMOS、rf等。
在硅半導體技術中，獲得絕緣襯底的唯一方式是借助絕緣體上的硅(SOI)、藍寶石上硅(SOS)、或者腐蝕或重新粘接以獲得SOI。在CMOS和高速FET中使用絕緣襯底的主要優(yōu)點是減少了寄生結電容和短溝道效應，由此增加了器件的速度性能。所有以上方法的一個主要問題是絕緣體覆蓋了整個晶片，因此覆蓋了包括下面的歐姆接觸和FET溝道的整個器件區(qū)。整個晶片上的掩埋氧化物導致公知的‘浮體’問題，因為半導體襯底相對于溝道浮動。該問題負面地影響了閾值電壓控制和電路工作。以上解決方案的另一問題是它們比常規(guī)的體硅襯底昂貴得多。此外，沒有簡單的方式獲得具有較高電子和空穴傳輸特性的絕緣體上的應變硅。
根據(jù)本發(fā)明，在單晶半導體層的區(qū)域下形成掩埋氧化區(qū)的方法包括以下步驟選擇單晶硅襯底，在具有第一氧化速率的襯底上表面上形成不變或漸變的SiGe的第一外延層。該層可以是應變的或弛豫(relaxed)的SiGe或晶格匹配的SiGeC。然后在具有小于第一氧化速率的第二氧化速率的第一層上形成含硅的第二外延層，在第二層上形成掩模，構圖掩模以在掩模內(nèi)形成開口，通過掩模開口氧化第二層和第一層，由此形成具有代替部分或所有第二層下的第一層的部分的氧化區(qū)。
本發(fā)明還提供形成FET，它的溝道位于第一層剩余部分之上的第二層內(nèi)。
當結合附圖研究本發(fā)明下面的詳細說明時，本發(fā)明的這些和其它特點、目的和優(yōu)點將變得顯而易見。


圖1和2為示出實施本發(fā)明步驟的疊層結構的剖面圖。
圖3為示出本發(fā)明的一個實施例氧化步驟后沿圖2的線3-3截取的剖面圖。
圖4為在不同的溫度和環(huán)境硅的氧化速率與硼濃度的曲線圖。
圖5為圖3示出的實施例的所制備樣品的TEM；以及圖6為本發(fā)明第二實施例的截面圖，示出多個FET。
圖7為去除氧化步驟期間形成的氧化物的附加步驟的層結構截面圖。
圖8為示出氧化的附加步驟的剖面圖。
參考圖1，顯示的疊層結構12的截面圖示出了初始工藝步驟。首先，選擇單晶半導體襯底14，可以為Si、SiGe等。接下來，在襯底14的上表面15上形成不變或漸變的Si1-xGex或(Si1-xGex)aC1-a的外延層16。為說明生長含硅膜的UHV-CVD方法，參考B.S.Meyerson的US專利No.5,298,452，于1994年3月29日發(fā)表，題目為“Method and Apparatusfor Low Temperature,Low Pressure Chemical Vapor Deposition ofEpitaxial Silicon Layers”，在這里引入做參考。外延層16具有的Ge的X含量在0.15到0.25范圍內(nèi)。外延層16具有在特定溫度和環(huán)境的熱氧化第一速率。環(huán)境可以包括氧氣、水蒸氣和/或HCl。即使在層14和16具有不同的晶格常數(shù)的位置，也需要外延生長不變或漸變組分的外延層16，并選擇具有第一熱氧化速率。將外延層16的厚度調節(jié)到低于或高于臨界厚度以分別提供應變的或弛豫的層。為了說明SiGe的弛豫層的形成，參考F.K.LeGoues和B.S.Meyerson的US專利No.5,659,187，于1997年8月19日發(fā)表，題目為“Low Defect Density/Arbitrary Lattice ConstantHeteroepitaxial Layers”，在這里引入做參考。
接下來Si或Si1-YGeY的外延層20形成在外延層16的上表面17上。外延層20具有不變或漸變的Ge含量Y，其中Y小于X，并且可以為零。選擇層20的組分以便層20具有小于層16的氧化速率的第二氧化速率，并具有需要的電特性。
接下來，將掩模24形成在層20的上表面21上。掩模24可以是氮化硅或如慢氧化或抗氧化材料的其它材料或已為氧化物的材料的覆蓋層。氮化硅為優(yōu)選材料，因為相對于氧化物即二氧化硅可以被選擇性地除去。構圖掩模24形成如圖2所示的開口26。開口26可以沿路徑或圖形延伸以形成圖2所示的掩模圖形29或多個掩模圖形30。掩模圖形30可以形成為矩形、方形和/或圓形。通過開口26的圖形也可以形成其它形狀。掩模圖形30可以為尺寸為1μm×1μm以下的多個矩形和/或方形?？梢赃x擇掩模圖形和尺寸以便接納完全由氧化物環(huán)繞的Si或SiGe的單獨區(qū)域上的一個器件，SiGe的剩余部分或沒有任何部分與襯底14接觸。
接下來，疊層結構12放置在氧化環(huán)境中，在某溫度下通過開口26氧化外延層16和20，因此氧化了掩模圖形30的周邊。根據(jù)SiGe中Ge的三維組分的分布，層16和20中硼的三維摻雜的分布和氧化時間，形成氧化物33和34如圖3所示，中止層16’或延伸穿過層16’并終止在襯底14內(nèi)。氧化環(huán)境可以為水蒸氣、氧氣和/或鹽酸中的濕熱氧化，溫度范圍從700℃～950℃，優(yōu)選在700℃到800℃的范圍。例如在750℃,Si的氧化速率在0.5～1nm/min的范圍。具有7％Ge的SiGe氧化速率約3.5nm/min。具有16％Ge的SiGe氧化速率約5.2nm/min。具有53.5％Ge的SiGe氧化速率約44nm/min。具有76.6％Ge的SiGe氧化速率約66nm/min。有關SiGe的氧化速率與溫度的函數(shù)關系以及用于快速熱干和濕氧化(RTO)的組分的函數(shù)關系的更多數(shù)據(jù)，可以參考U.Konig和J.Hersener的出版物，題目為“Needs of Low Thermal Budget Processing in SiGe Technology”，Solid State Phenomena，卷47-48(1996)17-32頁，由瑞士的ScitecPublications出版。
圖3為通過圖2所示的開口26氧化掩模29的邊緣周圍的外延層16和20后沿圖2的線3-3的剖面圖。如圖3所示，除了掩模圖形29以下，外延層20完全由氧化區(qū)33和34消耗。開口26下的外延層16幾乎或全部消耗，并在層20’下層16內(nèi)橫向延伸。形成的氧化物為SirGesO2，其中r和s為0到2范圍內(nèi)的值，取決于層16內(nèi)Ge含量與厚度的函數(shù)關系和氧化條件。
氧化物33和34在層16內(nèi)層20’下延伸，其中層16’的氧化速率大于層20’的氧化速率，層20’的氧化速率由SiGe中Ge的漸變和硼的摻雜分布(如果存在的話)控制?？梢該诫s硼達到1021原子/cc以增強SiGe的氧化。鍺的量提供了氧化速率的相應增加。硼的量提供了如圖4所示的氧化速率的相應增加。在圖4中，縱坐標代表氧化速率(埃/min)，橫坐標代表硼濃度(cm-3)。曲線41顯示出在700℃氧氣中1個大氣壓力下硅氧化速率與硼濃度的函數(shù)關系。曲線42顯示出在600℃氧氣和水蒸氣中10個大氣壓力也稱做高壓氧化(HIPOX)下硅氧化速率與硼濃度的函數(shù)關系。曲線43顯示出在700℃氧氣和水蒸氣中10個大氣壓力下硅氧化速率與硼濃度的函數(shù)關系。HIPOX可以發(fā)生在含氧的環(huán)境中在1到20個大氣壓力范圍內(nèi)的壓力，通常為12個大氣壓力。Ge和B的存在提供了氧化速率的累積增加。由此層16內(nèi)SiGe中Ge組分的三維分布和層14、16和20中硼濃度的三維分布提供了作為時間函數(shù)的氧化物33和34的周邊表面或前緣35和36的預定分布。箭頭37和38示出了在掩模圖形29下延伸的氧化物33和34的各自長度l1和l2。相對于掩模圖形29層20’也被氧化，但由于較低的氧化速率在掩模圖形29下延伸少得多。對于Si和SiGe層的氧化，所得氧化材料的厚度如圖3所示增加(沒有按比例)。
通過繼續(xù)與時間成函數(shù)關系的一個或多個溫度的氧化步驟，可以確定或控制l1和l2，在層16和20的生長平面內(nèi)對于不變組分l1和l2相等。同樣可以確定或控制箭頭39示出的間距d。間距d允許與層16’和襯底14的歐姆接觸，以控制在層20’內(nèi)形成的場效應晶體管本體上的電壓，由此可以防止由堆積的電荷造成的浮體效應。一般來說，間距d小于FET的柵長度。當層20’與襯底14電隔離間距d為零的情況下，氧化物33和34可以結合在一起。
圖5為圖3實施例的制備樣品的透射電子顯微鏡(TEM)圖。圖5的顯示與圖3中基本上對應。在圖5中，l1和l2約0.17μm。間距d約0.15μm。掩模圖形29的寬度為0.5μm。在圖5中，使用了圖3中器件的相同參考數(shù)字，并相對于圖3引入了相同的材料。
圖6為FET52和53的剖面圖。在圖6中，與圖3所示的相同結構元件使用了相同的參考數(shù)字。去除可以為氮化硅的掩模圖形29(未顯示)。如二氧化硅的柵介質56可以形成在分別用于晶體管52和53的層20’上。多晶硅層可以形成在柵介質56上并構圖形成分別用于晶體管52和53的柵電極57。使用柵電極57，可以通過離子注入形成源區(qū)60和漏區(qū)61，形成延伸到氧化物32、33和34上表面的歐姆接觸注入。在形成自對準歐姆接觸注入之前，在柵電極57的側壁上形成柵側壁間隔層(未顯示)。由于延伸到氧化物32、33和34的歐姆接觸，與層16’的寄生結電容減少，是由于除了不存在p-n結，與Si相比氧化物的介質常數(shù)低三倍。對于0.13μm的溝道寬度，源區(qū)60和漏區(qū)61的寄生結電容小于0.02fF/μm2。通過定出源區(qū)60和漏區(qū)61下氧化物32、33和34的位置，隨著漏偏壓增加，可以防止耗盡區(qū)延伸進入溝道內(nèi)，短溝道效應減少。FET52可以為n型并且FET53可以為p型形成CMOS電路。通過在離子注入期間劃分出保留用于相反摻雜劑的其它FET，每個FET源和漏可以用合適的摻雜劑摻雜。CMOS電路在本領域已公知，其中一個FET的漏區(qū)通過引線66連接到另一個FET的源區(qū)形成輸出。柵電極通過引線67連接起來形成輸入。地和電源電壓通過引線68和69連接到各FET的剩余源和漏。
圖7為除了氧化物33和34除去之外與圖3所示的結構類似的層疊結構70的剖面圖。通過如用緩沖的HF腐蝕除去氧化物33和34。
除去氧化物33和34之后，露出的層14、16’和20’暴露到氧化環(huán)境，重新開始層16’的氧化，并根據(jù)氧化速率氧化較小程度的層14和20’。氧化物33和34起阻止或降低層16’氧化的作用。由此除去氧化物33和34，加速了層16’的氧化。
圖8為襯底14和層16’和20’進一步氧化為所示的氧化區(qū)77和78后層疊結構74的剖面圖。
去除氧化物和在氧化環(huán)境中氧化層疊結構的步驟重復多次。形成需要的結構后，可以使用如硅氧化物的介質填充在除去氧化物形成的空隙中?？梢允褂没瘜W機械工藝形成平面的上表面用于進一步的處理以形成有用的半導體器件。
在圖7和8中，與圖3的器件對應的結構使用了相同的參考數(shù)字。
雖然已介紹和示出了在單晶半導體層的區(qū)域下形成掩埋氧化區(qū)的工藝，該半導體層與襯底和亞微米溝道長度的FET結構的歐姆接觸應變或弛豫，用于器件和電路應用例如CMOS、MODFET、DRAM、SRAM、rf、BiCMOS和混合的DRAM和CMOS，在不脫離僅由附帶的權利要求書的范圍限定的本發(fā)明的廣闊范圍，本領域的技術人員顯然可以做出修改和變形。
權利要求
1．一種在單晶半導體層的區(qū)域下形成掩埋氧化區(qū)的方法，包括步驟選擇單晶硅襯底，在所述襯底的上表面上形成選自Si1-xGex和(Si(1-x)Gex)aC1-a構成的組的第一外延層，所述第一層具有第一氧化速率，在所述第一層上形成含硅的第二外延層，所述第二層具有小于所述第一氧化速率的第二氧化速率，在所述第二層上形成掩模，構圖所述掩模以在所述掩模內(nèi)形成開口，以及通過所述掩模開口氧化所述第二層和所述第一層，由此在所述第一和第二層內(nèi)形成氧化區(qū)，且所述氧化區(qū)的部分代替了所述第二層下的那部分所述第一層。
2．根據(jù)權利要求1的方法，特征在于所述氧化步驟繼續(xù)一段時間形成所述氧化區(qū)，且所述氧化區(qū)的所述部分在所述第二層下延伸預定距離。
3．根據(jù)權利要求2的方法，特征在于還包括使兩個掩模開口分開以在由預定距離隔開的所述第二層下提供所述氧化區(qū)的兩個各自部分的步驟。
4．根據(jù)權利要求1的方法，特征在于所述開口中的一個沿路徑延伸形成掩模圖形。
5．根據(jù)權利要求4的方法，特征在于所述掩模圖形選自由矩形、方形和圓形組成的組中。
6．根據(jù)權利要求1的方法，特征在于所述開口形成分別對應于有源MOS器件尺寸的所述掩模以外的多個矩形。
7．根據(jù)權利要求6的方法，特征在于所述掩模以外的所述多個矩形為1μm×1μm以下。
8．根據(jù)權利要求6的方法，特征在于所述氧化步驟繼續(xù)一段時間以在所述未氧化的第一外延層的所述矩形的中心內(nèi)留下有限的面積。
9．根據(jù)權利要求8的方法，特征在于還包括在所述第二層內(nèi)形成源和漏區(qū)以限定出所述第一外延層的所述有限面積上兩者之間的溝道以避免FET的浮體效應的步驟。
10．根據(jù)權利要求9的方法，特征在于還包括在所述溝道上形成柵介質和柵電極以便形成FET的步驟。
11．根據(jù)權利要求8的方法，特征在于還包括在所述氧化區(qū)上所述源和漏區(qū)內(nèi)形成歐姆接觸離子注入由此減少寄生結電容的步驟。
12．根據(jù)權利要求1的方法，特征在于所述氧化步驟包括在700℃到800℃溫度范圍內(nèi)的濕熱氧化。
13．根據(jù)權利要求1的方法，特征在于所述氧化步驟包括在650℃到800℃溫度范圍內(nèi)的高壓氧化(HIPOX)。
14．根據(jù)權利要求1的方法，特征在于還包括除去由所述氧化步驟形成的部分所述氧化物的步驟。
15．根據(jù)權利要求14的方法，特征在于還包括基本上除去全部由所述氧化步驟形成的所述氧化物的步驟。
16．根據(jù)權利要求14的方法，特征在于還包括所述除去步驟后繼續(xù)所述氧化步驟的步驟。
17．根據(jù)權利要求16的方法，特征在于還包括重復多次所述除去和氧化步驟的步驟。
18．根據(jù)權利要求1的方法，特征在于所述形成掩模的步驟包括形成氮化硅層的步驟。
19．根據(jù)權利要求1的方法，特征在于形成所述第一外延層的所述步驟包括形成漸變組分的層。
20．根據(jù)權利要求19的方法，特征在于形成所述第一外延層的所述步驟包括形成具有晶格參數(shù)大于所述第二層的晶格參數(shù)的上表面的層，以提供所述第二層內(nèi)的抗拉應變。
21．根據(jù)權利要求1的方法，特征在于形成所述第一外延層的所述步驟包括生長所述第一外延層直到其晶格常數(shù)弛豫到大于要形成的所述第二外延層的晶格常數(shù)的步驟，由此在抗拉應變下形成所述第二外延層時具有高電子和空穴遷移率。
22．根據(jù)權利要求1的方法，特征在于所述氧化步驟繼續(xù)一段時間形成所述氧化區(qū)向下延伸到所述襯底內(nèi)。
23．根據(jù)權利要求1的方法，特征在于還包括用硼摻雜所述第一層的區(qū)域以促進氧化速率的步驟。
24．根據(jù)權利要求1的方法，特征在于所述第一層Ge的組分漸變以促進氧化速率。
25．一種電子器件形成于其中的結構，包括單晶硅襯底，第一外延層，位于所述襯底的上表面上，選自Si1-xGex和(Si(1-x)Gex)aC1-a構成的組，所述第一層上含硅的第二單晶層，以及第一和第二氧化區(qū)相互分開，每個所述第一和第二氧化區(qū)在所述第二層下所述第一區(qū)內(nèi)延伸。
26．根據(jù)權利要求25的結構，特征在于所述第一和第二氧化區(qū)形成在所述第一外延層和所述第二單晶層內(nèi)。
27．根據(jù)權利要求25的結構，特征在于所述第一和第二氧化區(qū)在所述第一層內(nèi)分隔開0.01到0.5μm的范圍。
28．根據(jù)權利要求25的結構，特征在于所述第一和第二氧化區(qū)包圍部分所述第一層。
29．根據(jù)權利要求28的結構，特征在于所述第一層的所述包圍部分在它的上表面形成選自矩形、方形和圓形組成的組中的形狀。
30．根據(jù)權利要求29的結構，特征在于還包括多個所述第一層的所述包圍部分，每個所述第一層的所述包圍部分小于1μm×1μm。
31．根據(jù)權利要求28的結構，特征在于所述第一和第二氧化區(qū)之間的所述第二層在所述第一層的所述包圍部分下面并與之接觸。
32．根據(jù)權利要求25的結構，特征在于所述第一外延層包括Ge的組分漸變層。
33．根據(jù)權利要求25的結構，特征在于所述第一外延層包括硼摻雜。
34．根據(jù)權利要求25的結構，特征在于由于所述第一層的上表面的晶格參數(shù)，所述第二單晶層處于應力變形。
35．根據(jù)權利要求25的結構，特征在于所述第一和第二氧化區(qū)延伸穿過所述第一層進入所述襯底。
36．根據(jù)權利要求25的結構，特征在于還包括所述第一層內(nèi)分隔開的源和漏區(qū)，分別向下延伸到所述第一和第二氧化區(qū)的上表面，限定出所述第一層內(nèi)的溝道。
37．根據(jù)權利要求36的結構，特征在于還包括所述溝道上的介質和所述介質上的柵電極以形成場效應晶體管。
38．根據(jù)權利要求37的結構，特征在于還包括與所述源和漏的歐姆接觸，延伸到所述第一和第二氧化區(qū)的上表面。
39．根據(jù)權利要求37的結構，特征在于所述溝道處于應力變形。
40．根據(jù)權利要求37的結構，特征在于所述第二層具有與所述第一層內(nèi)所述溝道晶格應變的Ge的漸變組分。
41．根據(jù)權利要求37的結構，特征在于所述第一層弛豫。
42．根據(jù)權利要求37的結構，特征在于所述第一層與所述第一層相當。
43．根據(jù)權利要求37的結構，特征在于還包括分別為n型和p型的多個所述場效應晶體管。
44．根據(jù)權利要求43的結構，特征在于還包括形成互補金屬氧化物半導體(CMOS)電路的互連布線。
全文摘要
一種形成單晶半導體層下掩埋氧化區(qū)的方法,包括形成氧化速率與具有較快氧化速率的下層不同的外延層和通過掩模內(nèi)的開口氧化這些層的步驟。可以形成多個氧化物隔離的FET。本發(fā)明減少了源/漏寄生電容和短溝道效應,同時通過選擇性氧化半導體層隔離FET并消除了FET的浮體效應。
文檔編號H01L21/762GK1220489SQ98121348
公開日1999年6月23日 申請日期1998年10月15日 優(yōu)先權日1997年10月16日
發(fā)明者杰克·奧恩·楚, 哈里德·澤爾丁·伊斯梅爾, 基姆·楊·李, 約翰·阿爾布里奇特·奧特 申請人:國際商業(yè)機器公司