基于Flip-chip連接的集成電路封裝結(jié)構(gòu)及封裝工藝的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路封裝技術(shù)領(lǐng)域，具體涉及一種基于Flip-chip連接的集成電路封裝結(jié)構(gòu)及封裝工藝。
【背景技術(shù)】
[0002]集成電路扁平無引腳封裝(QFN/DFN)，在近幾年隨著通訊設(shè)備(如基站、交換機(jī))、智能手機(jī)、便攜式設(shè)備(如平板電腦)、可穿戴設(shè)備(如智能手表、智能眼鏡、智能手環(huán)等)的普及而迅速發(fā)展，特別適用于有高頻、高帶寬、低噪聲、高導(dǎo)熱、小體積、高速度等電性需求的大規(guī)模集成電路的封裝。集成電路扁平無引腳封裝(QFN/DFN)有效地利用了引線腳的封裝空間，從而大幅度地提高了封裝效率。該封裝由于引線短小、塑封體尺寸小、封裝體薄，可以使CPU體積縮小30%-50%，同時(shí)具有良好的散熱性能。傳統(tǒng)的集成電路扁平無引腳封裝封裝(QFN/DFN)主要存在以下不足:一是設(shè)計(jì)及制作周期長，成本比較高；二是凸點(diǎn)的排布以及I/O的密集程度受到框架設(shè)計(jì)及框架制造工藝的限制;三是框架在腐蝕變薄后，在模具內(nèi)有滑動的風(fēng)險(xiǎn)，封裝可靠性得不到保障；四是傳統(tǒng)的QFN/DFN產(chǎn)品厚度仍然比較大，無法滿足當(dāng)前的便攜式設(shè)備對小體積、高密度封裝的需求。傳統(tǒng)的基于Flip-chip的QFN/DFN工藝流程為:框架鍍銀—晶圓減薄—劃片—做金屬凸點(diǎn)—倒裝上芯—塑封—腐蝕框架—電鍍—切割—包裝。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供了一種基于Flip-chip連接的免貼膜、免電鍍的封裝件及其制作工藝，同時(shí)降低了塑封料壓力，增加了塑封料與金屬框架的接合面積，封裝可靠性大幅提升的基于Fl ip-chip連接的集成電路封裝結(jié)構(gòu)及封裝工藝。
[0004]—種基于Flip-chip連接的集成電路封裝結(jié)構(gòu)，其特征是:包括有芯片、設(shè)于芯片上的金屬凸點(diǎn)、鍍鎳鈀金層和倒角鍍銀層、塑封體;所述倒角鍍銀層為相互獨(dú)立的鍍銀層段，所述芯片上設(shè)有金屬凸點(diǎn)，金屬凸點(diǎn)、芯片、鍍鎳鈀金層和倒角鍍銀層塑封于塑封體中，金屬凸點(diǎn)、芯片、倒角鍍銀層和鍍鎳鈀金層構(gòu)成了電路的電源和信號通道。
[0005]—種基于Fl ip-chip連接的集成電路封裝工藝，其特征是:包括有如下步驟:
a.在引線框的框架上鍍鎳鈀金；
b.生長倒角鍍銀層；
c.對芯片進(jìn)行晶圓減??；
d.劃片；
e.在引線框架上制作金屬凸點(diǎn)；
f.采用倒裝方式安裝芯片于引線框上； g.對上述結(jié)構(gòu)進(jìn)行塑封； h腐蝕引線框的框架。
[0006]在上述工序完畢后，再對對塑封完畢的產(chǎn)品進(jìn)行切割并進(jìn)行包裝。
[0007]更進(jìn)一步的，b步驟中倒角鍍銀層是通過化學(xué)腐蝕法，使鍍鎳鈀金層之上的鍍銀層形成倒角凹槽。
[0008]本發(fā)明可以實(shí)現(xiàn)的有益效果:生產(chǎn)產(chǎn)品前不再需要根據(jù)芯片尺寸及電路連通方式設(shè)計(jì)框架圖形及加工框架，在引線框架制作過程中即可設(shè)計(jì)圖形，使用普通的金屬板即可制作產(chǎn)品，無需對金屬板進(jìn)行過多加工，制作周期短，極大降低成本。在很大程度上使目前集成電路扁平無引腳系列封裝件不再被框架設(shè)計(jì)及制作工藝所局限，使得產(chǎn)品在凸點(diǎn)的排布以及I/O的密集程度上得到極大的提升。同時(shí)，在鍍鎳鈀金層上鍍一層銀，并腐蝕成倒角形狀，塑封之后形成有效的防拖拉結(jié)構(gòu)，極大地降低了框架在腐蝕變薄后，在模具內(nèi)滑動的風(fēng)險(xiǎn)，本發(fā)明采用普通框架即可進(jìn)行產(chǎn)品制作流程，無需過多加工框架載體，縮短設(shè)計(jì)周期，降低成本。倒角鍍銀層和鍍鎳鈀金層厚度僅lum，大大降低了QFN/DFN封裝產(chǎn)品的厚度(QFN產(chǎn)品厚度可控制在0.35mm以內(nèi))，而傳統(tǒng)的QFN/DFN產(chǎn)品厚度在0.7mm以上。本發(fā)明提供的技術(shù)可使封裝體厚度減小100%。在凸點(diǎn)排布及I/O數(shù)不受框架設(shè)計(jì)及制作限制的前提下，實(shí)現(xiàn)了凸點(diǎn)排布可任意定義，更好地實(shí)現(xiàn)芯片與載體的互連。在鍍鎳鈀金層上鍍一層銀，并腐蝕成倒角形狀，塑封之后形成有效的防拖拉結(jié)構(gòu)，極大地降低了框架在腐蝕變薄后，在模具內(nèi)滑動的風(fēng)險(xiǎn)；同時(shí)，降低了塑封料壓力，增加了塑封料與金屬框架的接合面積，封裝可靠性大幅提升。本發(fā)明提供的封裝件將鍍鎳鈀金層作為與外部電路的信號連接通道，相當(dāng)于普通封裝的“管腳”，可以省去電鍍環(huán)節(jié)。傳統(tǒng)的QFN/DFN框架，為了防止塑封時(shí)發(fā)生“溢膠”，要在框架背面貼有一層膜;而本發(fā)明由于框架上面鍍了一層鎳鈀金，可以起到隔離塑封料的作用，塑封后腐蝕掉框架，同樣可以起到防止“溢膠”的作用，這樣就可以省去框架廠商“貼膜”的過程。由于本發(fā)明提供的封裝件可以免電鍍、免貼膜，生產(chǎn)成本可以大幅降低，產(chǎn)品更有競爭力。
【附圖說明】
[0009]圖1為引線框架剖面圖；
圖2為引線框架鍍鎳鈀金后剖面圖；
圖3為引線框架的鍍鎳鈀金層上鍍銀并腐蝕出倒角后的剖面圖；
圖4為芯片減薄劃片后的剖面圖；
圖5為芯片植金屬凸點(diǎn)后的剖面圖；
圖6為倒裝上芯后的剖面圖；
圖7為產(chǎn)品塑封后的剖面圖；
圖8為產(chǎn)品腐蝕框架后的剖面圖；
圖9為產(chǎn)品成品剖面圖。
【具體實(shí)施方式】
[0010]如圖9所示，一種基于Flip-Chip連接的免貼膜、免電鍍的封裝件，所述封裝件主要由金屬凸點(diǎn)2、芯片3、塑封體4、倒角鍍銀層5、鍍NiPdAu層6組成;所述倒角鍍銀層為相互獨(dú)立的鍍銀層段，所述芯片上植有金屬凸點(diǎn)，所述塑封體包圍了金屬凸點(diǎn)、芯片、鍍NiPdAu層和倒角鍍銀層，金屬凸點(diǎn)、芯片、倒角鍍銀層和鍍NiPdAu層構(gòu)成了電路的電源和信號通道。
[0011]—種基于Fl ip-chip連接的免貼膜、免電鍍的封裝件的主要工藝流程:框架鍍NiPdAu—生長倒角鍍銀層(通過腐蝕，使鍍NiPdAu層之上的鍍銀層形成如附圖3所示的倒角凹槽)—晶圓減薄—劃片—芯片做金屬凸點(diǎn)—倒裝上芯—塑封—腐蝕框架—切割—包裝。
[0012]如圖1至圖9所示，一種基于框架鍍銀技術(shù)采用Flip-chip連接方式的封裝件的制作工藝，按照以下步驟進(jìn)行:
1)框架鍍NiPdAu:在引線框架I的圖形部分鍍一層Ium的NiPdAu層6;
2)生長倒角鍍銀層:在NiPdAu層6上生長一層20?30um的銀層5，并腐蝕成倒角形狀；
3)晶圓減薄:減薄厚度50um?200um，粗糖度Ra0.10mm?0.05mm ；
4)劃片:150um以上晶圓同普通集成電路扁平封裝件劃片工藝，但厚度在150um以下晶圓，使用雙刀劃片機(jī)及其工藝；
5)芯片上做金屬凸點(diǎn)、上芯:在芯片3上用植球的方式作出金屬凸點(diǎn)2，倒裝上芯后經(jīng)過倒角鍍銀層及鍍NiPdAu與引線框架I連通；
6)塑封:同常規(guī)方法，塑封料填充滿倒角鍍銀層的凹槽，形成有效的防拖拉結(jié)構(gòu)，極大地提高了封裝可靠性；
7)框架腐蝕:用化學(xué)溶液腐蝕掉全部引線框架I，露出鍍NiPdAu層6；
8)切割、包裝同常規(guī)方法。
[0013]在凸點(diǎn)排布及I/O數(shù)不受框架設(shè)計(jì)及制作限制的前提下，本發(fā)明通過電鍍銀之后倒裝上芯的方法，實(shí)現(xiàn)了框架圖形設(shè)計(jì)可在框架制作時(shí)期就完成，縮短了制作周期，更好地實(shí)現(xiàn)芯片與載體的互聯(lián)，使I/O更加密集，成本更低。同時(shí)，增加了一層Ium的NiPdAu層，使生產(chǎn)時(shí)免電鍍;增加了一層20?30um的倒角鍍銀層，塑封之后，塑封料填充滿倒角鍍銀層的凹槽，形成有效的防拖拉結(jié)構(gòu)，同時(shí)降低了塑封料壓力，增加了塑封料與金屬框架的接合面積，提高了封裝的可靠性。
[0014]本發(fā)明提供的封裝件將鍍NiPdAu層作為與外部電路的信號連接通道，相當(dāng)于普通封裝的“管腳”，可以省去電鍍環(huán)節(jié)。傳統(tǒng)的QFN/DFN框架，為了防止塑封時(shí)發(fā)生“溢膠”，在框架背面貼有一層膜;而本發(fā)明由于框架上面鍍了一層NiPdAu，可以起到隔離塑封料的作用，塑封后腐蝕掉框架，同樣可以起到防止“溢膠”的作用，這樣就可以省去框架廠商“貼膜”的過程。由于本發(fā)明提供的封裝件免電鍍、免貼膜，生產(chǎn)成本可以大幅降低，產(chǎn)品更有競爭力。
【主權(quán)項(xiàng)】
1.一種基于Flip-Chip連接的集成電路封裝結(jié)構(gòu)，其特征是:包括有芯片、設(shè)于芯片上的金屬凸點(diǎn)、鍍鎳鈀金層和倒角鍍銀層、塑封體;所述倒角鍍銀層為相互獨(dú)立的鍍銀層段，所述芯片上設(shè)有金屬凸點(diǎn)，金屬凸點(diǎn)、芯片、鍍鎳鈀金層和倒角鍍銀層塑封于塑封體中，金屬凸點(diǎn)、芯片、倒角鍍銀層和鍍鎳鈀金層構(gòu)成了電路的電源和信號通道。2.—種基于Fl ip-chip連接的集成電路封裝工藝，其特征是:包括有如下步驟: a.在引線框的框架上鍍鎳鈀金； b.生長倒角鍍銀層； c.對芯片進(jìn)行晶圓減薄； d.劃片； e.在引線框架上制作金屬凸點(diǎn)； f.采用倒裝方式安裝芯片于引線框上； g.對上述結(jié)構(gòu)進(jìn)行塑封； h.腐蝕引線框的框架。3.根據(jù)權(quán)利要求2所述的一種基于Flip-chip連接的集成電路封裝工藝，其特征是:b步驟中倒角鍍銀層是通過化學(xué)腐蝕法，使鍍鎳鈀金層之上的鍍銀層形成倒角凹槽。
【專利摘要】本發(fā)明提供了一種基于Flip-chip連接的集成電路封裝結(jié)構(gòu)及封裝工藝，包括有芯片、設(shè)于芯片上的金屬凸點(diǎn)、鍍鎳鈀金層和倒角鍍銀層、塑封體；所述倒角鍍銀層為相互獨(dú)立的鍍銀層段，所述芯片上設(shè)有金屬凸點(diǎn)，金屬凸點(diǎn)、芯片、鍍鎳鈀金層和倒角鍍銀層塑封于塑封體中，金屬凸點(diǎn)、芯片、倒角鍍銀層和鍍鎳鈀金層構(gòu)成了電路的電源和信號通道。本發(fā)明同時(shí)提供了上述結(jié)構(gòu)的封裝工藝；極大地降低了框架在腐蝕變薄后，在模具內(nèi)滑動的風(fēng)險(xiǎn)；同時(shí)，降低了塑封料壓力，適用于集成電路封裝中應(yīng)用。
【IPC分類】H01L21/48, H01L23/495, H01L21/60
【公開號】CN105551971
【申請?zhí)枴緾N201510895922
【發(fā)明人】劉興波, 梁大鐘, 宋波
【申請人】廣東氣派科技有限公司
【公開日】2016年5月4日
【申請日】2015年12月8日