Jfet及其制造方法
【專利摘要】本發(fā)明公開了一種JFET，JFET集成于LDMOS中，JFET的柵極區(qū)埋在JFET的漂移區(qū)中；由橫向位置和JFET的柵極區(qū)相同的JFET的漂移區(qū)組成JFET的溝道區(qū)，JFET的柵極區(qū)在溝道區(qū)中呈懸浮式結(jié)構(gòu)，JFET的溝道區(qū)在縱向上被柵極區(qū)隔開成上溝道區(qū)和下溝道區(qū)，JFET的溝道區(qū)的寬度為上下溝道區(qū)的寬度和。本發(fā)明能在柵極區(qū)的結(jié)深發(fā)生改變時，使溝道區(qū)的寬度保持不變，從而能使器件的夾斷電壓和導(dǎo)通電流保持不變，提高器件的性能的均勻性。
【專利說明】
JFET及其制造方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種結(jié)型場效應(yīng)晶體管(JFET)。本發(fā)明還涉及一種JFET的制造方法。
【背景技術(shù)】
[0002]JFET是采用PN結(jié)作為器件的柵控制溝道的開通和截止，當柵上加PN結(jié)負偏壓，PN結(jié)兩邊耗盡，當溝道被完全耗盡，器件處于溝道夾斷狀態(tài)，器件截止。反之，器件導(dǎo)通。
[0003]超高壓結(jié)型場效應(yīng)晶體管需要漏端能承受高壓，通常利用高壓橫向擴散場效應(yīng)晶體管(LDMOS)的漂移區(qū)作為JFET的漂移區(qū)承受高壓，高壓LDMOS的溝道作為JFET的柵，這樣既能制作出超高壓JFET，又能與高壓LDMOS共享光刻版，節(jié)約工藝成本。
[0004]以N型JFET為例，JFET的柵極區(qū)通常為LDMOS的由P阱組成的溝道區(qū)，JFET的溝道區(qū)為P阱和P型襯底之間的N型漂移區(qū)。JFET在溝道夾斷時，需要在源極加正電壓或者在柵極加負電壓，使得N型溝道區(qū)域全部耗盡，以阻止源漏間的開啟，使溝道夾斷。當P阱的深度發(fā)生變化，其下面的N型JFET溝道寬度就隨之變化，并造成器件的夾斷電壓和導(dǎo)通電流發(fā)生波動。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題是提供一種JFET，能在柵極區(qū)的結(jié)深發(fā)生改變時，使器件的夾斷電壓和導(dǎo)通電流保持不變，提高器件的性能的均勻性。為此，本發(fā)明還提供一種JFET的制造方法。
[0006]為解決上述技術(shù)問題，本發(fā)明提供的JFET集成于LDMOS中，所述JFET的漂移區(qū)為第一導(dǎo)電類型摻雜且形成于第二導(dǎo)電類型襯底中，所述JFET的柵極區(qū)為第二導(dǎo)電類型摻雜，所述JFET的柵極區(qū)埋在所述JFET的漂移區(qū)中。
[0007]所述JFET的漏區(qū)由形成于所述柵極區(qū)第一側(cè)外的所述JFET的漂移區(qū)表面的第一導(dǎo)電類型重摻雜區(qū)組成，所述JFET的源區(qū)由形成于所述柵極區(qū)第二側(cè)外的所述JFET的漂移區(qū)表面的第一導(dǎo)電類型重摻雜區(qū)組成;所述LDMOS的漂移區(qū)和所述柵極區(qū)第一側(cè)外的所述JFET的漂移區(qū)共用，所述LDMOS的漏區(qū)和所述JFET的漏區(qū)共用。
[0008]由橫向位置和所述JFET的柵極區(qū)相同的所述JFET的漂移區(qū)組成所述JFET的溝道區(qū)，所述JFET的柵極區(qū)在所述JFET的溝道區(qū)中呈懸浮式結(jié)構(gòu)，所述JFET的溝道區(qū)在縱向上被所述JFEFT的柵極區(qū)隔開成上溝道區(qū)和下溝道區(qū)，所述JFET的溝道區(qū)的寬度為所述上溝道區(qū)和所述下溝道區(qū)的寬度和。
[0009]所述JFET的柵極區(qū)的懸浮區(qū)域深度發(fā)生變化時，所述上溝道區(qū)和所述下溝道區(qū)的寬度變化正好抵消使所述JFET的溝道區(qū)的寬度保持不變，用以提高所述JFET的性能的均勻性。
[0010]進一步的改進是，所述JFET的夾斷電壓通過所述JFET的柵極區(qū)的雜質(zhì)濃度和所述JFET的溝道區(qū)的雜質(zhì)濃度調(diào)節(jié)。
[0011]進一步的改進是，所述JFET的漂移區(qū)由第一導(dǎo)電類型深阱組成。
[0012]進一步的改進是，所述JFET的柵極區(qū)由第二導(dǎo)電類型深阱組成。
[0013]進一步的改進是，所述JFET的柵極區(qū)的深阱采用離子注入且不經(jīng)過熱退火推阱形成。
[0014]進一步的改進是，所述JFET的漂移區(qū)由第一導(dǎo)電類型外延層組成。
[0015]進一步的改進是，所述JFET的柵極區(qū)由第二導(dǎo)電類型深阱組成。
[0016]進一步的改進是，所述JFET的漂移區(qū)的外延層通過兩次外延形成，所述JFET的柵極區(qū)通過在第一次外延之后進行離子注入形成，之后再進行第二次外延。
[0017]進一步的改進是，所述JFET的柵極區(qū)由多級柵極子區(qū)組成，各級所述柵極子區(qū)在縱向上相互隔離且都呈懸浮結(jié)構(gòu)。
[0018]進一步的改進是，在保證所述JFET的柵極區(qū)的摻雜濃度不變的情況下，通過調(diào)節(jié)所述柵極子區(qū)的級數(shù)調(diào)節(jié)所述JFET的夾斷電壓。
[0019]進一步的改進是，所述上溝道區(qū)的寬度大于所述下溝道區(qū)的寬度，用以減少所述第二導(dǎo)電類型襯底的電阻率波動對所述JFET的夾斷電壓的影響。
[0020]進一步的改進是，所述JFET的柵極區(qū)的摻雜區(qū)延伸到所述JFET的外圍并在所述JFET的外圍引出和所述JFET的柵極區(qū)相連的柵極;或者，所述JFET的柵極區(qū)為不和電極連接的懸空結(jié)構(gòu)。
[0021]進一步的改進是，通過減少所述JFET的柵極區(qū)橫向尺寸減小所述JFET的柵極區(qū)和溝道區(qū)的寄生電容。
[0022]進一步的改進是，所述JFET為N型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或者，所述JFET為P型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
[0023]為解決上述技術(shù)問題，本發(fā)明提供的JFET的制造方法中JFET集成于LDMOS中，包括如下步驟:
[0024]步驟一、在第二導(dǎo)電類型半導(dǎo)體襯底中形成所述JFET的第一導(dǎo)電類型摻雜的漂移區(qū)。
[0025]步驟二、形成所述JFET的柵極區(qū)，所述JFET的柵極區(qū)為第二導(dǎo)電類型摻雜，所述JFET的柵極區(qū)埋在所述JFET的漂移區(qū)中，所述JFET的柵極區(qū)的橫向位置通過光刻定義。
[0026]由橫向位置和所述JFET的柵極區(qū)相同的所述JFET的漂移區(qū)組成所述JFET的溝道區(qū)，所述JFET的柵極區(qū)在所述JFET的溝道區(qū)中呈懸浮式結(jié)構(gòu)，所述JFET的溝道區(qū)在縱向上被所述JFEFT的柵極區(qū)隔開成上溝道區(qū)和下溝道區(qū)，所述JFET的溝道區(qū)的寬度為所述上溝道區(qū)和所述下溝道區(qū)的寬度和。
[0027]所述JFET的柵極區(qū)的懸浮區(qū)域深度發(fā)生變化時，所述上溝道區(qū)和所述下溝道區(qū)的寬度變化正好抵消使所述JFET的溝道區(qū)的寬度保持不變，用以提高所述JFET的性能的均勻性。
[0028]步驟三、進行第一導(dǎo)電類型重摻雜注入形成所述JFET的源區(qū)和漏區(qū)。
[0029]所述JFET的漏區(qū)形成于所述柵極區(qū)第一側(cè)外的所述JFET的漂移區(qū)表面，所述JFET的源區(qū)形成于所述柵極區(qū)第二側(cè)外的所述JFET的漂移區(qū)表面;所述LDMOS的漂移區(qū)和所述柵極區(qū)第一側(cè)外的所述JFET的漂移區(qū)共用，所述LDMOS的漏區(qū)和所述JFET的漏區(qū)共用。
[0030]進一步的改進是，步驟一中的所述JFET的漂移區(qū)采用第一導(dǎo)電類型深阱工藝形成。
[0031]進一步的改進是，步驟二中所述JFET的柵極區(qū)采用第二導(dǎo)電類型深阱工藝形成。
[0032]進一步的改進是，所述JFET的柵極區(qū)的深阱采用離子注入且不經(jīng)過熱退火推阱形成。
[0033]進一步的改進是，步驟一中的所述JFET的漂移區(qū)采用第一導(dǎo)電類型外延工藝生長形成。
[0034]進一步的改進是，所述JFET的柵極區(qū)采用第二導(dǎo)電類型深阱工藝形成。
[0035]進一步的改進是，所述JFET的漂移區(qū)的外延層通過兩次外延形成，所述JFET的柵極區(qū)通過在第一次外延之后進行離子注入形成，之后再進行第二次外延。
[0036]進一步的改進是，所述JFET的柵極區(qū)由多級柵極子區(qū)組成，各級所述柵極子區(qū)在縱向上相互隔離且都呈懸浮結(jié)構(gòu)，所述JFET的柵極區(qū)的各級所述柵極子區(qū)采用注入能量不同的離子注入且不經(jīng)過熱退火推阱形成。
[0037]進一步的改進是，所述JFET的柵極區(qū)由多級柵極子區(qū)組成，各級所述柵極子區(qū)在縱向上相互隔離且都呈懸浮結(jié)構(gòu)；所述JFET的漂移區(qū)的外延層通過多次外延形成，所述JFET的柵極區(qū)的各級所述柵極子區(qū)通過在每次外延之后進行離子注入形成，之后再進行下一次外延。
[0038]本發(fā)明通過將JFET的柵極區(qū)設(shè)置為懸浮式結(jié)構(gòu)，使得JFET的柵極區(qū)的上下漂移區(qū)都為溝道區(qū)的組成部分，只有當JFET的柵極區(qū)的上下方溝道區(qū)都耗盡時溝道才被夾斷，本發(fā)明這種結(jié)構(gòu)使得:當JFET的柵極區(qū)的結(jié)深變化時，僅為JFET的柵極區(qū)在溝道區(qū)的中懸浮位置發(fā)生變化，并不影響到由上下溝道區(qū)的寬度總和，故本發(fā)明能夠?qū)崿F(xiàn)使JFET的溝道區(qū)的寬度保持不變;而JFET的溝道區(qū)的寬度保持不變能夠使JFET的夾斷電壓和導(dǎo)通電流也不變，從而能提高JFET的性能的均勻性。
【附圖說明】
[0039]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0040]圖1是現(xiàn)有JFET的結(jié)構(gòu)示意圖；
[0041 ]圖2是本發(fā)明實施例JFET的結(jié)構(gòu)示意圖。
【具體實施方式】
[0042]如圖1所示，是現(xiàn)有JFET的結(jié)構(gòu)示意圖；JFET集成在LDMOS中，以N型器件為例，在P型半導(dǎo)體襯底如P型硅襯底101中形成有N型深阱102，在形成有N型深阱102的P型硅襯底101表面形成有場氧化層103。？型阱區(qū)104形成有N型深阱102中，P型阱區(qū)104同時作為LDMOS的溝道區(qū)和JFET的柵極區(qū)；在場氧化層103的底部的N型深阱102的表面形成有PTOP層105。JFET和LDMOS共用的N+摻雜的漏區(qū)108形成于N型深阱102的表面JFET和LDMOS共用的漂移區(qū)由漏區(qū)108和P型阱區(qū)104之間的N型深阱102組成，其中PTOP層105用于降低LDMOS的漂移區(qū)的表面電場。P型阱區(qū)104正下方的N型深阱102組成JFET的溝道區(qū)，如虛線框106所示。
[0043]JFET的源區(qū)111由形成于N型深阱102的表面的N+區(qū)組成；柵介質(zhì)層如柵氧化層和多晶硅柵107形成于P型阱區(qū)104的表面并延伸到場氧化層103的表面上。LDMOS的源區(qū)109由形成于P型阱區(qū)104表面的N+區(qū)組成，溝道引出區(qū)110由形成于P型阱區(qū)104表面的P+區(qū)組成；在N型深阱102外的P型硅襯底101表面形成有由P+區(qū)組成的襯底引出區(qū)112。
[0044]層間膜覆蓋在器件的正面，在接觸孔113穿過層間膜實現(xiàn)底部摻雜區(qū)和正面金屬層114的連接，正面金屬層114圖形化后形成電極結(jié)構(gòu)。其中，漏區(qū)108通過接觸孔113引出JFET和LDMOS共用的漏極，同時，形成于場氧化層103表面的多晶硅場板107a也通過接觸孔113連接到漏極；多晶硅柵107通過接觸孔113連接到LDMOS的柵極;LDMOS的源區(qū)109和溝道引出區(qū)110分別通過接觸孔113連接到LDMOS的源極，LDMOS的源極同時作為JFET的柵極；JFET的源區(qū)111通過接觸孔113連接到JFET的源極;襯底引出區(qū)112通過接觸孔113連接到襯底電極。
[0045]圖1所示的結(jié)構(gòu)中，P型阱區(qū)104的形成工藝中采用了離子注入和高溫推阱工藝，P型阱區(qū)104的結(jié)深并不穩(wěn)定，同一 P型半導(dǎo)體襯底101的不同位置處的P型阱區(qū)104的結(jié)深會有差異，不同P型半導(dǎo)體襯底101之間采用相同工藝條件形成的P型阱區(qū)104的結(jié)深根據(jù)會有差異；圖1中的標記104a表示的P型阱區(qū)的結(jié)深大于P型阱區(qū)104，可知，P型阱區(qū)104a底部的溝道區(qū)的寬度要小于P型阱區(qū)104底部的溝道區(qū)的寬度，所以現(xiàn)有JFET的溝道區(qū)的寬度會隨著P型阱區(qū)104的結(jié)深而變化，而JFET的溝道區(qū)的寬度不同時器件的夾斷電壓和導(dǎo)通電流也會不同，所以現(xiàn)有結(jié)構(gòu)容易造成JFET的夾斷電壓和導(dǎo)通電流發(fā)生波動，也即采用相同的工藝形成于同一或不同P型半導(dǎo)體襯底101上的不同JFET之間的夾斷電壓和導(dǎo)通電流會有差異，JFET的性能的均勻性較差。
[0046]如圖2所示，是本發(fā)明實施例JFET的結(jié)構(gòu)示意圖，本發(fā)明實施例以N型JFET為例進行說明，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型，本發(fā)明實施例JFET集成于LDMOS中，所述JFET的漂移區(qū)2為N型摻雜且形成于P型襯底如硅襯底I中，所述JFET的柵極區(qū)4為P型摻雜，所述JFET的柵極區(qū)4埋在所述JFET的漂移區(qū)2中。
[0047]所述JFET的漏區(qū)7由形成于所述柵極區(qū)4第一側(cè)外的所述JFET的漂移區(qū)2表面的N型重摻雜區(qū)即N+區(qū)組成，所述JFET的源區(qū)8由形成于所述柵極區(qū)4第二側(cè)外的所述JFET的漂移區(qū)2表面的N型重摻雜區(qū)組成;所述LDMOS的漂移區(qū)和所述柵極區(qū)4第一側(cè)外的所述JFET的漂移區(qū)2共用，所述LDMOS的漏區(qū)7和所述JFET的漏區(qū)7共用。本發(fā)明實施例中，在所述柵極區(qū)4第一側(cè)外的所述JFET的漂移區(qū)2表面還形成場氧3，在場氧3底部的漂移區(qū)2的表面形成有用于降低表面電場的P型表面層即PTOP層5;場氧3能為淺溝槽場氧或局部場氧；在場氧3的頂部表面形成有多晶娃場板10。
[0048]由橫向位置和所述JFET的柵極區(qū)4相同的所述JFET的漂移區(qū)2組成所述JFET的溝道區(qū)，所述JFET的柵極區(qū)4在所述JFET的溝道區(qū)中呈懸浮式結(jié)構(gòu)，所述JFET的溝道區(qū)在縱向上被所述JFEFT的柵極區(qū)4隔開成上溝道區(qū)和下溝道區(qū)，所述JFET的溝道區(qū)的寬度為所述上溝道區(qū)和所述下溝道區(qū)的寬度和，其中上溝道區(qū)如虛線框6a所示，下溝道區(qū)如虛線款6b所不O
[0049]所述JFET的柵極區(qū)4的懸浮區(qū)域深度發(fā)生變化時，所述上溝道區(qū)和所述下溝道區(qū)的寬度變化正好抵消使所述JFET的溝道區(qū)的寬度保持不變，這樣能使JFET的夾斷電壓和導(dǎo)通電流保持不變，用以提高所述JFET的性能的均勻性。
[0050]所述JFET的夾斷電壓通過所述JFET的柵極區(qū)4的雜質(zhì)濃度和所述JFET的溝道區(qū)的雜質(zhì)濃度調(diào)節(jié)。
[0051]本發(fā)明實施例中，所述JFET的漂移區(qū)2由N型深阱組成。所述JFET的柵極區(qū)4由P型深阱組成。所述JFET的柵極區(qū)4的深阱采用離子注入且不經(jīng)過熱退火推阱形成。這樣，當所述JFET的柵極區(qū)4的深阱的離子注入工藝出現(xiàn)偏差而使所述JFET的柵極區(qū)4的結(jié)深出現(xiàn)變化時，并不會影響到溝道區(qū)的寬度變化，從而能提高JFET的性能的均勻性，均勻性是指采用相同的工藝在不同硅襯底I上或同一硅襯底I的不同區(qū)域上形成的JFET的性能較為一致，不會因為工藝偏差而使JFET的性能如夾斷電壓或?qū)娏鳟a(chǎn)生較大變化;其中工藝偏差是客觀存在的問題，即當采用相同的工藝時，在不同硅襯底I上或同一硅襯底I的不同區(qū)域上形成的結(jié)構(gòu)會由一定的差別。
[0052]根據(jù)實驗結(jié)果，本發(fā)明實施例JFET的夾斷電壓的均勻性比常規(guī)器件提高3倍。
[0053]根據(jù)TCAD模擬結(jié)果，當柵極離子注入能量提高或減小10keV時，夾斷電壓只改變
0.3V，而常規(guī)器件的夾斷電壓改變4V。
[0054]在其它實施例中，也能為:所述JFET的漂移區(qū)2由N型外延層組成;所述JFET的柵極區(qū)4由P型深阱組成;所述JFET的漂移區(qū)2的外延層通過兩次外延形成，所述JFET的柵極區(qū)4通過在第一次外延之后進行離子注入形成，之后再進行第二次外延。
[0055]較佳選擇為，所述上溝道區(qū)的寬度大于所述下溝道區(qū)的寬度，用以減少所述P型襯底I的電阻率波動對所述JFET的夾斷電壓的影響。
[0056]通過減少所述JFET的柵極區(qū)4橫向尺寸減小所述JFET的柵極區(qū)4和溝道區(qū)的寄生電容。
[0057]在器件的表面形成有層間膜，在層間膜中形成有接觸孔11，在層間膜表面形成有正面金屬層12，正面金屬層12圖形化后形成器件的電極:
[0058]其中所述漏區(qū)7通過接觸孔11連接到由正面金屬層12形成的所述LDMOS和所述JFET共用的漏極。
[0059]所述JFET的源區(qū)8通過接觸孔11連接到由正面金屬層12形成的所述JFET的源極。
[0060]所述多晶硅場板10也通過接觸孔11連接到由正面金屬層12形成的漏極。
[0061 ]本發(fā)明實施例中，所述JFET的柵極區(qū)4的摻雜區(qū)延伸到所述JFET的外圍并在所述JFET的外圍并通過接觸孔11和正面金屬層12引出和所述JFET的柵極區(qū)4相連的柵極。在其它實施例中也能為:所述JFET的柵極區(qū)4為不和電極連接的懸空結(jié)構(gòu)，所述JFET的柵極區(qū)4為不接電極的懸空結(jié)構(gòu)時會增加器件的延遲，效果沒有連接?xùn)艠O的好。
[0062]本發(fā)明實施例中，所述JFET的柵極區(qū)4僅為一個整體的懸浮區(qū)，在其它實施例中也能為:所述JFET的柵極區(qū)4由多級柵極子區(qū)組成，各級所述柵極子區(qū)在縱向上相互隔離且都呈懸浮結(jié)構(gòu)。在保證所述JFET的柵極區(qū)4的摻雜濃度不變的情況下，通過調(diào)節(jié)所述柵極子區(qū)的級數(shù)調(diào)節(jié)所述JFET的夾斷電壓。其中，多級柵極子區(qū)能夠采用多次不同注入能量的離子注入實現(xiàn);也能當所述JFET的漂移區(qū)2采用外延工藝形成時，通過多次外延實現(xiàn)JFET的漂移區(qū)2，所述JFET的柵極區(qū)4的各級所述柵極子區(qū)通過在每次外延之后進行離子注入形成，之后再進行下一次外延。
[0063]本發(fā)明實施例中以N型器件為例進行說明，將第一導(dǎo)電類型換為P型，第二導(dǎo)電類型換為N型就得到P型JFET所對應(yīng)的實施例，本文中對P型器件不再做詳細的說明。
[0064]本發(fā)明實施例JFET的制造方法中JFET集成于LDMOS中，包括如下步驟:
[0065 ]步驟一、在P型半導(dǎo)體襯底I中形成所述JFET的N型摻雜的漂移區(qū)2。
[0066]本發(fā)明實施例中，所述JFET的漂移區(qū)2采用N型深阱工藝形成;在其它實施例中也能為:所述JFET的漂移區(qū)2采用N型外延工藝生長形成。
[0067]之后，在靠近漏區(qū)7的所述JFET的漂移區(qū)2表面形成場氧3，所述場氧3采用淺溝槽隔離工藝或局部場氧工藝形成。在場氧3底部的漂移區(qū)2的表面形成用于降低表面電場的P型表面層即PTOP層5。
[0068]步驟二、形成所述JFET的柵極區(qū)4，所述JFET的柵極區(qū)4為P型摻雜，所述JFET的柵極區(qū)4埋在所述JFET的漂移區(qū)2中，所述JFET的柵極區(qū)4的橫向位置通過光刻定義。
[0069]本發(fā)明實施例中，所述JFET的柵極區(qū)4采用P型深阱工藝形成。所述JFET的柵極區(qū)4的深阱采用離子注入且不經(jīng)過熱退火推阱形成。在其它實施例中，當所述JFET的漂移區(qū)2采用N型外延工藝生長形成時，所述JFET的柵極區(qū)4采用P型深阱工藝形成，且所述JFET的漂移區(qū)2的外延層通過兩次外延形成，所述JFET的柵極區(qū)4通過在第一次外延之后進行離子注入形成，之后再進行第二次外延。
[0070]由橫向位置和所述JFET的柵極區(qū)4相同的所述JFET的漂移區(qū)2組成所述JFET的溝道區(qū)，所述JFET的柵極區(qū)4在所述JFET的溝道區(qū)中呈懸浮式結(jié)構(gòu)，所述JFET的溝道區(qū)在縱向上被所述JFEFT的柵極區(qū)4隔開成上溝道區(qū)和下溝道區(qū)，所述JFET的溝道區(qū)的寬度為所述上溝道區(qū)和所述下溝道區(qū)的寬度和。
[0071]所述JFET的柵極區(qū)4的懸浮區(qū)域深度發(fā)生變化時，所述上溝道區(qū)和所述下溝道區(qū)的寬度變化正好抵消使所述JFET的溝道區(qū)的寬度保持不變，用以提高所述JFET的性能的均勻性。
[0072]步驟三、進行N型重摻雜注入形成所述JFET的源區(qū)8和漏區(qū)7。
[0073]所述JFET的漏區(qū)7形成于所述柵極區(qū)4第一側(cè)外的所述JFET的漂移區(qū)2表面，所述JFET的源區(qū)8形成于所述柵極區(qū)4第二側(cè)外的所述JFET的漂移區(qū)2表面;所述LDMOS的漂移區(qū)和所述柵極區(qū)4第一側(cè)外的所述JFET的漂移區(qū)2共用，所述LDMOS的漏區(qū)7和所述JFET的漏區(qū)7共用。
[0074]還包括步驟:
[0075]在所述場氧3靠漏區(qū)7的一側(cè)的表面形成多晶娃場板1。
[0076]在器件的表面形成有層間膜，在層間膜中形成接觸孔11，在層間膜表面形成有正面金屬層12，對正面金屬層12圖形化形成器件的電極。具體包括:
[0077]其中所述漏區(qū)7通過接觸孔11連接到由正面金屬層12形成的所述LDMOS和所述JFET共用的漏極。
[0078]所述JFET的源區(qū)8通過接觸孔11連接到由正面金屬層12形成的所述JFET的源極。
[0079]所述多晶硅場板10也通過接觸孔11連接到由正面金屬層12形成的漏極。
[0080]本發(fā)明實施例中，所述JFET的柵極區(qū)4的摻雜區(qū)延伸到所述JFET的外圍并在所述JFET的外圍并通過接觸孔11和正面金屬層12引出和所述JFET的柵極區(qū)4相連的柵極。在其它實施例中也能為:所述JFET的柵極區(qū)4為不和電極連接的懸空結(jié)構(gòu)，所述JFET的柵極區(qū)4為不接電極的懸空結(jié)構(gòu)時會增加器件的延遲，效果沒有連接?xùn)艠O的好。
[0081]本發(fā)明實施例中，所述JFET的柵極區(qū)4僅為一個整體的懸浮區(qū)，在其它實施例中也能為:所述JFET的柵極區(qū)4由多級柵極子區(qū)組成，各級所述柵極子區(qū)在縱向上相互隔離且都呈懸浮結(jié)構(gòu)。在保證所述JFET的柵極區(qū)4的摻雜濃度不變的情況下，通過調(diào)節(jié)所述柵極子區(qū)的級數(shù)調(diào)節(jié)所述JFET的夾斷電壓。其中，多級柵極子區(qū)能夠在步驟二中采用多次不同注入能量的離子注入實現(xiàn);也能當所述JFET的漂移區(qū)2采用外延工藝形成時，通過多次外延實現(xiàn)JFET的漂移區(qū)2，所述JFET的柵極區(qū)4的各級所述柵極子區(qū)通過在每次外延之后進行離子注入形成，之后再進行下一次外延。
[0082]本發(fā)明實施例方法中以N型器件為例進行說明，將第一導(dǎo)電類型換為P型，第二導(dǎo)電類型換為N型就得到P型JFET所對應(yīng)的實施例方法，本文中對P型器件的制造方法不再做詳細的說明。
[0083]以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
【主權(quán)項】
1.一種JFET，其特征在于:JFET集成于LDMOS中，所述JFET的漂移區(qū)為第一導(dǎo)電類型摻雜且形成于第二導(dǎo)電類型襯底中，所述JFET的柵極區(qū)為第二導(dǎo)電類型摻雜，所述JFET的柵極區(qū)埋在所述JFET的漂移區(qū)中； 所述JFET的漏區(qū)由形成于所述柵極區(qū)第一側(cè)外的所述JFET的漂移區(qū)表面的第一導(dǎo)電類型重摻雜區(qū)組成，所述JFET的源區(qū)由形成于所述柵極區(qū)第二側(cè)外的所述JFET的漂移區(qū)表面的第一導(dǎo)電類型重摻雜區(qū)組成;所述LDMOS的漂移區(qū)和所述柵極區(qū)第一側(cè)外的所述JFET的漂移區(qū)共用，所述LDMOS的漏區(qū)和所述JFET的漏區(qū)共用； 由橫向位置和所述JFET的柵極區(qū)相同的所述JFET的漂移區(qū)組成所述JFET的溝道區(qū)，所述JFET的柵極區(qū)在所述JFET的溝道區(qū)中呈懸浮式結(jié)構(gòu)，所述JFET的溝道區(qū)在縱向上被所述JFEFT的柵極區(qū)隔開成上溝道區(qū)和下溝道區(qū)，所述JFET的溝道區(qū)的寬度為所述上溝道區(qū)和所述下溝道區(qū)的寬度和； 所述JFET的柵極區(qū)的懸浮區(qū)域深度發(fā)生變化時，所述上溝道區(qū)和所述下溝道區(qū)的寬度變化正好抵消使所述JFET的溝道區(qū)的寬度保持不變，用以提高所述JFET的性能的均勻性。2.如權(quán)利要求1所述的JFET，其特征在于:所述JFET的夾斷電壓通過所述JFET的柵極區(qū)的雜質(zhì)濃度和所述JFET的溝道區(qū)的雜質(zhì)濃度調(diào)節(jié)。3.如權(quán)利要求1所述的JFET，其特征在于:所述JFET的漂移區(qū)由第一導(dǎo)電類型深阱組成。4.如權(quán)利要求3所述的JFET，其特征在于:所述JFET的柵極區(qū)由第二導(dǎo)電類型深阱組成。5.如權(quán)利要求4所述的JFET，其特征在于:所述JFET的柵極區(qū)的深阱采用離子注入且不經(jīng)過熱退火推阱形成。6.如權(quán)利要求1所述的JFET，其特征在于:所述JFET的漂移區(qū)由第一導(dǎo)電類型外延層組成。7.如權(quán)利要求6所述的JFET，其特征在于:所述JFET的柵極區(qū)由第二導(dǎo)電類型深阱組成。8.如權(quán)利要求7所述的JFET，其特征在于:所述JFET的漂移區(qū)的外延層通過兩次外延形成，所述JFET的柵極區(qū)通過在第一次外延之后進行離子注入形成，之后再進行第二次外延。9.如權(quán)利要求1所述的JFET，其特征在于:所述JFET的柵極區(qū)由多級柵極子區(qū)組成，各級所述柵極子區(qū)在縱向上相互隔離且都呈懸浮結(jié)構(gòu)。10.如權(quán)利要求9所述的JFET，其特征在于:在保證所述JFET的柵極區(qū)的摻雜濃度不變的情況下，通過調(diào)節(jié)所述柵極子區(qū)的級數(shù)調(diào)節(jié)所述JFET的夾斷電壓。11.如權(quán)利要求1所述的JFET，其特征在于:所述上溝道區(qū)的寬度大于所述下溝道區(qū)的寬度，用以減少所述第二導(dǎo)電類型襯底的電阻率波動對所述JFET的夾斷電壓的影響。12.如權(quán)利要求1所述的JFET，其特征在于:所述JFET的柵極區(qū)的摻雜區(qū)延伸到所述JFET的外圍并在所述JFET的外圍引出和所述JFET的柵極區(qū)相連的柵極;或者，所述JFET的柵極區(qū)為不和電極連接的懸空結(jié)構(gòu)。13.如權(quán)利要求1所述的JFET，其特征在于:通過減少所述JFET的柵極區(qū)橫向尺寸減小所述JFET的柵極區(qū)和溝道區(qū)的寄生電容。14.如權(quán)利要求1所述的JFET，其特征在于:所述JFET為N型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型;或者，所述JFET為P型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。15.一種JFET的制造方法，其特征在于，JFET集成于LDMOS中，包括如下步驟: 步驟一、在第二導(dǎo)電類型半導(dǎo)體襯底中形成所述JFET的第一導(dǎo)電類型摻雜的漂移區(qū)； 步驟二、形成所述JFET的柵極區(qū)，所述JFET的柵極區(qū)為第二導(dǎo)電類型摻雜，所述JFET的柵極區(qū)埋在所述JFET的漂移區(qū)中，所述JFET的柵極區(qū)的橫向位置通過光刻定義； 由橫向位置和所述JFET的柵極區(qū)相同的所述JFET的漂移區(qū)組成所述JFET的溝道區(qū)，所述JFET的柵極區(qū)在所述JFET的溝道區(qū)中呈懸浮式結(jié)構(gòu)，所述JFET的溝道區(qū)在縱向上被所述JFEFT的柵極區(qū)隔開成上溝道區(qū)和下溝道區(qū)，所述JFET的溝道區(qū)的寬度為所述上溝道區(qū)和所述下溝道區(qū)的寬度和； 所述JFET的柵極區(qū)的懸浮區(qū)域深度發(fā)生變化時，所述上溝道區(qū)和所述下溝道區(qū)的寬度變化正好抵消使所述JFET的溝道區(qū)的寬度保持不變，用以提高所述JFET的性能的均勻性； 步驟三、進行第一導(dǎo)電類型重摻雜注入形成所述JFET的源區(qū)和漏區(qū)； 所述JFET的漏區(qū)形成于所述柵極區(qū)第一側(cè)外的所述JFET的漂移區(qū)表面，所述JFET的源區(qū)形成于所述柵極區(qū)第二側(cè)外的所述JFET的漂移區(qū)表面;所述LDMOS的漂移區(qū)和所述柵極區(qū)第一側(cè)外的所述JFET的漂移區(qū)共用，所述LDMOS的漏區(qū)和所述JFET的漏區(qū)共用。16.如權(quán)利要求15所述的JFET的制造方法，其特征在于:步驟一中的所述JFET的漂移區(qū)采用第一導(dǎo)電類型深阱工藝形成。17.如權(quán)利要求16所述的JFET的制造方法，其特征在于:步驟二中所述JFET的柵極區(qū)采用第二導(dǎo)電類型深阱工藝形成。18.如權(quán)利要求17所述的JFET的制造方法，其特征在于:所述JFET的柵極區(qū)的深阱采用離子注入且不經(jīng)過熱退火推阱形成。19.如權(quán)利要求15所述的JFET的制造方法，其特征在于:步驟一中的所述JFET的漂移區(qū)采用第一導(dǎo)電類型外延工藝生長形成。20.如權(quán)利要求19所述的JFET的制造方法，其特征在于:所述JFET的柵極區(qū)采用第二導(dǎo)電類型深阱工藝形成。21.如權(quán)利要求20所述的JFET的制造方法，其特征在于:所述JFET的漂移區(qū)的外延層通過兩次外延形成，所述JFET的柵極區(qū)通過在第一次外延之后進行離子注入形成，之后再進行第二次外延。22.如權(quán)利要求16所述的JFET的制造方法，其特征在于:所述JFET的柵極區(qū)由多級柵極子區(qū)組成，各級所述柵極子區(qū)在縱向上相互隔離且都呈懸浮結(jié)構(gòu)，所述JFET的柵極區(qū)的各級所述柵極子區(qū)采用注入能量不同的離子注入且不經(jīng)過熱退火推阱形成。23.如權(quán)利要求19所述的JFET的制造方法，其特征在于:所述JFET的柵極區(qū)由多級柵極子區(qū)組成，各級所述柵極子區(qū)在縱向上相互隔離且都呈懸浮結(jié)構(gòu)； 所述JFET的漂移區(qū)的外延層通過多次外延形成，所述JFET的柵極區(qū)的各級所述柵極子區(qū)通過在每次外延之后進行離子注入形成，之后再進行下一次外延。
【文檔編號】H01L29/808GK105845720SQ201610194142
【公開日】2016年8月10日
【申請日】2016年3月30日
【發(fā)明人】錢文生
【申請人】上海華虹宏力半導(dǎo)體制造有限公司