一種自對(duì)準(zhǔn)砷化鎵pmos器件的制作方法
【專利摘要】本發(fā)明提供了一種自對(duì)準(zhǔn)砷化鎵PMOS器件的制作方法，該制作方法步驟如下：(1)在砷化鎵溝道層上生長(zhǎng)SiO2介質(zhì)300納米；(2)刻蝕SiO2介質(zhì)層形成85度臺(tái)階；(3)在砷化鎵表面生長(zhǎng)氧化鋁介質(zhì)；(4)在SiO2側(cè)壁形成鈦柵金屬；(5)形成鎢柵金屬；(6)去掉柵金屬覆蓋區(qū)域以外的氧化鋁介質(zhì)和SiO2介質(zhì)；(9)自對(duì)準(zhǔn)離子注入，形成源漏區(qū)域；(10)在源漏區(qū)域沉積源漏金屬電極。
【專利說明】
一種自對(duì)準(zhǔn)砷化鎵PMOS器件的制作方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，具體涉及一種自對(duì)準(zhǔn)砷化鎵PMOS器件制作方法，應(yīng)用于高性能II1-V族半導(dǎo)體CMOS技術(shù)。
【背景技術(shù)】
[0002]m-V化合物半導(dǎo)體材料相對(duì)硅材料而言，具有高載流子迀移率、大的禁帶寬度等優(yōu)點(diǎn)，而且在熱學(xué)、光學(xué)和電磁學(xué)等方面都有很好的特性。缺乏與NMOS器件相匹配的PMOS器件一直是II1-V族半導(dǎo)體在大規(guī)模CMOS集成電路中的應(yīng)用的主要障礙之一。最新研究報(bào)道表明:源漏寄生電阻大是影響II1-V PMOS器件性能提升的一個(gè)重要因素。因此，需要一種新的途徑在II1-V族半導(dǎo)體器件結(jié)構(gòu)上實(shí)現(xiàn)自對(duì)準(zhǔn)的PMOS器件，降低PMOS器件的源漏寄生電阻，提高器件性能，以滿足高性能II1-V族半導(dǎo)體CMOS技術(shù)的要求。

【發(fā)明內(nèi)容】

[0003](一)要解決的技術(shù)問題
[0004]本發(fā)明的主要目的是提供一種自對(duì)準(zhǔn)砷化鎵PMOS器件制作方法，以實(shí)現(xiàn)以砷化鎵為溝道材料、雙柵金屬電極的自對(duì)準(zhǔn)PMOS器件，實(shí)現(xiàn)與高電子迀移率為溝道材料的II1-V族半導(dǎo)體NMOS器件相匹配，滿足高性能II1-V族半導(dǎo)體CMOS技術(shù)的要求。
[0005](二)技術(shù)方案
[0006]為達(dá)到上述目的，本發(fā)明提供了一種自對(duì)準(zhǔn)砷化鎵PMOS器件制作方法。其制作方法步驟依次是:
[0007](I)在一 N型摻雜的砷化鎵溝道層上生長(zhǎng)S12介質(zhì)300納米；
[0008](2)采用ICP刻蝕的方法，在S12介質(zhì)層上形成85度臺(tái)階；
[0009](3)對(duì)該樣品進(jìn)行表面清洗與鈍化，在表面生長(zhǎng)氧化鋁介質(zhì)3納米；
[0010](4)采用濺射的方法在樣品片上沉積鈦金屬60納米；
[0011](5)采用ICP刻蝕的方法刻蝕鈦金屬，在臺(tái)階側(cè)壁形成30納米厚度的柵金屬電極；
[0012](6)采用濺射的方法在樣品片上沉積鎢金屬60納米；
[0013](7)采用ICP刻蝕的方法刻蝕鎢金屬，在臺(tái)階側(cè)壁形成30納米厚度的柵金屬電極；
[0014](8)采用光刻膠掩膜、等離子體刻蝕的方法刻蝕去掉柵金屬以外的氧化鋁介質(zhì)和S12介質(zhì)；
[0015](9)對(duì)該樣品進(jìn)行自對(duì)準(zhǔn)離子注入，注入離子為Mg，并進(jìn)行注入激活，形成源漏區(qū)域；
[0016](1)在源漏區(qū)域沉積Pt/Ti/Au的源漏金屬電極。
[0017]在上述方案中，所述的N型摻雜的GaAs溝道層，摻雜雜質(zhì)為硅，摻雜濃度為3X1017cm-3;
[0018]在上述方案中，所述的S12介質(zhì)層的刻蝕采用ICP刻蝕系統(tǒng)進(jìn)行刻蝕；
[0019]在上述方案中，在生長(zhǎng)氧化鋁柵介質(zhì)前，對(duì)GaAs溝道表面進(jìn)行表面清洗和鈍化，以實(shí)現(xiàn)良好的無費(fèi)米能級(jí)釘扎的MOS界面；
[0020]在上述方案中，所述的柵金屬Ti是通過濺射的方式形成的，以保證有良好的側(cè)壁覆蓋性和側(cè)壁Ti金屬厚度；
[0021 ]在上述方案中，所述的柵金屬W是通過濺射的方式在形成的，以保證其在側(cè)壁的覆蓋性和側(cè)壁W金屬厚度；
[0022]在上述方案中，所述的氧化鋁和S12的去除都采用氟基等離子體刻蝕的方法，其中S12的去除采用低損傷刻蝕；
[0023]在上述方案中，所述的柵金屬電極分布為鈦金屬電極靠近源端，鎢金屬靠近漏端。
[0024](三)有益效果
[0025]從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果:
[0026]本發(fā)明提供的一種GaAs溝道PMOS器件的制作方法，利用GaP界面控制層技術(shù)鈍化界面處的懸掛鍵，實(shí)現(xiàn)低界面態(tài)密度，并降低溝道中載流子的散射，同時(shí)GaP界面層又是勢(shì)皇層，提高了溝道層中的二維電子氣濃度，實(shí)現(xiàn)高迀移率和高電子濃度雙重作用;采用鈹離子注入工藝使得器件整體的工藝溫度低于500°C，工藝兼容性良好；由于砷化鎵材料的電子迀移率和空穴迀移率相對(duì)比較均衡，所以發(fā)明這種GaAs溝道PMOS器件，以滿足高性能II1-V族半導(dǎo)體CMOS技術(shù)的要求。
【附圖說明】
[0027]圖1是本發(fā)明提供的GaAs溝道PMOS工藝流程圖；
[0028]圖2-11是本發(fā)明提高的GaAs溝道PMOS器件制作實(shí)施例圖；
[0029]其中101為砷化鎵溝道層，102為Si02掩膜層，103為氧化鋁介質(zhì)層，104為鈦柵金屬層，105為鎢柵金屬層，106為源漏離子注入?yún)^(qū)，107為源漏金屬電極。
【具體實(shí)施方式】
[0030]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。
[0031]如圖2-11所示，圖2-11是本實(shí)施例提供了一一種砷化鎵PMOS器件的制作方法。其制作步驟依次是:
[0032](I)如圖2所示，在N型摻雜的砷化鎵溝道(101)上形成300納米厚度的S12介質(zhì)，生長(zhǎng)方法為PECVD;
[0033](2)如圖3所示，采用ICP刻蝕的方法在S12介質(zhì)上形成一個(gè)形成85度的臺(tái)階；
[0034](3)如圖4所示，在樣品表面生長(zhǎng)氧化鋁介質(zhì)3納米，生長(zhǎng)方法為原子層沉積；
[0035](4)如圖5所示，在樣品表面采用濺射的方法在樣品片上沉積鈦金屬60納米；
[0036](5)如圖6所示，采用ICP刻蝕的方法刻蝕鈦金屬，在臺(tái)階側(cè)壁形成30納米厚度的柵金屬電極；
[0037](6)如圖7所示，在樣品片上，采用濺射的方法沉積鎢金屬60納米；
[0038](7)如圖8所示，采用ICP刻蝕的方法刻蝕鎢金屬，在臺(tái)階側(cè)壁形成30納米厚度的柵金屬電極；
[0039](8)如圖9所示，采用等離子體刻蝕的方法刻蝕去掉柵金屬以外的氧化鋁介質(zhì)和S12介質(zhì)；
[0040](9)如圖10所示，以柵金屬和光刻膠為掩膜，對(duì)該樣品進(jìn)行自對(duì)準(zhǔn)離子注入，注入離子為鎂，并進(jìn)行注入激活，形成源漏區(qū)域；
[0041](10)如圖11所示，在源漏區(qū)域沉積鉑/鈦/金(5/10/200納米)的源漏金屬電極。
[0042]在上述實(shí)施例中，Si02的去除采用ICP系統(tǒng)刻蝕，刻蝕氣體為CHF3，氣流量為30sccm，射頻功率為15瓦，ICP功率為150瓦，腔體壓力為0.8帕。
[0043]在上述實(shí)施例中，氧化鋁的去除采用ICP系統(tǒng)刻蝕，刻蝕氣體為CHF3，氣流量為30sccm，射頻功率為40瓦，ICP功率為180瓦，腔體壓力為0.8帕。
[0044]在上述實(shí)施例中，鈦金屬和鎢金屬的刻蝕都采用ICP系統(tǒng)，刻蝕氣體為SF6，氣流量為20sccm，射頻功率為20瓦，ICP功率為120瓦，腔體壓力為0.3帕。
[0045]在上述實(shí)施例中，鎂離子注入的劑量為IX 1013，能量為30KeV。
[0046]以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種自對(duì)準(zhǔn)砷化鎵PMOS器件的制作方法，其制作方法步驟依次是: (1)在N型砷化鎵溝道層上生長(zhǎng)S12介質(zhì)300納米； (2)刻蝕Si02介質(zhì)層形成85度臺(tái)階； (3)在砷化鎵表面生長(zhǎng)氧化鋁介質(zhì)； (4)沉積鈦金屬60納米； (5)采用ICP刻蝕鈦金屬，在臺(tái)階側(cè)壁形成鈦柵金屬； (6)沉積鎢金屬60納米； (7)采用ICP刻蝕鎢金屬，在臺(tái)階側(cè)壁形成鎢柵金屬； (8)去掉柵金屬覆蓋區(qū)域以外的氧化鋁介質(zhì)和S12介質(zhì)； (9)自對(duì)準(zhǔn)離子注入，形成源漏區(qū)域； (10)在源漏區(qū)域沉積源漏金屬電極。2.根據(jù)權(quán)利要求1所述的一種自對(duì)準(zhǔn)砷化鎵PMOS器件的制作方法，其特征在于所述柵介質(zhì)為氧化鋁，厚度為3納米。3.根據(jù)權(quán)利要求1所述的一種自對(duì)準(zhǔn)砷化鎵PMOS器件的制作方法，其特征在于所述鈦和鎢兩個(gè)柵金屬的寬度與柵介質(zhì)厚度共同決定了 MOS器件的柵長(zhǎng)。4.根據(jù)權(quán)利要求1所述的一種自對(duì)準(zhǔn)砷化鎵PMOS器件的制作方法，其特征在于所述鈦和鎢柵金屬都是采用磁控濺射的方法沉積，并采用ICP刻蝕的方法刻蝕成型。5.權(quán)利要求1所述的一種自對(duì)準(zhǔn)砷化鎵PMOS器件的制作方法，其特征在于所述鈦金屬和鎢金屬的寬度決定了砷化鎵PMOS器件的源漏間距。6.權(quán)利要求1所述的一種自對(duì)準(zhǔn)砷化鎵PMOS器件的制作方法，其特征在于所述鈦金屬端位于PMOS器件的源端。
【文檔編號(hào)】H01L21/768GK106024712SQ201610613870
【公開日】2016年10月12日
【申請(qǐng)日】2016年7月29日
【發(fā)明人】王勇, 王瑛, 丁超
【申請(qǐng)人】東莞華南設(shè)計(jì)創(chuàng)新院, 廣東工業(yè)大學(xué)