靜電放電保護(hù)器件的制造方法
【專利摘要】本發(fā)明公開(kāi)了一種靜電放電保護(hù)器件的制造方法。所述方法包括：在半導(dǎo)體襯底上形成第一埋層；在所述半導(dǎo)體襯底上形成第一外延層；在所述第一外延層中形成第一摻雜區(qū)；以及在所述第一外延層中形成圍繞所述第一摻雜區(qū)的第二摻雜區(qū)，其中，所述半導(dǎo)體襯底和所述第一摻雜區(qū)分別為第一摻雜類型，所述埋層和所述第一外延層為第二摻雜類型，所述第一摻雜類型和所述第二摻雜類型相反，采用相同的第一掩模形成所述第一摻雜區(qū)和所述第二摻雜區(qū)。該方法采用相同的掩模形成開(kāi)基極雙極晶體管的發(fā)射區(qū)，以及在發(fā)射區(qū)周?chē)纬勺钃鯎诫s區(qū)，從而可以降低制造成本且減小靜電放電保護(hù)器件的寄生電容。
【專利說(shuō)明】
靜電放電保護(hù)器件的制造方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及半導(dǎo)體器件及其制造方法，更具體地，涉及靜電放電(ESD)保護(hù)器件的 制造方法。
【背景技術(shù)】
[0002] 靜電放電（ESD)是集成電路芯片與外部物體之間的電荷釋放和轉(zhuǎn)移現(xiàn)象。由于在 短時(shí)間釋放大量電荷，因此ESD產(chǎn)生的能量遠(yuǎn)高于芯片的承受能力，可能導(dǎo)致芯片的功能暫 時(shí)失效甚至永久損壞。在芯片制造過(guò)程中，可以采用防靜電手環(huán)或防靜電服減小ESD的損 害。在芯片制造完成之后，由于芯片的使用環(huán)境差異大，因此芯片很容易受到與外部物體之 間的靜電放電的影響。在芯片中設(shè)備ESD保護(hù)器件以提供靜電釋放路徑，可以為芯片自身提 供有效的保護(hù)，從而提供集成電路芯片的可靠性和使用壽命。
[0003] 在現(xiàn)代的電子產(chǎn)品（例如智能手機(jī)、筆記本電腦、平板電腦和LED顯示器等）中，安 裝在印刷電路板(PCB)上的高速數(shù)據(jù)端口，例如HDMI、USB、DVI等，廣泛地采用ESD保護(hù)器件 提供保護(hù)。這些ESD保護(hù)器件或者是分立器件，或者集成在芯片內(nèi)部。對(duì)于高速數(shù)據(jù)端口的 保護(hù)，ESD保護(hù)器件必須具有高響應(yīng)速度。ESD保護(hù)器件的響應(yīng)速度主要受到自身電容的影 響。為了提高響應(yīng)速度，優(yōu)選地將ESD保護(hù)器件的電容設(shè)置為小于0.5pF。進(jìn)一步地，ESD保護(hù) 器件還應(yīng)當(dāng)具有高靜電放電能力。
[0004] 可以基于多種電路結(jié)構(gòu)實(shí)現(xiàn)ESD保護(hù)器件。圖1示出一種ESD保護(hù)器件的示意性電 路結(jié)構(gòu)。該ESD保護(hù)器件包括并聯(lián)連接在輸入輸出端I /0和接地端GND之間的開(kāi)基極雙極晶 體管(open base bipolar transistor)DT和整流二極管Dl。輸入輸出端I/O例如是高速數(shù) 據(jù)端口中的端子。開(kāi)基極雙極晶體管DT即基極開(kāi)路的NPN三極管。在ESD保護(hù)器件的斷開(kāi)狀 態(tài)，輸入輸出端I/O用于數(shù)據(jù)傳輸。在靜電釋放時(shí)，開(kāi)基極雙極晶體管DT在輸入輸出端I/O至 接地端GND的方向上導(dǎo)通，或者，整流器件Dl在接地端GND至輸入輸出端I/O的方向上導(dǎo)通， 從而提供靜電的放電路徑。
[0005] 圖2示出圖1所示的ESD保護(hù)器件的寄生電容的等效電路。在ESD保護(hù)器件中，開(kāi)基 極雙極晶體管DT的基板和發(fā)射極結(jié)可以等效為整流二極管，基極-集電極結(jié)可以等效為齊 納二極管。.整流二極管Dl的寄生電容表示為Cl，開(kāi)基極雙極晶體管DT中的基極-發(fā)射極結(jié) 電容表示為C2,基極-集電極結(jié)電容表示為CZ。為了獲得大的靜電釋放能力，基極-集電極的 摻雜濃度提高且結(jié)面積增加，從而開(kāi)基極雙極晶體管DT的寄生電容CZ比C2大得多。
[0006] 進(jìn)一步地，由于開(kāi)基極雙極晶體管DT和整流二極管Dl彼此并聯(lián)連接，開(kāi)基極雙極 晶體管DT的寄生電容C2和CZ串聯(lián)連接，該ESD保護(hù)器件的等效電容C (I/0-GND)~C1+C2。也 即，該ESD保護(hù)器件的等效電容主要決定于整流二極管Dl的寄生電容Cl和開(kāi)基極雙極晶體 管DT的等效電容C2。
[0007] 然而，現(xiàn)有制造方法在開(kāi)基極雙極晶體管DT中引入誘導(dǎo)摻雜區(qū)，使得開(kāi)基極雙極 晶體管DT的等效電容C2也增加。期望進(jìn)一步改進(jìn)ESD保護(hù)器件的制造方法以提高ESD保護(hù)器 件的響應(yīng)速度。

【發(fā)明內(nèi)容】

[0008] 有鑒于此，本發(fā)明提供一種ESD保護(hù)器件的制造方法，其中通過(guò)通過(guò)形成阻擋摻雜 區(qū)以減小ESD保護(hù)器件的寄生電容。
[0009] 本發(fā)明提供一種靜電放電保護(hù)器件的制造方法包括：
[0010]在半導(dǎo)體襯底上形成第一埋層；
[0011] 在所述半導(dǎo)體襯底上形成第一外延層；
[0012] 在所述第一外延層中形成第一摻雜區(qū)；以及
[0013] 在所述第一外延層中形成圍繞所述第一摻雜區(qū)的第二摻雜區(qū)，
[0014] 其中，所述半導(dǎo)體襯底和所述第一摻雜區(qū)分別為第一摻雜類型，所述埋層和所述 第一外延層為第二摻雜類型，所述第一摻雜類型和所述第二摻雜類型相反，采用相同的第 一掩模形成所述第一摻雜區(qū)和所述第二摻雜區(qū)。
[0015] 優(yōu)選地，在形成所述第一摻雜區(qū)的步驟之前，還包括:在所述第一外延層上形成所 述第一掩模，所述第一掩模具有與所述第一摻雜區(qū)相對(duì)應(yīng)的第一開(kāi)口。
[0016] 優(yōu)選地，在形成所述第一摻雜區(qū)的步驟和形成所述第二摻雜區(qū)的步驟之間，還包 括:擴(kuò)大所述第一開(kāi)口的尺寸，從而暴露所述第一外延層圍繞所述第一摻雜區(qū)的一部分表 面。
[0017] 優(yōu)選地，采用反應(yīng)離子蝕刻來(lái)擴(kuò)大所述第一開(kāi)口的尺寸。
[0018] 優(yōu)選地，所述半導(dǎo)體襯底和所述第一摻雜區(qū)分別作為開(kāi)基極雙極晶體管的集電區(qū) 和發(fā)射區(qū)，所述第一埋層和所述第一外延層共同作為所述開(kāi)基極雙極晶體管的基區(qū)。
[0019] 優(yōu)選地，所述制造方法還包括：
[0020] 在所述半導(dǎo)體襯底中形成第二埋層；
[0021 ]在所述半導(dǎo)體襯底上形成第二外延層；以及 [0022]在所述第二外延層中形成第三摻雜區(qū)，
[0023]其中，所述第二埋層和所述第二外延層為所述第一摻雜類型，所述第三摻雜區(qū)為 所述第二摻雜類型。
[0024] 優(yōu)選地，采用相同的外延生長(zhǎng)步驟形成所述第一外延層和所述第二外延層。
[0025] 優(yōu)選地，所述第一外延層和所述和二外延層分別由所述第一埋層和所述第二埋層 自慘雜。
[0026] 優(yōu)選地，所述第一外延層和所述第一摻雜區(qū)分別作為整流器件的陰極和陽(yáng)極。
[0027] 優(yōu)選地，在形成第一摻雜區(qū)的步驟、形成第二摻雜區(qū)的步驟和形成第三摻雜區(qū)的 步驟之后，還包括：
[0028] 在所述第一外延層、所述第一摻雜區(qū)、所述第二摻雜區(qū)和所述第三摻雜區(qū)的表面 形成層間介質(zhì)層；
[0029] 在所述層間介質(zhì)中形成分別到達(dá)所述第一摻雜區(qū)和所述第三摻雜區(qū)的導(dǎo)電通道；
[0030] 在所述層間介質(zhì)層上形成與所述導(dǎo)電通道電連接的第一電極；以及
[0031] 在所述半導(dǎo)體襯底與所述第一電極相對(duì)的表面上形成第二電極。
[0032] 優(yōu)選地，在形成第一摻雜區(qū)的步驟、形成第二摻雜區(qū)的步驟和形成第三摻雜區(qū)的 步驟之后，還包括：
[0033] 形成隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)從所述第一外延層和所述第二外延層的表面延伸至 所述半導(dǎo)體襯底中，以限定整流器件和開(kāi)基極雙極晶體管各自的有源區(qū)。
[0034] 根據(jù)本發(fā)明實(shí)施例的方法，采用相同的掩模形成開(kāi)基極雙極晶體管的發(fā)射區(qū)，以 及在發(fā)射區(qū)周?chē)纬勺钃鯎诫s區(qū)，從而可以降低制造成本且減小靜電放電保護(hù)器件的寄生 電容。
【附圖說(shuō)明】
[0035] 通過(guò)以下參照附圖對(duì)本發(fā)明實(shí)施例的描述，本發(fā)明的上述以及其他目的、特征和 優(yōu)點(diǎn)將更為清楚，在附圖中：
[0036]圖1示出一種ESD保護(hù)器件的示意性電路結(jié)構(gòu)；
[0037]圖2示出圖1所示的ESD保護(hù)器件的寄生電容的等效電路；
[0038]圖3至6分別示出根據(jù)現(xiàn)有技術(shù)的ESD保護(hù)器件的示意性結(jié)構(gòu)的截面圖；以及
[0039] 圖7a至7g分別示出根據(jù)本發(fā)明實(shí)施例的ESD保護(hù)器件制造方法不同階段的截面 圖。
【具體實(shí)施方式】
[0040] 以下將參照附圖更詳細(xì)地描述本發(fā)明。在各個(gè)附圖中，相同的元件采用類似的附 圖標(biāo)記來(lái)表示。為了清楚起見(jiàn)，附圖中的各個(gè)部分沒(méi)有按比例繪制。此外，可能未示出某些 公知的部分。為了簡(jiǎn)明起見(jiàn)，可以在一幅圖中描述經(jīng)過(guò)數(shù)個(gè)步驟后獲得的半導(dǎo)體結(jié)構(gòu)。
[0041] 應(yīng)當(dāng)理解，在描述器件的結(jié)構(gòu)時(shí)，當(dāng)將一層、一個(gè)區(qū)域稱為位于另一層、另一個(gè)區(qū) 域"上面"或"上方"時(shí)，可以指直接位于另一層、另一個(gè)區(qū)域上面，或者在其與另一層、另一 個(gè)區(qū)域之間還包含其它的層或區(qū)域。并且，如果將器件翻轉(zhuǎn)，該一層、一個(gè)區(qū)域?qū)⑽挥诹硪?層、另一個(gè)區(qū)域"下面"或"下方"。
[0042] 如果為了描述直接位于另一層、另一個(gè)區(qū)域上面的情形，本文將采用"A直接在B上 面"或"A在B上面并與之鄰接"的表述方式。在本申請(qǐng)中，"A直接位于B中"表示A位于B中，并 且A與B直接鄰接，而非A位于B中形成的摻雜區(qū)中。
[0043] 在本申請(qǐng)中，術(shù)語(yǔ)"半導(dǎo)體結(jié)構(gòu)"指在制造半導(dǎo)體器件的各個(gè)步驟中形成的整個(gè)半 導(dǎo)體結(jié)構(gòu)的統(tǒng)稱，包括已經(jīng)形成的所有層或區(qū)域。
[0044] 在下文中描述了本發(fā)明的許多特定的細(xì)節(jié)，例如器件的結(jié)構(gòu)、材料、尺寸、處理工 藝和技術(shù)，以便更清楚地理解本發(fā)明。但正如本領(lǐng)域的技術(shù)人員能夠理解的那樣，可以不按 照這些特定的細(xì)節(jié)來(lái)實(shí)現(xiàn)本發(fā)明。
[0045] 圖3至6分別示出根據(jù)現(xiàn)有技術(shù)的ESD保護(hù)器件的示意性結(jié)構(gòu)的截面圖。
[0046] 如圖3所示，一種現(xiàn)有的ESD保護(hù)器件100包括并聯(lián)連接在輸入輸出端I/O和接地端 GND之間的整流器件Dl和開(kāi)基極雙極晶體管DT。輸入輸出端I/O例如是高速數(shù)據(jù)端口中的端 子。在ESD保護(hù)器件100的斷開(kāi)狀態(tài)，輸入輸出端I/O用于數(shù)據(jù)傳輸。在靜電釋放時(shí)，開(kāi)基極雙 極晶體管DT在輸入輸出端I /0至接地端GND的方向上導(dǎo)通，整流器件D1在接地端GND至輸入 輸出端I / 〇的方向上導(dǎo)通，從而提供靜電的放電路徑。
[0047] 該ESD保護(hù)器件100包括半導(dǎo)體襯底101、位于半導(dǎo)體襯底101上的第一埋層111和 第二埋層121、位于第一埋層111上的第一外延層112、位于第一外延層112中的第一摻雜區(qū) 113、位于第二埋層121上的第二外延層122、以及位于第二外延層122中的第二摻雜區(qū)。半導(dǎo) 體襯底101為N型。第一埋層111和第一外延層112分別為N型，第一摻雜區(qū)113為重?fù)诫s的P 型。
[0048]在半導(dǎo)體襯底101的第一區(qū)域，半導(dǎo)體襯底101、第一埋層111、第一外延層112和第 一摻雜區(qū)113構(gòu)成整流器件Dl，其中，第一外延層112和第一摻雜區(qū)113之間形成第一PN結(jié)。 在整流器件Dl中，第一外延層112和第一摻雜區(qū)113分別作為陰極和陽(yáng)極。
[0049] 第二埋層121和第二外延層122分別為P型，第二摻雜區(qū)123為重?fù)诫s的N型。在半導(dǎo) 體襯底101的第二區(qū)域，半導(dǎo)體襯底101、第二埋層121、第二外延層122和第二摻雜區(qū)123構(gòu) 成開(kāi)基極雙極晶體管DT，其中，半導(dǎo)體襯底101和第二埋層121之間形成第二PN結(jié)，第二外延 層122和第二摻雜區(qū)123之間形成第三PN結(jié)，第二PN結(jié)與第三PN結(jié)反向偏置。在開(kāi)基極雙極 晶體管DZ中，半導(dǎo)體襯底101和第二摻雜區(qū)123分別作為集電區(qū)和發(fā)射區(qū)，第二埋層121和第 二外延層122共同作為基區(qū)。
[0050] 優(yōu)選地，該ESD保護(hù)器件100還包括隔離結(jié)構(gòu)102。在半導(dǎo)體襯底101的第一區(qū)域，隔 離結(jié)構(gòu)102從第一外延層112的表面延伸至半導(dǎo)體襯底101中，從而限定整流器件Dl的有源 區(qū)。在半導(dǎo)體襯底101的第二區(qū)域，隔離結(jié)構(gòu)102從第二外延層122的表面延伸至半導(dǎo)體襯底 101中，從而限定開(kāi)基極雙極晶體管DT的有源區(qū)。在該實(shí)施例中，隔離結(jié)構(gòu)102例如是溝槽隔 離，用于限制電流的橫向流動(dòng)。
[0051] 優(yōu)選地，該ESD保護(hù)器件100還包括位于第一外延層112和第二外延層122上的層間 介質(zhì)層131。在層間介質(zhì)層131上形成第一電極142。第一電極142經(jīng)由穿過(guò)層間介質(zhì)層131的 導(dǎo)電通道141，與第一摻雜區(qū)113和第二摻雜區(qū)123電連接，從而將第一摻雜區(qū)113和第二摻 雜區(qū)123連接在一起。在半導(dǎo)體襯底101的與第一電極142相對(duì)的表面上形成第二電極151。 第一電極142和第二電極151例如由選自金、銀、銅的金屬材料或其合金組成。
[0052]在上述的實(shí)施例中，描述了整流器件Dl和開(kāi)基極雙極晶體管DT集成在同一個(gè)芯片 中的情形。在替代的實(shí)施例中，如果整流器件Dl和開(kāi)基極雙極晶體管DT分別形成獨(dú)立的半 導(dǎo)體器件，則二者之間可以通過(guò)鍵合線電連接。
[0053]在如圖3所示的ESD保護(hù)器件中，為了提高上述ESD保護(hù)器件的靜電釋放能力，希望 增加開(kāi)基極雙極晶體管DT的PN結(jié)面積，且提高摻雜濃度，從而在靜電釋放時(shí)允許PN結(jié)流過(guò) 大電流。然而，PN結(jié)面積的增加導(dǎo)致寄生電容CZ增加，使得ESD保護(hù)器件的響應(yīng)速度降低。因 此，在器件設(shè)計(jì)階段的重要工作是選擇合適的結(jié)面積和摻雜濃度，以獲得最終的器件性能。 [0054]然而，由于層間介質(zhì)層131的電荷捕獲現(xiàn)象，該ESD保護(hù)器件100的實(shí)際產(chǎn)品的電容 值通常高于器件設(shè)計(jì)時(shí)期望的電容，如下表所示。
[0055]表1、ESD保護(hù)器件的實(shí)際產(chǎn)品電容值與設(shè)計(jì)電容值的比較
[0057] 如圖4所示，ESD保護(hù)器件200包括整流器件Dl和開(kāi)基極雙極晶體管DT。由于層間介 質(zhì)層131通常捕獲正電荷，在層間介質(zhì)層131的誘導(dǎo)作用下，位于層間介質(zhì)層131下方的第一 外延層112和第二外延層122的表面層中均形成第三摻雜區(qū)124,第三摻雜區(qū)124為輕摻雜的 N型。在開(kāi)基極雙極晶體管DT中，第三摻雜區(qū)124與第二外延層122之間形成附加的第四PN 結(jié)，第三PN結(jié)和第四PN結(jié)同向偏置且并聯(lián)連接，使得開(kāi)基極雙極晶體管DT的結(jié)面積明顯增 加，開(kāi)基極雙極晶體管DT的結(jié)電容也相應(yīng)地增加。
[0058]針對(duì)上述問(wèn)題，已經(jīng)提出進(jìn)一步改進(jìn)的結(jié)構(gòu)，在開(kāi)基極雙極晶體管的發(fā)射區(qū)周?chē)?形成阻擋摻雜區(qū)。該阻擋摻雜區(qū)的摻雜類型與開(kāi)基極雙極晶體管的摻雜類型相反，從而可 以減小開(kāi)基極雙極晶體管的寄生電容。
[0059] 在一種改進(jìn)的結(jié)構(gòu)中，如圖5所示，ESD保護(hù)器件300包括整流器件Dl和開(kāi)基極雙極 晶體管DT。隔離結(jié)構(gòu)102分別限定整流器件Dl和開(kāi)基極雙極晶體管DT的有源區(qū)。在形成層間 介質(zhì)層131之前，分別在第一外延層112和第二外延層122中形成第四摻雜區(qū)125。在整流器 件Dl和開(kāi)基極雙極晶體管DT中，第四摻雜區(qū)125分別圍繞第一摻雜區(qū)113和第二摻雜區(qū)123， 且摻雜類型與第二摻雜區(qū)123的摻雜類型相反，例如為輕摻雜的P型。
[0060] 在隨后的步驟中，在第二外延層122上形成層間介質(zhì)層131。第四摻雜區(qū)125可以為 層間介質(zhì)層131提供正電荷，從而作為阻擋摻雜區(qū)，避免在第二外延層122中誘導(dǎo)產(chǎn)生N型摻 雜區(qū)。該開(kāi)基極雙極晶體管DT的第二摻雜區(qū)123作為發(fā)射區(qū)。由于第四摻雜區(qū)125限定發(fā)射 區(qū)的面積，因此相應(yīng)的結(jié)面積大致為第二摻雜區(qū)123與第二外延層122的接觸面積。開(kāi)基極 雙極晶體管DT的實(shí)際產(chǎn)品的寄生電容與設(shè)計(jì)電容值比較吻合。
[0061] 在另一種改進(jìn)的結(jié)構(gòu)中，如圖6所示，ESD保護(hù)器件400包括整流器件Dl和開(kāi)基極雙 極晶體管DT。隔離結(jié)構(gòu)102分別限定整流器件Dl和開(kāi)基極雙極晶體管DT的有源區(qū)。在形成層 間介質(zhì)層131之前，在第二外延層122的一部分暴露表面層中形成第四摻雜區(qū)125。在整流器 件Dl和開(kāi)基極雙極晶體管DT中，第四摻雜區(qū)125圍繞第二摻雜區(qū)123,且摻雜類型與第二摻 雜區(qū)123的摻雜類型相反，例如為輕摻雜的P型。
[0062]在隨后的步驟中，在第二外延層122上形成層間介質(zhì)層131。由于層間介質(zhì)層131通 常捕獲正電荷，在第一外延層112和在第二外延層122的一部分表面層中，形成第三摻雜區(qū) 124,第三摻雜區(qū)124為輕摻雜的N型。第三摻雜區(qū)124圍繞第四摻雜區(qū)125。該開(kāi)基極雙極晶 體管DT的第二摻雜區(qū)123作為發(fā)射區(qū)。由于第四摻雜區(qū)125限定發(fā)射區(qū)的面積，因此相應(yīng)的 結(jié)面積大致為第二摻雜區(qū)123與第二外延層122的接觸面積。開(kāi)基極雙極晶體管DT的實(shí)際產(chǎn) 品的寄生電容與設(shè)計(jì)電容值比較吻合。
[0063]在上述的ESD器件的制造方法中，為了形成第四摻雜區(qū)125限定發(fā)射區(qū)的面積，采 用單獨(dú)的光刻工藝形成附加掩模，以遮擋整流器件Dl的第一摻雜區(qū)113和開(kāi)基極雙極晶體 管DT的第二摻雜區(qū)123,并且經(jīng)由開(kāi)口暴露第二摻雜區(qū)123的周?chē)鷧^(qū)域。由此可見(jiàn)，在現(xiàn)有技 術(shù)中，為了形成第四摻雜區(qū)125需要附加的光刻工藝，制造成本高。
[0064] 圖7a至7g分別示出根據(jù)本發(fā)明實(shí)施例的ESD保護(hù)器件制造方法不同階段的截面 圖。例如，該方法用于制造如圖5所示的ESD保護(hù)器件300。
[0065] 如圖7a所示，在半導(dǎo)體襯底101中彼此相鄰的第一區(qū)域和第二區(qū)域中分別形成第 一埋層111和第二埋層121。半導(dǎo)體襯底101例如是單晶硅襯底，并且摻雜成N型。第一埋層 111和第二埋層121例如分別是在半導(dǎo)體襯底101的表面下預(yù)定深度形成的摻雜區(qū)。第一埋 層111和第二埋層121分別摻雜成N型和P型。
[0066] 為了形成P型半導(dǎo)體層或區(qū)域，可以在半導(dǎo)體層和區(qū)域中摻入P型摻雜劑(例如B)。 為了形成N型半導(dǎo)體層或區(qū)域，可以在半導(dǎo)體層和區(qū)域中注入N型摻雜劑(例如P、As)。通過(guò) 控制離子注入的參數(shù)，例如注入能量和劑量，可以摻雜區(qū)達(dá)到所需的深度和獲得所需的摻 雜濃度。
[0067] 為了在半導(dǎo)體襯底101的選定區(qū)域形成第一埋層111和第二埋層121，采用兩次離 子注入分別注入不同摻雜類型的摻雜劑。在兩次離子注入中，例如采用光刻工藝分別形成 各自的光致抗蝕劑掩模（圖中未示出），其中的開(kāi)口暴露期望的注入?yún)^(qū)域。采用常規(guī)的離子 注入和驅(qū)入技術(shù)，經(jīng)由掩模的開(kāi)口進(jìn)行離子注入，從而形成第一埋層111和第二埋層121。在 離子注入之后，通過(guò)在溶劑中溶解或灰化去除光致抗蝕劑層。應(yīng)當(dāng)注意，第一埋層111和第 二埋層121的形成順序可以是任意的。
[0068] 在優(yōu)選的實(shí)施例中，如果半導(dǎo)體襯底101的摻雜濃度非常高，則在形成第一埋層 111和第二埋層121之前，可以在半導(dǎo)體襯底101的表面形成附加的外延層，然后才進(jìn)行離子 注入。
[0069] 然后，通過(guò)已知的沉積工藝，在第一埋層111和第二埋層121的表面上生長(zhǎng)外延半 導(dǎo)體層。沉積工藝?yán)缡沁x自電子束蒸發(fā)(EBM)、化學(xué)氣相沉積(CVD)、原子層沉積(ALD)JI 射中的一種。
[0070] 該外延半導(dǎo)體層例如是低濃度或超低濃度的N型外延層，或者本征外延層。在第一 埋層111和第二埋層121的自摻雜作用下，外延半導(dǎo)體層的不同區(qū)域分別摻雜成第一外延層 112和第二外延層122。由于第一埋層111和第二埋層分別摻雜成N型和P型，因此，位于第一 埋層111上方的第一外延層112自摻雜成N型，位于第二埋層121上方的第二外延層122自摻 雜成P型。
[0071] 為了在保證整流二極管Dl和開(kāi)基極雙極晶體管DT導(dǎo)通的情形下盡可能減小寄生 電容，希望第一外延層112和第二外延層122的摻雜濃度盡可能低。例如，第一外延層112和 第二外延層122的摻雜濃度均低于lel4cm-3。
[0072] 進(jìn)一步地，采用光刻工藝形成光致抗蝕劑掩模PRl，其中的開(kāi)口暴露第一外延層 112的一部分表面。采用常規(guī)的離子注入和驅(qū)入技術(shù)，經(jīng)由掩模的開(kāi)口進(jìn)行離子注入，從而 在第一外延層112中形成第一摻雜區(qū)113,如圖7b所示。在離子注入之后，通過(guò)在溶劑中溶解 或灰化去除光致抗蝕劑層。
[0073] 第一摻雜區(qū)113為重?fù)诫s的P型區(qū)，從第一外延層112的表面向下延伸預(yù)定深度。第 一摻雜區(qū)113和第一外延層112形成第一 PN結(jié)，從而分別形成整流器件Dl的陽(yáng)極和陰極。 [0074]進(jìn)一步地，采用光刻工藝形成光致抗蝕劑掩模PR2，其中的開(kāi)口暴露第二外延層 122的一部分表面。采用常規(guī)的離子注入和驅(qū)入技術(shù)，經(jīng)由掩模的開(kāi)口進(jìn)行離子注入，從而 在第二外延層122中形成第二摻雜區(qū)123,如圖7c所示。在離子注入之后保留光致抗蝕劑掩 模PR2，用于后續(xù)步驟形成另外的摻雜區(qū)。
[0075]第二摻雜區(qū)123為重?fù)诫s的N型區(qū)，從第二外延層122的表面向下延伸預(yù)定深度。半 導(dǎo)體襯底101和第二埋層121形成第三PN結(jié)，第二摻雜區(qū)123和第二外延層122形成第四PN 結(jié)。因而，在開(kāi)基極雙極晶體管DT中，半導(dǎo)體襯底101和第二摻雜區(qū)123分別作為集電區(qū)和發(fā) 射區(qū)，第二埋層121和第二外延層122共同作為基區(qū)。
[0076]進(jìn)一步地，例如采用反應(yīng)離子刻蝕工藝，刻蝕光致抗蝕劑掩模PR2。例如采用02作 為蝕刻劑。在刻蝕的過(guò)程中，光致抗蝕劑掩模PR2的厚度減小，開(kāi)口的側(cè)壁也逐漸刻蝕而增 加尺寸，從而暴露圍繞第二摻雜區(qū)123周?chē)膮^(qū)域，如圖7d所示。
[0077]進(jìn)一步地，采用光刻工藝形成光致抗蝕劑掩模PR2，其中的開(kāi)口暴露第二外延層 122圍繞第二摻雜區(qū)123的一部分表面。采用常規(guī)的離子注入和驅(qū)入技術(shù)，經(jīng)由掩模的開(kāi)口 進(jìn)行離子注入，從而在第二外延層122中形成第四摻雜區(qū)125,如圖7e所示。在離子注入之 后，通過(guò)在溶劑中溶解或灰化去除光致抗蝕劑層。
[0078]第四摻雜區(qū)125為輕摻雜的P型區(qū)，從第二外延層122的表面向下延伸預(yù)定深度。第 四摻雜區(qū)125圍繞第二摻雜區(qū)123,且摻雜類型與第二摻雜區(qū)123的摻雜類型相反，從而限定 第二摻雜區(qū)123的面積。
[0079] 第四摻雜區(qū)125的摻雜濃度通常在5ellcm_2~lel2cm_2,且注入能量通常為80Kev 左右。第四摻雜區(qū)125的摻雜濃度若較低(低于5ellcm-2)，則第四摻雜區(qū)125可能會(huì)在后續(xù) 的層間介質(zhì)層誘導(dǎo)下，反型成輕摻雜N型層，而無(wú)法達(dá)到降低ESD保護(hù)器件電容的效果。若第 四摻雜區(qū)125的摻雜濃度過(guò)高（如高于lel2cm-2)，則第四摻雜區(qū)125與第二摻雜區(qū)123接觸 形成的PN結(jié)，又會(huì)引起開(kāi)基極雙極晶體管DT的寄生電容增加。因此，第四摻雜區(qū)125的摻雜 濃度需要控制為適當(dāng)?shù)闹怠?br>[0080]進(jìn)一步地，形成用于限定整流器件Dl和開(kāi)基極雙極晶體管DT的有源區(qū)的隔離結(jié)構(gòu) 102〇
[00811在整流器件Dl和開(kāi)基極雙極晶體管DT的周邊，隔離結(jié)構(gòu)102從第一外延層112和第 二外延層122的表面延伸至半導(dǎo)體襯底101中，使得ESD保護(hù)器件中的整流器件Dl和開(kāi)基極 雙極晶體管DT彼此隔離，以及與鄰近的半導(dǎo)體器件隔離。
[0082]隔離結(jié)構(gòu)102可以是溝槽隔離。用于形成溝槽隔離的工藝是本領(lǐng)域已知的，例如包 括在半導(dǎo)體結(jié)構(gòu)中蝕刻出淺溝槽以及采用絕緣材料填充淺溝槽的步驟。
[0083]然后，通過(guò)上述已知的沉積工藝，在外延半導(dǎo)體層102相對(duì)的表面上形成層間介質(zhì) 層131，如圖7f所示。
[0084]層間介質(zhì)層131例如由氧化硅組成。由于層間介質(zhì)層131捕獲正電荷，在第一外延 層112和在第二外延層122的一部分表面層中，形成第三摻雜區(qū)124。第三摻雜區(qū)124為輕摻 雜的N型區(qū)。第三摻雜區(qū)124圍繞第四摻雜區(qū)125。
[0085]在開(kāi)基極雙極晶體管DT中，第二摻雜區(qū)123作為發(fā)射區(qū)。由于第四摻雜區(qū)125限定 發(fā)射區(qū)的面積，因此相應(yīng)的結(jié)面積大致為第二摻雜區(qū)123與第二外延層122的接觸面積。開(kāi) 基極雙極晶體管DT的實(shí)際產(chǎn)品的寄生電容與設(shè)計(jì)電容值比較吻合。
[0086]進(jìn)一步地，通過(guò)光刻和蝕刻在層間介質(zhì)層131中形成分別到達(dá)第一摻雜區(qū)113和第 二摻雜區(qū)123的開(kāi)口。
[0087] 然后，通過(guò)上述已知的沉積工藝和平面化工藝(例如，化學(xué)機(jī)械平面化），在層間介 質(zhì)層131的開(kāi)口中形成導(dǎo)電通道141，在層間介質(zhì)層131的表面上形成第一電極142,以及在 半導(dǎo)體襯底101的與外延半導(dǎo)體層102相對(duì)的表面上形成第二電極151，如圖7g所示。導(dǎo)電通 道141、第一電極142和第二電極151例如由選自金、銀、銅的金屬材料組成。
[0088]在上述的實(shí)施例中，描述了在同一個(gè)芯片中集成整流器件和開(kāi)基極雙極晶體管的 ESD保護(hù)器件的制造方法。在替代的實(shí)施例中，該方法可以用于分別制造整流器件和開(kāi)基極 雙極晶體管，從而形成兩個(gè)獨(dú)立的分立元件，然后采用鍵合線連接兩個(gè)分立元件，從而形成 ESD保護(hù)器件。上述用于限定開(kāi)基極雙極晶體管的發(fā)射區(qū)的方法，可以用于制造開(kāi)基極雙極 晶體管的分立元件。在另一個(gè)替代的實(shí)施例中，開(kāi)基極雙極晶體管自身可以單獨(dú)用作單向 的ESD保護(hù)器件。因此，根據(jù)本發(fā)明實(shí)施例的ESD保護(hù)器件的制造方法也可以用于制造僅包 括開(kāi)基極雙極晶體管的ESD保護(hù)器件。
[0089]應(yīng)當(dāng)說(shuō)明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí) 體或者操作與另一個(gè)實(shí)體或操作區(qū)分開(kāi)來(lái)，而不一定要求或者暗示這些實(shí)體或操作之間存 在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語(yǔ)"包括"、"包含"或者其任何其他變體意在涵蓋 非排他性的包含，從而使得包括一系列要素的過(guò)程、方法、物品或者設(shè)備不僅包括那些要 素，而且還包括沒(méi)有明確列出的其他要素，或者是還包括為這種過(guò)程、方法、物品或者設(shè)備 所固有的要素。在沒(méi)有更多限制的情況下，由語(yǔ)句"包括一個(gè)……"限定的要素，并不排除在 包括所述要素的過(guò)程、方法、物品或者設(shè)備中還存在另外的相同要素。
[0090]依照本發(fā)明的實(shí)施例如上文所述，這些實(shí)施例并沒(méi)有詳盡敘述所有的細(xì)節(jié)，也不 限制該發(fā)明僅為所述的具體實(shí)施例。顯然，根據(jù)以上描述，可作很多的修改和變化。本說(shuō)明 書(shū)選取并具體描述這些實(shí)施例，是為了更好地解釋本發(fā)明的原理和實(shí)際應(yīng)用，從而使所屬 技術(shù)領(lǐng)域技術(shù)人員能很好地利用本發(fā)明以及在本發(fā)明基礎(chǔ)上的修改使用。本發(fā)明僅受權(quán)利 要求書(shū)及其全部范圍和等效物的限制。
【主權(quán)項(xiàng)】
1. 一種靜電放電保護(hù)器件的制造方法，包括： 在半導(dǎo)體襯底上形成第一埋層； 在所述半導(dǎo)體襯底上形成第一外延層； 在所述第一外延層中形成第一摻雜區(qū)；以及 在所述第一外延層中形成圍繞所述第一摻雜區(qū)的第二摻雜區(qū)， 其中，所述半導(dǎo)體襯底和所述第一摻雜區(qū)分別為第一摻雜類型，所述埋層和所述第一 外延層為第二摻雜類型，所述第一摻雜類型和所述第二摻雜類型相反， 采用相同的第一掩模形成所述第一摻雜區(qū)和所述第二摻雜區(qū)。2. 根據(jù)權(quán)利要求1所述的方法，在形成所述第一摻雜區(qū)的步驟之前，還包括： 在所述第一外延層上形成所述第一掩模，所述第一掩模具有與所述第一摻雜區(qū)相對(duì)應(yīng) 的第一開(kāi)口。3. 根據(jù)權(quán)利要求2所述的方法，在形成所述第一摻雜區(qū)的步驟和形成所述第二摻雜區(qū) 的步驟之間，還包括： 擴(kuò)大所述第一開(kāi)口的尺寸，從而暴露所述第一外延層圍繞所述第一摻雜區(qū)的一部分表 面。4. 根據(jù)權(quán)利要求3所述的方法，其中，采用反應(yīng)離子蝕刻來(lái)擴(kuò)大所述第一開(kāi)口的尺寸。5. 根據(jù)權(quán)利要求1所述的方法，其中，所述半導(dǎo)體襯底和所述第一摻雜區(qū)分別作為開(kāi)基 極雙極晶體管的集電區(qū)和發(fā)射區(qū)，所述第一埋層和所述第一外延層共同作為所述開(kāi)基極雙 極晶體管的基區(qū)。6. 根據(jù)權(quán)利要求1所述的方法，還包括： 在所述半導(dǎo)體襯底中形成第二埋層； 在所述半導(dǎo)體襯底上形成第二外延層；以及 在所述第二外延層中形成第三摻雜區(qū)， 其中，所述第二埋層和所述第二外延層為所述第一摻雜類型，所述第三摻雜區(qū)為所述 第二摻雜類型。7. 根據(jù)權(quán)利要求6所述的方法，其中，采用相同的外延生長(zhǎng)步驟形成所述第一外延層和 所述第二外延層。8. 根據(jù)權(quán)利要求7所述的方法，其中，所述第一外延層和所述和二外延層分別由所述第 一埋層和所述第二埋層自摻雜。9. 根據(jù)權(quán)利要求6所述的方法，其中，所述第一外延層和所述第一摻雜區(qū)分別作為整流 器件的陰極和陽(yáng)極。10. 根據(jù)權(quán)利要求6所述的方法，在形成第一摻雜區(qū)的步驟、形成第二摻雜區(qū)的步驟和 形成第三摻雜區(qū)的步驟之后，還包括： 在所述第一外延層、所述第一摻雜區(qū)、所述第二摻雜區(qū)和所述第三摻雜區(qū)的表面形成 層間介質(zhì)層； 在所述層間介質(zhì)中形成分別到達(dá)所述第一摻雜區(qū)和所述第三摻雜區(qū)的導(dǎo)電通道； 在所述層間介質(zhì)層上形成與所述導(dǎo)電通道電連接的第一電極；以及 在所述半導(dǎo)體襯底與所述第一電極相對(duì)的表面上形成第二電極。11. 根據(jù)權(quán)利要求6所述的方法，在形成第一摻雜區(qū)的步驟、形成第二摻雜區(qū)的步驟和 形成第三摻雜區(qū)的步驟之后，還包括： 形成隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)從所述第一外延層和所述第二外延層的表面延伸至所述 半導(dǎo)體襯底中，以限定整流器件和開(kāi)基極雙極晶體管各自的有源區(qū)。
【文檔編號(hào)】H01L23/60GK106057781SQ201610364672
【公開(kāi)日】2016年10月26日
【申請(qǐng)日】2016年5月27日
【發(fā)明人】殷登平, 王世軍, 姚飛
【申請(qǐng)人】矽力杰半導(dǎo)體技術(shù)(杭州)有限公司