一種存儲盤芯片階梯式多疊層封裝結(jié)構(gòu)的制作方法
【專利摘要】本實用新型公開了一種存儲盤芯片階梯式多疊層封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)包括：置于最底層的PCB基板層、存儲盤芯片晶元層、假片，所述存儲盤芯片晶元層設(shè)置在PCB基板層表面，它分為兩部分，每個部分都是由多個晶元層呈階梯式層疊在一起，其中下部分晶元層與PCB基板層接觸，上部分晶元層置于下部分晶元層上表面右側(cè)區(qū)域，上部分晶元層與下部分晶元層呈反向放置，其右側(cè)部分與所述PCB基板層之間形成間隙；所述假片置于所述上部分晶元層與所述PCB基板層之間的間隙處。本實用新型將晶元層設(shè)置成階梯式層疊在一起，使金手指之間的連接距離變短，減少信號損耗，同時也可以節(jié)約成本。
【專利說明】
一種存儲盤芯片階梯式多疊層封裝結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001]本實用新型涉及芯片封裝，具體的說是涉及一種存儲盤芯片階梯式多疊層封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]芯片堆疊技術(shù)可讓兩芯片更為靠近，由此實現(xiàn)兩芯片間更快數(shù)據(jù)傳輸及消耗較少的能量。存儲芯片可堆疊一起，以獲得具有更大儲存空間的存儲盤模塊。傳統(tǒng)上，施加在存儲盤芯片堆疊中的信號是流經(jīng)導(dǎo)線(wires)，長導(dǎo)線會造成信號延遲，且會占據(jù)較多的空間，導(dǎo)致制作出大的存儲盤芯片堆疊。
【實用新型內(nèi)容】
[0003]針對現(xiàn)有技術(shù)中的不足，本實用新型要解決的技術(shù)問題在于提供了一種存儲盤芯片階梯式多疊層封裝結(jié)構(gòu)。
[0004]為解決上述技術(shù)問題，本實用新型通過以下方案來實現(xiàn):一種存儲盤芯片階梯式多疊層封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)包括:
[0005]置于最底層的PCB基板層；
[0006]其特征在于，封裝結(jié)構(gòu)還包括:
[0007]存儲盤芯片晶元層，所述存儲盤芯片晶元層設(shè)置在PCB基板層表面，它分為兩部分，每個部分都是由多個晶元層呈階梯式層疊在一起，其中下部分晶元層與PCB基板層接觸，上部分晶元層置于下部分晶元層上表面右側(cè)區(qū)域，上部分晶元層與下部分晶元層呈反向放置，其右側(cè)部分與所述PCB基板層之間形成間隙；
[0008]假片，所述假片置于所述上部分晶元層與所述PCB基板層之間的間隙處。
[0009]進(jìn)一步的，所述假片的上下表面分別與所述上部分晶元層下表面、所述PCB基板層上表面接觸。
[0010]進(jìn)一步的，所述PCB基板層上表面設(shè)置有基板層金手指，基板層金手指設(shè)置有兩處，分居于存儲盤芯片晶元層兩邊。
[0011]進(jìn)一步的，存儲盤芯片晶元層的每個晶元層設(shè)置有晶元層金手指，晶元層金手指設(shè)置在晶元層的階梯處，每個相鄰的晶元層金手指通過金線連接。
[0012]進(jìn)一步的，基板層金手指通過金線連接晶元層金手指，其中，左側(cè)的基板層金手指連接在最底部的下部分晶元層上的晶元層金手指，右側(cè)的基板層金手指連接在最底部的上部分晶元層上的晶元層金手指。
[0013]相對于現(xiàn)有技術(shù)，本實用新型的有益效果是:本實用新型將晶元層設(shè)置成階梯式層疊在一起，使金手指之間的連接距離變短，減少信號損耗，同時也可以節(jié)約成本。
【附圖說明】
[0014]圖1為本實用新型多疊層封裝結(jié)構(gòu)側(cè)邊截面圖。
[0015]圖2為圖1右側(cè)的放大圖。
[0016]圖3為圖1左側(cè)的放大圖。
[0017]附圖中標(biāo)記:PCB基板層1、存儲盤芯片晶元層2、假片3、基板層金手指4、金線5、晶兀層金手指6。
【具體實施方式】
[0018]下面結(jié)合附圖對本實用新型的優(yōu)選實施例進(jìn)行詳細(xì)闡述，以使本實用新型的優(yōu)點和特征能更易于被本領(lǐng)域技術(shù)人員理解，從而對本實用新型的保護(hù)范圍做出更為清楚明確的界定。
[0019]請參照附圖1?3，本實用新型的一種存儲盤芯片階梯式多疊層封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)包括:
[0020]置于最底層的PCB基板層I，PCB基板層I為現(xiàn)有技術(shù)中的PCB基板。
[0021]封裝結(jié)構(gòu)還包括:存儲盤芯片晶元層2、假片3。所述存儲盤芯片晶元層2設(shè)置在PCB基板層I表面，它分為兩部分，每個部分都是由多個晶元層呈階梯式層疊在一起，其中下部分晶元層與PCB基板層I接觸，上部分晶元層置于下部分晶元層上表面右側(cè)區(qū)域，上部分晶元層與下部分晶元層呈反向放置，其右側(cè)部分與所述PCB基板層I之間形成間隙，所述假片3置于所述上部分晶元層與所述PCB基板層I之間的間隙處，所述假片2的上下表面分別與所述上部分晶元層下表面、所述PCB基板層I上表面接觸。所述PCB基板層I上表面設(shè)置有基板層金手指4，基板層金手指4設(shè)置有兩處，分居于存儲盤芯片晶元層2兩邊。存儲盤芯片晶元層2的每個晶元層設(shè)置有晶元層金手指6，晶元層金手指6設(shè)置在晶元層的階梯處，每個相鄰的晶元層金手指6通過金線5連接?；鍖咏鹗种?通過金線連接晶元層金手指6，其中，左側(cè)的基板層金手指4連接在最底部的下部分晶元層上的晶元層金手指6，右側(cè)的基板層金手指4連接在最底部的上部分晶元層上的晶元層金手指6。
[0022]按照上述結(jié)構(gòu)所設(shè)計的存儲盤芯片封裝結(jié)構(gòu)制作成本低，本實用新型封裝結(jié)構(gòu)將晶元層設(shè)置成階梯式層疊在一起，使金手指之間的連接距離變短，減少信號損耗，同時也可以節(jié)約成本。
[0023]以上所述僅為本實用新型的優(yōu)選實施方式，并非因此限制本實用新型的專利范圍，凡是利用本實用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運用在其它相關(guān)的技術(shù)領(lǐng)域，均同理包括在本實用新型的專利保護(hù)范圍內(nèi)。
【主權(quán)項】
1.一種存儲盤芯片階梯式多疊層封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)包括: 置于最底層的PCB基板層(I)； 其特征在于，封裝結(jié)構(gòu)還包括: 存儲盤芯片晶元層(2)，所述存儲盤芯片晶元層(2)設(shè)置在PCB基板層(I)表面，它分為兩部分，每個部分都是由多個晶元層呈階梯式層疊在一起，其中下部分晶元層與PCB基板層(I)接觸，上部分晶元層置于下部分晶元層上表面右側(cè)區(qū)域，上部分晶元層與下部分晶元層呈反向放置，其右側(cè)部分與所述PCB基板層(I)之間形成間隙； 假片(3)，所述假片(3)置于所述上部分晶元層與所述PCB基板層(I)之間的間隙處。2.根據(jù)權(quán)利要求1所述的一種存儲盤芯片階梯式多疊層封裝結(jié)構(gòu)，其特征在于:所述假片(2)的上下表面分別與所述上部分晶元層下表面、所述PCB基板層(I)上表面接觸。3.根據(jù)權(quán)利要求1所述的一種存儲盤芯片階梯式多疊層封裝結(jié)構(gòu)，其特征在于:所述PCB基板層(I)上表面設(shè)置有基板層金手指(4)，基板層金手指(4)設(shè)置有兩處，分居于存儲盤芯片晶兀層(2)兩邊。4.根據(jù)權(quán)利要求3所述的一種存儲盤芯片階梯式多疊層封裝結(jié)構(gòu)，其特征在于:存儲盤芯片晶元層(2)的每個晶元層設(shè)置有晶元層金手指(6)，晶元層金手指(6)設(shè)置在晶元層的階梯處，每個相鄰的晶元層金手指(6)通過金線(5)連接。5.根據(jù)權(quán)利要求4所述的一種存儲盤芯片階梯式多疊層封裝結(jié)構(gòu)，其特征在于:基板層金手指(4)通過金線連接晶元層金手指(6)，其中，左側(cè)的基板層金手指(4)連接在最底部的下部分晶元層上的晶元層金手指(6)，右側(cè)的基板層金手指(4)連接在最底部的上部分晶元層上的晶元層金手指(6)。
【文檔編號】H01L25/10GK205428920SQ201620182580
【公開日】2016年8月3日
【申請日】2016年3月10日
【發(fā)明人】倪黃忠
【申請人】倪黃忠